專利名稱：半導(dǎo)體器件中用的識(shí)別外圍設(shè)備的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有微處理器(以下稱MPU)的半導(dǎo)體器件，更具體地說涉及一種識(shí)別諸如非易失存儲(chǔ)器等電連接到半導(dǎo)體器件的輸入/輸出口(以下稱I/O口)的外圍設(shè)備規(guī)格的方法。
除了用來在其中存儲(chǔ)控制程序的只讀存儲(chǔ)器(以下稱ROM)和用來將處理數(shù)據(jù)寫入其中并從其中讀出的隨機(jī)存儲(chǔ)器(以下稱RAM)之外，在設(shè)有最近的MPU的半導(dǎo)體器件中還安裝外圍設(shè)備，使得擴(kuò)展和其他處理操作可以與MPU協(xié)同進(jìn)行。外圍設(shè)備通過半導(dǎo)體器件的I/O口電連接到MPU等。人們對(duì)外圍設(shè)備提供了各種規(guī)格。即使在，例如，相當(dāng)于一種外圍設(shè)備的非易失存儲(chǔ)器的情況下，已知就有兩種類型一種用作雙線類型，其中外圍設(shè)備電連接到MPU的兩個(gè)連接端子，另一種用作五線類型，其中外圍設(shè)備電連接到MPU的五個(gè)連接端子。這樣，由于設(shè)置在半導(dǎo)體器件中的外圍設(shè)備在規(guī)格上彼此不同(在連接端子數(shù)目上)，所以必須為它們的外圍設(shè)備準(zhǔn)備或提供控制程序。另外，還有不裝設(shè)外圍設(shè)備的，所以也要為它準(zhǔn)備控制程序。
這樣的控制程序要存儲(chǔ)在和MPU一起設(shè)置在半導(dǎo)體器件中的ROM中，或設(shè)置在MPU內(nèi)的存儲(chǔ)器中。
但是，在這樣的情況下，半導(dǎo)體器件必須根據(jù)每種外圍設(shè)備的是否裝設(shè)或外圍設(shè)備的規(guī)格單獨(dú)地準(zhǔn)備存儲(chǔ)相應(yīng)控制程序的ROM。這樣，半導(dǎo)體器件的制造就變得復(fù)雜了。
尤其是當(dāng)控制程序設(shè)置在MPU內(nèi)置的存儲(chǔ)器之中時(shí)，必須針對(duì)要存入內(nèi)置式存儲(chǔ)器內(nèi)的每一種控制程序準(zhǔn)備用來制造MPU的光掩模。這不僅增大了MPU制造的復(fù)雜性，而且還提高了生產(chǎn)成本。
另外，由于半導(dǎo)體器件的制造變得復(fù)雜了，半導(dǎo)體器件就難以大規(guī)模生產(chǎn)。
鑒于上述問題，本發(fā)明的一個(gè)目的是提供一種能夠克服制造的復(fù)雜性、成本提高及大規(guī)模生產(chǎn)困難等問題、并且盡管外圍設(shè)備的規(guī)格不同仍能按共同的方法制造的半導(dǎo)體器件。
本發(fā)明的另一個(gè)目的是不給半導(dǎo)體器件增加專門電路就能實(shí)現(xiàn)上述目的。
按照本發(fā)明的一個(gè)方面，為了達(dá)到上述目的，提供一種識(shí)別半導(dǎo)體器件所用外圍設(shè)備的方法。所述半導(dǎo)體器件裝有微處理器，并具有能夠至少在第一和第二連接端子電連接到微處理器并協(xié)同微處理器執(zhí)行操作的外圍設(shè)備。所述方法包括下列步驟第一步，從第一存儲(chǔ)器讀出識(shí)別外圍設(shè)備用的識(shí)別程序；第二步，向第一連接端子輸出信號(hào)；第三步，接收從第二連接端子輸出的信號(hào)；第四步，比較第二步輸出的信號(hào)和第三步接收的信號(hào)；第五步，根據(jù)第四步獲得的比較結(jié)果識(shí)別外圍設(shè)備；以及第六步，將識(shí)別結(jié)果存入其中。
另外，為了達(dá)到上述目的，半導(dǎo)體器件包括向第一連接端子輸出信號(hào)的第一裝置；接收從第二連接端子輸出的信號(hào)用的第二裝置；用來比較第一裝置輸出的信號(hào)與第二裝置輸出的信號(hào)的比較裝置；以及根據(jù)比較裝置的比較結(jié)果識(shí)別外圍設(shè)備用的識(shí)別裝置。
此外，為了達(dá)到上述目的，第一裝置、第二裝置、比較裝置和識(shí)別裝置構(gòu)造成微處理器。
按照本發(fā)明的另一個(gè)方面，為了達(dá)到上述目的，提供一種識(shí)別半導(dǎo)體器件中用的外圍設(shè)備的方法，所述半導(dǎo)體器件裝有微處理器，并具有能夠至少在第一至第四連接端子與微處理器電連接，并能與微處理器協(xié)同操作的按照其規(guī)格安裝的外圍設(shè)備，所述方法包括下列步驟將識(shí)別外圍設(shè)備用的程序存儲(chǔ)在第一存儲(chǔ)器的步驟；分別向第一和第三連接端子輸出信號(hào)的步驟；
分別接收從第二和第四連接端子輸出的信號(hào)的步驟；將輸出步驟所輸出的信號(hào)與接收步驟所接收的信號(hào)加以比較的步驟；根據(jù)比較步驟所得的比較結(jié)果識(shí)別外圍設(shè)備的步驟；以及把識(shí)別結(jié)果存儲(chǔ)在第二存儲(chǔ)器的步驟。
另外，為了達(dá)到上述目的，半導(dǎo)體器件具有分別向第一和第三連接端子輸出信號(hào)用的第一裝置、分別接收從第二和第四連接端子輸出的信號(hào)的第二裝置、比較第一裝置輸出的信號(hào)和第二裝置接收的信號(hào)的比較裝置，以及根據(jù)比較裝置的比較結(jié)果識(shí)別外圍設(shè)備的識(shí)別裝置。
另外，為了達(dá)到上述目的，所述比較裝置進(jìn)行第一和第二連接端子信號(hào)之間的比較及第三和第四連接端子信號(hào)之間的比較，而所述識(shí)別裝置根據(jù)所述比較裝置的比較結(jié)果識(shí)別外圍設(shè)備的類型。
已經(jīng)簡(jiǎn)要地說明了本申請(qǐng)的各種發(fā)明中的典型的幾種。但是，從下面的描述中將會(huì)明白本申請(qǐng)的各種發(fā)明和這些發(fā)明的特定的結(jié)構(gòu)。
雖然在后附的權(quán)利要求書中具體地指出本發(fā)明的主題并明確地提出對(duì)本發(fā)明的權(quán)利要求，相信參照以下結(jié)合附圖的說明，對(duì)本發(fā)明、本發(fā)明的目的和特征以及其他目的、特征和優(yōu)點(diǎn)將會(huì)有更好的理解。附圖中

圖1是表示按照本發(fā)明的第一實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的方框圖；圖2是舉例說明存儲(chǔ)識(shí)別程序和控制程序的ROM3中定義的存儲(chǔ)區(qū)的示意圖；圖3是描述圖2所示識(shí)別程序的執(zhí)行內(nèi)容的流程圖；圖4是表示未裝備外圍設(shè)備的半導(dǎo)體器件的示意方框圖；圖5是表示圖1所示MPU的結(jié)構(gòu)的示意圖；圖6是舉例說明按照本發(fā)明第二實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的方框圖7是描述能夠識(shí)別按照本發(fā)明第二實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的識(shí)別程序的執(zhí)行內(nèi)容的流程圖；以及圖8是說明利用識(shí)別結(jié)果選擇控制程序的過程的流程圖。
下面將參照附圖詳細(xì)地描述本發(fā)明的各個(gè)最佳實(shí)施例。
圖1是說明根據(jù)第一實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的方框圖。在圖1中，標(biāo)號(hào)1，3，5，7，9和10分別指的是MPU，ROM，RAM，多根總線、I/O端口和外圍設(shè)備。ROM3用來存儲(chǔ)控制程序、識(shí)別程序等。RAM5用來讓半導(dǎo)體器件將處理數(shù)據(jù)寫入其中，并從其中讀出。多條總線7分別電連接到MPU1，ROM3和RAM5，并用來在它們之間傳輸信號(hào)。I/O端口9用來把來自總線7的數(shù)據(jù)輸出到外圍設(shè)備10，或接收從外圍設(shè)備10送來的數(shù)據(jù)，并將其傳輸?shù)娇偩€上。在本實(shí)施例中，外圍設(shè)備是五線型的非易失存儲(chǔ)器。
非易失存儲(chǔ)器10的數(shù)據(jù)輸入端子DI電連接到I/O端口9的端子21。數(shù)據(jù)輸出端子DO電連接到I/O端口9的端子22。芯片選擇端子CS電連接到I/O端口9的端子23。就緒/忙端子R/B電連接到I/O端口9的端子24。時(shí)鐘端子CLK電連接到I/O端口9的端子25。因此，非易失存儲(chǔ)器10可以在非易失存儲(chǔ)器10與MPU之間或通過I/O端口9等傳輸數(shù)據(jù)。在這里，數(shù)據(jù)一詞是包括用來控制各種操作的控制信號(hào)以及地址數(shù)據(jù)和算術(shù)運(yùn)算等用的處理數(shù)據(jù)。
圖2是說明其中存儲(chǔ)了識(shí)別程序和控制程序的ROM3中定義的存儲(chǔ)區(qū)的示意圖。
舉例來說，如圖2所示，準(zhǔn)備用來控制對(duì)應(yīng)于外圍設(shè)備是五線型非易失存儲(chǔ)器的情況的控制程序1存儲(chǔ)在ROM3中地址1000至1FFFF之間。準(zhǔn)備用來控制對(duì)應(yīng)于后面將描述的外圍設(shè)備是雙線型非易失存儲(chǔ)器的情況的控制程序2存儲(chǔ)在ROM3中地址20000至2FFFF之間。另外，準(zhǔn)備用來控制對(duì)應(yīng)于未裝備外圍設(shè)備的情況的控制程序3存儲(chǔ)在ROM3中地址30000至3FFFF之間。另外，識(shí)別外圍設(shè)備規(guī)格用的識(shí)別程序存儲(chǔ)在地址40000和4FFFF之間。雖然在本實(shí)施例中，控制程序和識(shí)別程序存儲(chǔ)在地址10000至4FFFF的順序的區(qū)域中，但是，若能完成程序的讀操作，這些程序不一定要連續(xù)存儲(chǔ)。
圖3是舉例說明圖2所示識(shí)別程序的執(zhí)行內(nèi)容的流程圖。
給半導(dǎo)體器件加電而MPU復(fù)位時(shí)，識(shí)別程序被MPU1從ROM3中讀出，并按照諸如RAM5初始化等初始設(shè)定操作被執(zhí)行。
參照?qǐng)D3，如上所述，作為步驟S1，MPU1首先開始執(zhí)行識(shí)別程序。在步驟S2上，MPU1向I/O端口21輸出數(shù)據(jù)“1”。從I/O端口21送出的數(shù)據(jù)傳輸?shù)椒且资Т鎯?chǔ)器10的輸入端子DI。在步驟S3上，MPU判斷在I/O端口22接收到的數(shù)據(jù)是否與從端子21輸入的數(shù)據(jù)相同。在圖1中，端子22電連接到非易失存儲(chǔ)器10的輸出端子DO，因?yàn)樯刑幱诔跏蓟O(shè)置階段，非易失存儲(chǔ)器10尚未得到輸出指令。因此，從端子22輸出一個(gè)不穩(wěn)定的輸出，亦即，進(jìn)入高阻抗?fàn)顟B(tài)的輸出或固定的諸如“0”的輸出。這樣，因?yàn)樵诙俗?2上保持高阻抗?fàn)顟B(tài)或數(shù)據(jù)“0”，所以上述數(shù)據(jù)被認(rèn)為是與步驟S1上從端子21輸入的數(shù)據(jù)不一致。于是，便如步驟S10所定義的，認(rèn)為或者識(shí)別出非易失存儲(chǔ)器10已經(jīng)作為外圍設(shè)備被連接了。識(shí)別出的信息寫入RAM5的預(yù)定地址中。
如上所述，在I/O端口9端子22接收的數(shù)據(jù)已被描述為“0”或與非易失存儲(chǔ)器10初始輸出對(duì)應(yīng)的高阻抗?fàn)顟B(tài)。但是，當(dāng)從端子22接收的數(shù)據(jù)是“1”時(shí)(非易失存儲(chǔ)器10初始輸出是”1”時(shí))，從端子21輸入的數(shù)據(jù)與從端子22接收的數(shù)據(jù)一致。在這種情況下，MPU1進(jìn)到步驟S4，在步驟S4上，MPU1輸入數(shù)據(jù)“0”到I/O端口22。在步驟S5上，MPU1證實(shí)在I/O端口9的端子22接收的數(shù)據(jù)與從端子21接收的數(shù)據(jù)一致。因?yàn)樵诙俗?1接收數(shù)據(jù)“1”，數(shù)據(jù)“1”是在端子21接收的，數(shù)據(jù)“1”與從端子21輸入的數(shù)據(jù)“0”不一致。因此，MPU1完成上述步驟S10的處理。
因此，有可能識(shí)別出非易失存儲(chǔ)器10已經(jīng)作為外圍設(shè)備被連接上了。
下面將描述半導(dǎo)體器件未裝備外圍設(shè)備的情況。圖4是一個(gè)示意方框圖，表示未裝備外圍設(shè)備的半導(dǎo)體器件。在圖4中，與圖1所示相同的結(jié)構(gòu)元件標(biāo)以相同的標(biāo)號(hào)。
參照?qǐng)D4，所述半導(dǎo)體器件的特征在于I/O端口9的端子21與22和端子23與24短路，端子21與22之間和端子23與24之間設(shè)有電連接。因此，一旦執(zhí)行圖3所示識(shí)別程序，就從端子21輸入數(shù)據(jù)“1”和數(shù)據(jù)“0”(步驟S2和S4)，它們被送到端子22。這樣，從端子21輸入的數(shù)據(jù)與從端子22接收的數(shù)據(jù)一致(步驟S3和S5)。類似地，此后數(shù)據(jù)”1”從端子23輸入(步驟S6)。另外，證實(shí)從端子23輸入的數(shù)據(jù)與從端子24接收的數(shù)據(jù)是否一致(步驟S7)。另外，從端子23輸入數(shù)據(jù)“0”(步驟S8)，并證實(shí)從端子23輸入的數(shù)據(jù)與從端子24接收的數(shù)據(jù)是否一致(步驟S9)。因?yàn)橐坏┻@種一致性得到證實(shí)，就檢測(cè)出所述配對(duì)，故MPU1可以識(shí)別步驟S11的過程，就是說，識(shí)別出半導(dǎo)體器件未裝備外圍設(shè)備。識(shí)別出的信息寫入RAM5預(yù)定的地址。
這樣，執(zhí)行識(shí)別程序即可證實(shí)外圍設(shè)備(外圍設(shè)備存在或不存在)的規(guī)格，并可將證實(shí)的信息存儲(chǔ)起來。
現(xiàn)在，識(shí)別程序的執(zhí)行至少需要用來在端子(步驟S2，S4，S6和S8)22和24上產(chǎn)生數(shù)據(jù)“1”和“0”并將這些數(shù)據(jù)從端子22和24輸出的裝置；用來接收從端子22和24輸出的數(shù)據(jù)、并將接收的數(shù)據(jù)與從端子21和23輸入的數(shù)據(jù)加以比較的裝置(步驟S3，S5，S7和S9)；用來按照比較結(jié)果識(shí)別外圍設(shè)備規(guī)格(步驟S10和S11)并輸出識(shí)別信息的裝置；以及用來對(duì)把識(shí)別信息寫入預(yù)定的存儲(chǔ)器的操作進(jìn)行控制的裝置(步驟S10和S11)。這些裝置可以做成一種專用的結(jié)構(gòu)。但若利用MPU1的功能，則所有這些操作都能實(shí)現(xiàn)。
圖5示意地表示MPU1的結(jié)構(gòu)?，F(xiàn)將利用圖5描述MPU1。標(biāo)號(hào)51，53，55，57，59和61分別指順序控制器、算術(shù)運(yùn)算單元、定時(shí)控制器、寄存器單元、諸如電連接到總線7以便在輸入/輸出緩沖器與ROM 3等之間進(jìn)行數(shù)據(jù)傳輸?shù)妮斎?輸出緩沖器等其他設(shè)備，以及內(nèi)部總線。
順序控制器51對(duì)諸如識(shí)別程序、控制程序等讀入的程序進(jìn)行譯碼，以產(chǎn)生控制其他電路和元件操作的信號(hào)。算術(shù)運(yùn)算單元53對(duì)各種數(shù)據(jù)進(jìn)行算術(shù)運(yùn)算。定時(shí)控制器55接收時(shí)鐘等信號(hào)，以便控制用于激活各個(gè)組件的時(shí)序。寄存器單元57具有多個(gè)寄存器，用來存儲(chǔ)算術(shù)運(yùn)算等操作用的數(shù)據(jù)等。內(nèi)部總線61用來在上述各單元之間傳輸數(shù)據(jù)。
在結(jié)構(gòu)如上所述的MPU1中，順序控制器51對(duì)識(shí)別程序進(jìn)行譯碼。根據(jù)譯碼結(jié)果對(duì)各個(gè)組件分別進(jìn)行控制。例如，寄存器單元57的兩個(gè)寄存器用作在端子21和23上產(chǎn)生數(shù)據(jù)“1”和“0”并將其輸出的裝置。數(shù)據(jù)“1”和“0”分別存儲(chǔ)在這兩個(gè)寄存器中。所存數(shù)據(jù)可從輸入/輸出緩沖器59分別提供給與端子21或23對(duì)應(yīng)的總線7。另外，算術(shù)運(yùn)算單元53用作把從端子21或23輸入的數(shù)據(jù)進(jìn)行比較的裝置。在本實(shí)施例中，例如，算術(shù)運(yùn)算單元53進(jìn)行加法運(yùn)算，因?yàn)楫?dāng)從端子21和23輸入的數(shù)據(jù)一致時(shí)，相加的結(jié)果變成“2”或“0”。相加結(jié)果可以用作比較結(jié)果。例如，利用寄存器單元57的寄存器作為根據(jù)比較結(jié)果識(shí)別外圍設(shè)備規(guī)格，并輸出關(guān)于其識(shí)別操作信息的裝置，以及控制識(shí)別信息以便將其寫入預(yù)定的存儲(chǔ)器的裝置，順序控制器51根據(jù)所述寄存器存儲(chǔ)的相加結(jié)果輸出控制信號(hào)。各個(gè)識(shí)別信息可以存儲(chǔ)在按照控制信號(hào)向其給出讀指令的寄存器單元57的寄存器中。響應(yīng)各個(gè)控制信號(hào)的輸出給RAM5發(fā)出寫指令。在這種情況下，需要控制RAM5中用來在其中寫入信息各個(gè)目標(biāo)地址，以便預(yù)先向其提供預(yù)定的地址。不用說，每個(gè)地址可以存儲(chǔ)在相應(yīng)的寄存器等中。
如上所述，無需為識(shí)別程序提供專門的電路，識(shí)別程序即能執(zhí)行?？梢詾榇四康亩门e例的方法說明MPU1中的每一部分的操作，但不一定限制于此。
下面將參照?qǐng)D6作為第二實(shí)施例描述裝備有規(guī)格不同于上述的外圍設(shè)備的半導(dǎo)體器件。
參照?qǐng)D6，所述半導(dǎo)體器件的特征在于，雙線型非易失存儲(chǔ)器20作為外圍設(shè)備電連接到I/O端口9。也就是說，對(duì)應(yīng)于非易失存儲(chǔ)器20中用的串行時(shí)鐘端子SCLK和串行數(shù)據(jù)端子SDATA的兩個(gè)端子，分別電連接到I/O端口9的端子21和22。因此，端子23和24短路。
現(xiàn)利用圖7所示流程圖描述基于圖6的識(shí)別過程。步驟S31至S35與圖3所示步驟S1至S5相似。例如，直至步驟S35，本發(fā)明的半導(dǎo)體器件與連接了五線型非易失存儲(chǔ)器10的圖1所示的外圍設(shè)備是無法區(qū)別的。此后，向端子23輸入數(shù)據(jù)“1”或“0”(步驟S36和S38)。另外，把從端子23輸入的數(shù)據(jù)與在端子24上接收的數(shù)據(jù)加以比較，并判斷它們是否一致(步驟S37和S39)。這樣就有可能區(qū)分對(duì)應(yīng)于外圍設(shè)備的非易失存儲(chǔ)器是屬于五線型還是雙線型。也就是說，既然在雙線型的情況下端子23和24是短路的，即使在步驟S37和S39中也能得出一致的結(jié)果。這樣在雙線型和五線型的情況下，分別執(zhí)行步驟S42的過程和S40的過程。另外，當(dāng)半導(dǎo)體器件未裝備外圍設(shè)備時(shí)，執(zhí)行步驟S41的過程。在步驟S40至S42的過程中，將各自表示識(shí)別結(jié)果的數(shù)據(jù)分別寫入RAM5的預(yù)定地址中。當(dāng)外圍設(shè)備屬于五線型非易失存儲(chǔ)器和雙線型非易失存儲(chǔ)器以及未裝備外圍設(shè)備時(shí)，例如，可以將數(shù)據(jù)“11”、數(shù)據(jù)“01”和數(shù)據(jù)“00”，作為與識(shí)別結(jié)果對(duì)應(yīng)的數(shù)據(jù)寫入對(duì)應(yīng)的地址。
對(duì)于第二實(shí)施例所用的識(shí)別過程也可以準(zhǔn)備專門的電路。但是，不用說，既然識(shí)別過程包括類似于第一實(shí)施例用的過程步驟，識(shí)別過程也就可以根據(jù)MPU1所具有的結(jié)構(gòu)執(zhí)行。
現(xiàn)利用圖8的流程圖描述利用識(shí)別結(jié)果選擇控制程序的過程。
例如，當(dāng)需要訪問外圍設(shè)備時(shí)，這個(gè)過程可由MPU1執(zhí)行。若判定需要訪問外圍設(shè)備(步驟S51)，則從RAM5中讀出識(shí)別信息(步驟S52)。判斷識(shí)別信息是數(shù)據(jù)“00”還是“01”(步驟S53和S54)。若發(fā)現(xiàn)識(shí)別信息是數(shù)據(jù)“00”，則讀出ROM4中地址30000和3FFFF之間的控制程序3(步驟S55)。另一方面。若發(fā)現(xiàn)識(shí)別信息是數(shù)據(jù)“01”，則讀出ROM4中地址2000和2FFFF之間的控制程序2(步驟S56)。若發(fā)現(xiàn)識(shí)別信息不屬于數(shù)據(jù)“00”和“01”，則讀出ROM4中地址10000和1FFFF之間的控制程序1(步驟S57)。這樣，基于每一個(gè)與外圍設(shè)備的規(guī)格對(duì)應(yīng)的控制程序，MPU1就能獲得對(duì)外圍設(shè)備的訪問能力。未裝備外圍設(shè)備時(shí)，亦即，當(dāng)未裝備外圍設(shè)備而用ROM4替代時(shí)，即使提出了訪問外圍設(shè)備的要求，MPU1也能獲得對(duì)ROM4的訪問能力。
順便指出，用來選擇處理過程的程序可以存儲(chǔ)在，例如，ROM4中。另外，可以為利用識(shí)別結(jié)果選擇控制程序的操作提供專門的連接裝置。但若采用具有比較功能和讀出功能的連接裝置，則可以用類似于識(shí)別程序的方式執(zhí)行控制過程。因此，不用說，作為替代方案，MPU1可以如上所述地執(zhí)行它的處理操作。
如上所述，按照第一和第二實(shí)施例，在半導(dǎo)體器件的ROM中預(yù)先準(zhǔn)備了預(yù)期會(huì)安裝的外圍設(shè)備(包括未裝備外圍設(shè)備)用的控制程序。另外，可以簡(jiǎn)單地進(jìn)行識(shí)別外圍設(shè)備規(guī)格的過程和根據(jù)識(shí)別結(jié)果讀出預(yù)定的控制程序的過程。這樣，即使半導(dǎo)體器件裝備了任何一種規(guī)格的外圍設(shè)備，也無需通過存儲(chǔ)相應(yīng)的控制程序來進(jìn)行控制。這樣，可以避免增大所述半導(dǎo)體器件的制造方面的復(fù)雜性。
具體地說，在與MPU相聯(lián)系的存儲(chǔ)器中準(zhǔn)備控制程序時(shí)，制造MPU用的光學(xué)掩模就是一種類型。這樣可以減小成本方面的提高。
由于上述效果，即使在大規(guī)模生產(chǎn)中，也能解決傳統(tǒng)的問題。
順便指出，本發(fā)明不一定限于上述實(shí)施例的操作和各個(gè)半導(dǎo)體器件的功能。例如，在第一實(shí)施例中，識(shí)別程序是按照?qǐng)D3步驟S1至S11執(zhí)行的。但若只需要識(shí)別是否裝備了外圍設(shè)備，則可以不執(zhí)行步驟S6至S9。如果外圍設(shè)備是通過I/O端口連接到端子21至24的，則準(zhǔn)備步驟S6至S9可以用來判斷外圍設(shè)備是否正確地連接到I/O端口上。
如上所述，無論是否裝備了外圍設(shè)備，半導(dǎo)體器件都可以選擇相應(yīng)的控制程序，因此可以避免制造的復(fù)雜性。
既然無需為上述操作準(zhǔn)備專門的電路，也就可以防止半導(dǎo)體器件尺寸增大。
另外，無論是否裝備了外圍設(shè)備以及外圍設(shè)備的規(guī)格如何，半導(dǎo)體器件都可以選擇相應(yīng)的控制程序，因此可以防止半導(dǎo)體器件的制造變得復(fù)雜。
盡管上面參照作為舉例說明性質(zhì)的實(shí)施例對(duì)本發(fā)明進(jìn)行了描述，但是這些描述都不打算具有限制性的意義。對(duì)于本專業(yè)的技術(shù)人員來說，舉例說明性的實(shí)施例顯然可以作各種修改，本發(fā)明也可以有其他的實(shí)施例。因此，我們的意圖是后附的權(quán)利要求書將覆蓋任何一種處于本發(fā)明的真實(shí)范圍內(nèi)的這樣的修改或?qū)嵤├?br> 權(quán)利要求
1.一種識(shí)別半導(dǎo)體器件中用的外圍設(shè)備的方法，所述半導(dǎo)體器件裝有微處理器并具有至少在第一和第二連接端子上電連接到所述微處理器上與所述微處理器協(xié)同執(zhí)行操作的所述外圍設(shè)備，所述方法的特征在于包括下列步驟第一步，從第一存儲(chǔ)器讀出識(shí)別所述外圍設(shè)備用的識(shí)別程序；第二步，向所述第一連接端子輸出信號(hào)；第三步，接收從所述第二連接端子輸出的信號(hào)；第四步，比較所述第二步輸出的信號(hào)和所述第三步接收的信號(hào)；第五步，根據(jù)所述第四步獲得的比較結(jié)果識(shí)別所述外圍設(shè)備；以及第六步，在其中存儲(chǔ)所述識(shí)別結(jié)果。
2.按照權(quán)利要求1的方法，其特征在于，其中所述半導(dǎo)體器件包括向所述第一連接端子輸出信號(hào)的第一裝置；接收從所述第二連接端子輸出的信號(hào)用的第二裝置；用來比較所述第一裝置輸出的信號(hào)與所述第二裝置接收的信號(hào)的比較裝置；以及根據(jù)所述比較裝置的比較結(jié)果識(shí)別所述外圍設(shè)備用的識(shí)別裝置。
3.按照權(quán)利要求2的方法，其特征在于，其中所述第一裝置、所述第二裝置、所述比較裝置和所述識(shí)別裝置構(gòu)造成所述微處理器。
4.按照權(quán)利要求1的方法，其特征在于，其中所述微處理器響應(yīng)識(shí)別所述外圍設(shè)備的要求而完成識(shí)別所述外圍設(shè)備的過程。
5.一種識(shí)別半導(dǎo)體器件中用的外圍設(shè)備的方法，所述半導(dǎo)體器件裝有微處理器并具有至少在第一至第四連接端子上電連接到所述微處理器上并與所述微處理器協(xié)同執(zhí)行操作并按照其規(guī)格安裝的所述外圍設(shè)備，所述方法的特征在于包括下列步驟將用來識(shí)別所述半導(dǎo)體器件用的所述外圍設(shè)備的識(shí)別程序存儲(chǔ)在第一存儲(chǔ)器的步驟；分別向所述第一和第三連接端子輸出信號(hào)的步驟；分別接收從所述第二和第四連接端子輸出的信號(hào)的步驟；將所述輸出步驟所輸出的信號(hào)與所述接收步驟所接收的信號(hào)加以比較的步驟；根據(jù)所述比較步驟所得的比較結(jié)果識(shí)別所述外圍設(shè)備的步驟；以及把識(shí)別結(jié)果存儲(chǔ)在第二存儲(chǔ)器的步驟。
6.按照權(quán)利要求5的方法，其特征在于，其中所述半導(dǎo)體器件具有分別向所述第一和第三連接端子輸出信號(hào)用的第一裝置、分別接收從所述第二和第四連接端子輸出的信號(hào)的第二裝置、比較所述第一裝置輸出的信號(hào)和所述第二裝置接收的信號(hào)的比較裝置，以及根據(jù)所述比較裝置的比較結(jié)果識(shí)別所述外圍設(shè)備的識(shí)別裝置。
7.按照權(quán)利要求6的方法，其特征在于，其中所述比較裝置進(jìn)行所述第一和第二連接端子的信號(hào)之間的比較及所述第三和第四連接端子的信號(hào)之間的比較，而所述識(shí)別裝置根據(jù)所述比較裝置的比較結(jié)果識(shí)別所述外圍設(shè)備類型。
8.按照權(quán)利要求5的方法，其特征在于，其中所述微處理器按照識(shí)別所述外圍設(shè)備的要求，進(jìn)行所述外圍設(shè)備的識(shí)別過程。
全文摘要
準(zhǔn)備和執(zhí)行要安裝的外圍設(shè)備的控制程序、用來識(shí)別外圍設(shè)備規(guī)格的識(shí)別程序和用來按照識(shí)別結(jié)果選擇相應(yīng)的控制程序的程序。這樣，由于無需僅僅管理相應(yīng)的控制程序、而在半導(dǎo)體器件中存儲(chǔ)外圍設(shè)備的每一種規(guī)格，所以，可避免增大半導(dǎo)體器件制造的復(fù)雜性。
文檔編號(hào)G06F13/16GK1166652SQ9710974
公開日1997年12月3日 申請(qǐng)日期1997年4月25日 優(yōu)先權(quán)日1996年4月26日
發(fā)明者久米寬司 申請(qǐng)人:沖電氣工業(yè)株式會(huì)社