專利名稱：一種微機(jī)軟件存儲(chǔ)卡的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型是一種用于IBM PC系列微機(jī)及其兼容機(jī)的擴(kuò)展插卡，涉及到微機(jī)總線接口技術(shù)，軟件的固化及存儲(chǔ)技術(shù)。
通常PC系列微機(jī)軟件存儲(chǔ)在軟磁盤或硬磁盤上。它們調(diào)入微機(jī)內(nèi)存后才能運(yùn)行。磁盤上的軟件包括各種系統(tǒng)軟件，工具軟件和應(yīng)用軟件。本實(shí)用新型能夠?qū)⑸鲜鲕浖袒谝粔K微機(jī)擴(kuò)展卡上。本實(shí)用新型在BIOS擴(kuò)展程序的支持下，可以綜合實(shí)現(xiàn)防病毒，系統(tǒng)管理，固態(tài)盤等功能。當(dāng)實(shí)現(xiàn)固態(tài)盤卡時(shí)，能夠固化并引導(dǎo)微機(jī)操作系統(tǒng)。
微機(jī)軟件存儲(chǔ)卡在微機(jī)內(nèi)存空間中提供一個(gè)BIOS程序空間和一個(gè)分頁(yè)存儲(chǔ)的數(shù)據(jù)窗口。BIOS程序空間用于固化和使用擴(kuò)展的BIOS程序，數(shù)據(jù)窗口用于存儲(chǔ)一般的微機(jī)軟件數(shù)據(jù)。為了進(jìn)行存儲(chǔ)器的分頁(yè)操作，微機(jī)軟件存儲(chǔ)卡還設(shè)有分頁(yè)控制端口。
一種現(xiàn)有技術(shù)采用單獨(dú)的BIOS程序空間譯碼電路和BIOS存儲(chǔ)器以及單獨(dú)的數(shù)據(jù)窗口譯碼電路，這種技術(shù)雖然能夠完成微機(jī)軟件存儲(chǔ)卡的主要功能但電路結(jié)構(gòu)復(fù)雜。參見(jiàn)中國(guó)實(shí)用新型專利91208755.2。
另一種現(xiàn)有技術(shù)采用較先進(jìn)的可編程器件(PLD)來(lái)簡(jiǎn)化電路和降低成本，并使用了同線讀出(或稱分頁(yè)共享控制)技術(shù)，使擴(kuò)展BIOS程序和分頁(yè)式存儲(chǔ)的軟件固化在同一塊EPROM芯片上，從而簡(jiǎn)化了電路。這種現(xiàn)有技術(shù)雖然電路簡(jiǎn)單但所能支持的存儲(chǔ)器芯片數(shù)量較少。參見(jiàn)中國(guó)實(shí)用新型專利94211374.8。
現(xiàn)有技術(shù)有以下不足。
(1)雖電路簡(jiǎn)單但容量還不夠大(支持的存儲(chǔ)器芯片數(shù)量較少)或容量較大但電路結(jié)構(gòu)較復(fù)雜。
(2)功能不夠完善。無(wú)SRAM型芯片的掉電保護(hù)控制，無(wú)狀態(tài)查詢功能，BIOS程序空間與分頁(yè)存儲(chǔ)窗口不能在地址空間上相互分離。
(3)從存儲(chǔ)容量，外圍芯片數(shù)量及成本性能等方面綜合考慮，現(xiàn)有技術(shù)不能完全兼顧。
在實(shí)際應(yīng)用中，需要以下功能和特點(diǎn)(1)提供中等容量和大容量存儲(chǔ)能力。允許使用多種類型的存儲(chǔ)器芯片。允許在同一塊卡上同時(shí)使用兩種類型或型號(hào)的存儲(chǔ)器芯片。
(2)提供相聯(lián)或分離的擴(kuò)展BIOS程序空間和I/O空間分頁(yè)數(shù)據(jù)窗口。并提供狀態(tài)設(shè)置位用于軟件查詢。提供硬件寫保護(hù)能力。
(3)在上述功能下，電路簡(jiǎn)單，結(jié)構(gòu)緊湊，可靠性高，成本低，適用性強(qiáng)，擴(kuò)展性好，提供較強(qiáng)的綜合性能。
本實(shí)用新型的目的在于提供一種容量大、性能全面、結(jié)構(gòu)簡(jiǎn)單、成本低、具實(shí)用價(jià)值的新型微機(jī)軟件存儲(chǔ)卡。
本實(shí)用新型的目的是這樣實(shí)現(xiàn)的軟件固化卡由地址譯碼及控制器(2)，分頁(yè)及片選控制器(4)，存儲(chǔ)體(5)等所組成。地址譯碼及控制器(2)對(duì)微機(jī)總線上的信號(hào)進(jìn)行譯碼，產(chǎn)生所需的各種時(shí)序信號(hào)。分頁(yè)及片選控制器(4)鎖存分頁(yè)存儲(chǔ)所需的頁(yè)地址信號(hào)并產(chǎn)生存儲(chǔ)器片選信號(hào)。此外，分頁(yè)及片選控制器(4)還產(chǎn)生BIOS程序窗口所需的特定頁(yè)地址信號(hào)和特定片選信號(hào)。本卡數(shù)據(jù)總線經(jīng)數(shù)據(jù)總線緩沖器(3)或直接與微機(jī)數(shù)據(jù)總線相聯(lián)。存儲(chǔ)體的讀寫控制信號(hào)RD，WR由地址譯碼及控制器(2)的輸出線驅(qū)動(dòng)。
地址譯碼及控制器(2)對(duì)微機(jī)總線地址信號(hào)A11-A19讀寫控制信號(hào)MEMR、MEMW及狀態(tài)選擇跳線器JP1的狀態(tài)進(jìn)行譯碼。其譯碼輸出信號(hào)中，信號(hào)RD用于本卡存儲(chǔ)器讀控制；信號(hào)WR用于本卡存儲(chǔ)器寫控制；地址譯碼信號(hào)T1用于BIOS程序空間和I/O空間數(shù)據(jù)窗口的地址選擇控制；地址譯碼信號(hào)T2用于BIOS空間I/O空間數(shù)據(jù)窗口的地址允許控制；鎖存脈沖信號(hào)IO1用于頁(yè)地址低8位鎖存控制；鎖存脈沖信號(hào)IO2用于頁(yè)地址高位(片選)鎖存控制；輔助地址信號(hào)APD0用于擴(kuò)大BIOS程序空間，使BIOS程序空間比數(shù)據(jù)窗口空間大倍，當(dāng)訪問(wèn)BIOS窗口時(shí)，APD0信號(hào)取自微機(jī)地址信號(hào)A12并驅(qū)動(dòng)頁(yè)地址信號(hào)線PL0，其它情況下，APD0輸出端為高阻狀態(tài)；輔助片選信號(hào)ACE用于防問(wèn)BIOS程序時(shí)，輸出一個(gè)低電平信號(hào)并使片選信號(hào)CE0為低電平，其它情況下ACE輸出端為高阻狀態(tài)。
地址譯碼及控制器(2)還可完成狀態(tài)選擇跳線器JP2的狀態(tài)讀入，讀JP2狀態(tài)時(shí)，由其LD0端輸出驅(qū)動(dòng)本卡數(shù)據(jù)總線LD0信號(hào)線。
地址譯碼及控制器的這種結(jié)構(gòu)使它可以完成多項(xiàng)任務(wù)，能夠進(jìn)行BIOS程序空間存儲(chǔ)體譯碼及控制，I/O空間譯碼控制，數(shù)據(jù)窗口存儲(chǔ)體譯碼及讀寫控制，能夠進(jìn)行微機(jī)地址位置選擇，能夠進(jìn)行跳線器狀態(tài)讀入，能夠?qū)崿F(xiàn)硬件寫保護(hù)控制，能夠輸出輔助地址信號(hào)APD0，能夠輸出輔助片選信號(hào)ACE。
分頁(yè)及片選控制器(4)內(nèi)部含有頁(yè)地址鎖存器，鎖存器輸入端接本卡數(shù)據(jù)總線信號(hào)LD0-LD7，訪問(wèn)I/O窗口時(shí)，鎖存脈沖信號(hào)IO1用于頁(yè)地址低8位鎖存器的控制，鎖存脈沖信號(hào)IO2用于頁(yè)地址高位(片選)鎖存器的控制。分頁(yè)及片選控制器(4)根據(jù)地址譯碼信號(hào)T1、T2、輔助地址信號(hào)APD0或AAD、輔助片選信號(hào)ACE進(jìn)行相應(yīng)的操作。當(dāng)訪問(wèn)BIOS窗口時(shí)，PL0由輔助地址信號(hào)APD0直接或間接驅(qū)動(dòng)(或PL0由地址信號(hào)AAD間接驅(qū)動(dòng)，AAD直接取自某個(gè)微機(jī)地址信號(hào)如取自A12)，PL1-PL7為低電平狀態(tài)，片選信號(hào)CE0由輔助片選信號(hào)ACE(或根據(jù)地址譯碼信號(hào)T1、T2的狀態(tài))直接或間接驅(qū)動(dòng)，CE1-CE5為高電平狀態(tài)，此時(shí)的PL0-PL7、CE0-CE5形成了訪問(wèn)BIOS窗口所需的特定頁(yè)地址信號(hào)和特定片選信號(hào)。當(dāng)訪問(wèn)數(shù)據(jù)窗口時(shí)，頁(yè)地址信號(hào)PL0-PL7由頁(yè)地址鎖存器低8位輸出端驅(qū)動(dòng)，片選信號(hào)CE0-CE5由頁(yè)地址鎖存器高位(片選)數(shù)據(jù)來(lái)譯碼驅(qū)動(dòng)或直接驅(qū)動(dòng)，此時(shí)的PL0-PL7、CE0-CE5形成了訪問(wèn)數(shù)據(jù)窗口所需的頁(yè)地址信號(hào)和片選信號(hào)。
分頁(yè)及片選控制器(4)的上述結(jié)構(gòu)可完成8位頁(yè)地址數(shù)據(jù)的鎖存輸出及多片(至少6片)存儲(chǔ)器的片選控制，可提供BIOS窗口所需的特定頁(yè)地址信號(hào)特定片選信號(hào)和存儲(chǔ)器分頁(yè)操作所需的頁(yè)地址信號(hào)片選信號(hào)。
存儲(chǔ)體(5)即可使用EPROM、FLASH類型的存儲(chǔ)器，還可使用SRAM類型的存儲(chǔ)器。當(dāng)存儲(chǔ)體(5)包括SRAM類型的存儲(chǔ)器時(shí)，軟件存儲(chǔ)卡還包括掉電檢測(cè)及保護(hù)電路(6)，當(dāng)存儲(chǔ)體(5)包括FLASH類型的存儲(chǔ)器時(shí)，軟件存儲(chǔ)卡還包括編程電源電路(7)。掉電檢測(cè)及保護(hù)電路(6)編程電源電路(7)均采用現(xiàn)有技術(shù)。掉電保護(hù)電路(6)輸出一個(gè)掉電指示信號(hào)CSP，并提供備用不間斷電源電壓Vc’。當(dāng)電源電壓Vcc下降到低于4.6V時(shí)，CSP掉電指示信號(hào)降為低電平，使得接到SRAM存儲(chǔ)器的CS2端(高電平片選端)的LAB信號(hào)為低電平或使得片選信號(hào)CE0-CE5為高電平，從而實(shí)現(xiàn)了SRAM類型存儲(chǔ)器的掉電保護(hù)；Vcc正常時(shí)，CSP信號(hào)為高電平。
本實(shí)用新型在微機(jī)內(nèi)存空間提供一個(gè)擴(kuò)展BIOS程序空間和數(shù)據(jù)窗口以及I/O空間。其特點(diǎn)是，BIOS程序空間的大小可以是數(shù)據(jù)窗口的2倍，I/O空間的大小等于數(shù)據(jù)窗口的大??；BIOS空間I/O空間數(shù)據(jù)窗口的地址即可以連續(xù)排列也可以分為兩個(gè)區(qū)域，BIOS空間占一個(gè)區(qū)域，I/O空間數(shù)據(jù)窗口占另一個(gè)區(qū)域，由此可以利用微機(jī)主板的影像緩沖技術(shù)提高BIOS擴(kuò)展程序的運(yùn)行速度。
本實(shí)用新型的存儲(chǔ)體分頁(yè)控制信號(hào)由三個(gè)部分組成低位地址信號(hào)，頁(yè)地址信號(hào)，片選信號(hào)。這三部分信號(hào)的選擇及相互配合是影響軟件存儲(chǔ)卡電路結(jié)構(gòu)、內(nèi)存空間資源占用及使用性能的關(guān)鍵因素之一。本實(shí)用新型給出的優(yōu)選實(shí)施方案是低位地址信號(hào)接PC總線地址信號(hào)低12位A0-A11，頁(yè)地址信號(hào)PL0-PL7接頁(yè)地址鎖存器的8位輸出，片選信號(hào)CE0-CE5共6個(gè)。由此形成的電路，可具有6M字節(jié)存儲(chǔ)能力(其單片容量為1M字節(jié))。占用PC機(jī)擴(kuò)展BIOS空間共16K字節(jié)。其中，8K程序空間，4K數(shù)據(jù)窗口，4K空間被鎖存器和狀態(tài)查詢口占用。
一般而言，數(shù)據(jù)窗口開(kāi)得大，可以減少分頁(yè)的頁(yè)數(shù)，從而在數(shù)據(jù)窗口足夠大，總?cè)萘勘容^小時(shí)，頁(yè)地址鎖存器所需的位數(shù)及片選位數(shù)都比較小，這樣的電路硬件容易簡(jiǎn)化。由于存儲(chǔ)器芯片數(shù)量少，從而總線緩沖器(包括地址總線緩沖器，數(shù)據(jù)總線緩沖器)都可省略。反之，數(shù)據(jù)窗口開(kāi)得小，總?cè)萘看?，分?yè)數(shù)將增大，電路結(jié)構(gòu)不易簡(jiǎn)化。但其優(yōu)點(diǎn)是占用PC機(jī)內(nèi)存空間少。有時(shí)這一點(diǎn)是非常重要的。
本實(shí)用新型的上述方案，較好地兼顧了電路結(jié)構(gòu)、內(nèi)存空間資源占用及使用性能這幾個(gè)方面的問(wèn)題。
本實(shí)用新型具有以下顯著特點(diǎn)(1)電路結(jié)構(gòu)合理，功能齊全，容量大，適用性強(qiáng)，擴(kuò)展性好，即保證了性能，又降低了成本，提高了性能價(jià)格比。
(2)主要外圍器件僅使用4片至6片集成電路。其中，一片用于頁(yè)地址鎖存(4.1A或4.1B)，一片用于片選控制(4.2A或4.2B)，另二片(2.1，2.2)使用PLD型器件完成地址譯碼、分頁(yè)及片選等時(shí)序控制操作。PLD型器件可采用GAL16V8或PEEL18CV8。
(3)可以安裝多達(dá)6片(或不低于6片)存儲(chǔ)器芯片，EPROM存儲(chǔ)器單片容量不低于512K字節(jié)，而且可以支持FLASH型SRAM型存儲(chǔ)器，并可同時(shí)使用兩種類型或型號(hào)的存儲(chǔ)器芯片。
(4)適用性強(qiáng)表現(xiàn)在對(duì)存儲(chǔ)體的分頁(yè)控制信號(hào)(低位地址信號(hào)、頁(yè)地址信號(hào)、片選信號(hào))進(jìn)行適當(dāng)?shù)纳倭康恼{(diào)整，可以獲得更小的程序空間、數(shù)據(jù)窗口和內(nèi)存空間占用量。例如當(dāng)?shù)臀坏刂沸盘?hào)為11位時(shí)，則數(shù)據(jù)窗口空間為2K，程序空間為4K，共占PC機(jī)空間8K；當(dāng)?shù)臀坏刂沸盘?hào)為10位時(shí)，則數(shù)據(jù)窗口空間為1K，程序空間為2K，共占PC機(jī)空間4K；當(dāng)?shù)臀坏刂沸盘?hào)為9位時(shí)，則數(shù)據(jù)窗口空間為0.5K，程序空間為1K，共占PC機(jī)空間2K。
(5)擴(kuò)展性好表現(xiàn)在采用性能更強(qiáng)的PLD型器件如GAL20V8、GAL22V10并作少量的聯(lián)線修改即可滿足對(duì)性能提高的要求，如增大程序空間，增大所支持的存儲(chǔ)器芯片的容量，增加所支持的存儲(chǔ)器芯片的數(shù)量，增加狀態(tài)查詢位數(shù)等。
(6)用于裝入BIOS擴(kuò)展程序的空間為只讀，該程序空間可以和數(shù)據(jù)窗口空間相分離，從而可以方便地利用PC機(jī)主板提供的SHADOW影像功能，CACHE緩沖功能等，提高擴(kuò)展BIOS程序的運(yùn)行速度。
(7)功能較為全面。通過(guò)跳線開(kāi)關(guān)，可實(shí)現(xiàn)硬件寫保選擇。硬件寫保護(hù)實(shí)現(xiàn)了對(duì)SRAM型存儲(chǔ)器芯片的更有效的數(shù)據(jù)寫保護(hù)。通過(guò)跳線開(kāi)關(guān)及軟件的狀態(tài)查詢，可實(shí)現(xiàn)軟件的功能選擇和寫保護(hù)狀態(tài)查詢。
(8)在驅(qū)動(dòng)程序的支持下，能夠?qū)崿F(xiàn)一個(gè)或二個(gè)仿真磁盤，以仿真盤方式存儲(chǔ)微機(jī)軟件。利用跳線器及狀態(tài)查詢功能能夠?qū)崿F(xiàn)雙仿真盤的映像交換，能夠?qū)崿F(xiàn)雙仿真盤中的任一盤引導(dǎo)操作系統(tǒng)。


圖1至圖8是本實(shí)用新型優(yōu)選實(shí)施例的電路原理圖。
圖1是電原理結(jié)構(gòu)總圖。
圖2是地址譯碼及控制器的電原理圖。
圖3圖4圖5分別是分頁(yè)及片選控制器的電原理圖。
圖6是存儲(chǔ)體電原理圖。
圖7圖8分別是頁(yè)地址鎖存器電原理圖。
圖1中，(1)代表PC機(jī)微機(jī)總線擴(kuò)展接口，(2)代表地址譯碼及控制器，(3)代表數(shù)據(jù)總線緩沖器，(4)代表分頁(yè)及片選控制器，(5)代表存儲(chǔ)體，(6)代表掉電檢測(cè)及保護(hù)電路，(7)代表編程電源電路。
圖2中，地址譯碼及控制器由地址譯碼器(2.1)和譯碼控制器(2.2)組成。(2.1)(2.2)均使用PLD型器件。
圖3中，分頁(yè)及片選控制器包括頁(yè)地址鎖存器(4.1A)、片選控制器(4.2A)、電阻排(4.3A)以及電阻排(4.4A)或(4.5A)。(4.1A)使用8位鎖存器，(4.2A)使用PLD型器件。
圖4中，分頁(yè)及片選控制器包括頁(yè)地址鎖存器(4.1B)、片選控制器(4.2B)、電阻排(4.3B)以及電阻排(4.4B)或(4.5B)。(4.1B)(4.2B)均使用8位鎖存器。
圖5中，分頁(yè)及片選控制器包括頁(yè)地址鎖存器(4.1C)、片選鎖存器(4.2C)、片選譯碼器(4.5C)。片選控制器主要由(4.2C)和(4.5C)組成。(4.1C)(4.2C)均使用8位鎖存器，(4.5C)使用一片譯碼器。
圖6中，(5.1)-(5.6)使用EPROM、FLASH或SRAM存儲(chǔ)器。
圖7中，頁(yè)地址鎖存器(4.1D)使用一片PLD型器件。
圖8中，頁(yè)地址鎖存器(4.1E)使用一片PLD型器件。
圖1中，JP3用以跳線選擇PS信號(hào)，LAB信號(hào)用于程控選擇PS信號(hào)。從而能夠?qū)崿F(xiàn)FLASH型存儲(chǔ)器的在線編程。當(dāng)編程時(shí)，PS信號(hào)為編程電壓Vpp，當(dāng)為讀取狀態(tài)時(shí)，PS信號(hào)取自PL6或PL7。LAB信號(hào)還用于SRAM型芯片的掉電保護(hù)，此時(shí)LAB線接SRAM型存儲(chǔ)器(例628128)的CS2端(高電平有效)。
圖1中，掉電檢測(cè)及保護(hù)電路(6)及編程電源電路(7)均采用現(xiàn)有技術(shù)。掉電檢測(cè)及保護(hù)電路能夠檢測(cè)電源電壓VCC，當(dāng)VCC下降到低于4.6V時(shí)，CSP信號(hào)(掉電指示信號(hào))降為低電平。VCC正常時(shí)，CSP信號(hào)為高電平。掉電檢測(cè)及保護(hù)電路(6)提供備用不問(wèn)斷電源電壓VC’。
圖3中，CSP信號(hào)接至(4.2A)的IN7輸入端，LAB信號(hào)線接存儲(chǔ)體的CS2信號(hào)線。當(dāng)CSP信號(hào)為低電平時(shí)，(4.2A)的LAB輸出端為高阻狀態(tài)，此時(shí)由下拉電阻(5.7)下拉，使LAB信號(hào)線(CS2信號(hào)線)為低電平，從而實(shí)現(xiàn)了掉電保護(hù)。當(dāng)CSP信號(hào)為高電平時(shí)，允許對(duì)存儲(chǔ)體(5)進(jìn)行正常的讀寫操作。
圖4中，LAB信號(hào)線接存儲(chǔ)體的CS2信號(hào)線。(4.1B)(4.2B)的VCC端接電源VC’。CSP信號(hào)接至(2.1)的IN12輸入端，當(dāng)CSP信號(hào)為低電平時(shí)，(2.1)的地址譯碼信號(hào)T1輸出端為高阻態(tài)，電阻(4.6B)使(4.2B)的OE端為高電平，(4.2B)的LAB輸出端為高阻狀態(tài)。此時(shí)由下拉電阻(5.7)下拉，使LAB信號(hào)線(CS2信號(hào)線)為低電平，從而實(shí)現(xiàn)了掉電保護(hù)。當(dāng)CSP信號(hào)為高電平時(shí)，允許對(duì)存儲(chǔ)體(5)進(jìn)行正常的讀寫操作。
圖3圖4中，CE1，CE2信號(hào)線上接有電阻排(4.4A)或(4.4B)，代表了EPROM，F(xiàn)LASH類型存儲(chǔ)器片選信號(hào)線的典型接法，CE3-CE5信號(hào)線上接有電阻排(4.5A)或(4.5B)，代表了SRAM類型存儲(chǔ)器片選信號(hào)線的典型接法。
使用SRAM型芯片的CS2端進(jìn)行掉電保護(hù)時(shí)，電阻排(4.5A)(4.5B)可不使用。此時(shí)，圖3圖4中，原接至(4.5A)(4.5B)的SRAM類型存儲(chǔ)器片選信號(hào)CE3-CE5改接電阻排(4.4A)(4.4B)。對(duì)于那些沒(méi)有CS2端的SRAM型存儲(chǔ)器或不使用CS2端進(jìn)行控制時(shí)，應(yīng)使用電阻排(4.5A)或(4.5B)。SRAM存儲(chǔ)器芯片的CE線應(yīng)接至電阻排(4.5A)或(4.5B)。(4.5A)(4.5B)的公共端接備用不間斷電源VC′。當(dāng)CSP為低電平時(shí)，(4.2A)(4.2B)對(duì)應(yīng)于SRAM類型存儲(chǔ)器芯片的片選信號(hào)輸出端均變?yōu)楦咦锠顟B(tài)，從而接至電阻排(4.5A)(4.5B)的SRAM存儲(chǔ)器的片選信號(hào)為高電平，SRAM中的數(shù)據(jù)得以保護(hù)。
圖5中，采用74HC138作為片選譯碼器(4.5C)，(4.5C)的VCC端接VC′，CSP信號(hào)接(4.5C)的E3端(高電平允許端)，從而CSP信號(hào)為低電平時(shí)，片選輸出端保持高電平，實(shí)現(xiàn)數(shù)據(jù)保護(hù)。
圖6中，(5.1)(5.2)(5.3)代表EPROM型芯片或FLASH型芯片的典型聯(lián)接方法，VCC1為其芯片電源線。(5.4)(5.5)(5.6)代表SRAM型芯片的聯(lián)接方法，其芯片電源線VCC2接備用不間斷電源VC’。對(duì)FLASH型存儲(chǔ)器，其編程電壓端Vpp接PS信號(hào)線。對(duì)EPROM型存儲(chǔ)器，不使用Vpp線和WE線。對(duì)具有CS2端的SRAM型存儲(chǔ)器，其CS2線上接有電阻(5.7)。CS2線接LAB信號(hào)或電源VCC。
總之本實(shí)用新型考慮了掉電保護(hù)控制問(wèn)題，從而能夠支持SRAM類型的存儲(chǔ)器芯片。
圖1中，(3)代表數(shù)據(jù)總線緩沖器，使用74HC245。數(shù)據(jù)總線緩沖器可以省略，此時(shí)只需將本卡數(shù)據(jù)總線LD0-LD7與微機(jī)總線擴(kuò)展接口(1)的數(shù)據(jù)總線D0-D7對(duì)應(yīng)相接。如使用了數(shù)據(jù)總線緩沖器，則當(dāng)對(duì)存儲(chǔ)卡進(jìn)行操作時(shí)，其允許端G為低電平。進(jìn)行讀操作時(shí)(包括讀程序空間，讀狀態(tài)設(shè)置，讀數(shù)據(jù)窗口空間)，其方向控制端DIR出現(xiàn)低電平脈沖，使數(shù)據(jù)向PC機(jī)方向傳送。
圖6中，存儲(chǔ)體控制總線讀信號(hào)線OE與RD信號(hào)線相接，存儲(chǔ)體控制總線寫信號(hào)線WE與WR信號(hào)線相接。存儲(chǔ)體片選信號(hào)線MCE0-MCE5分別與片選信號(hào)線CE0-CE5對(duì)應(yīng)相接。存儲(chǔ)體地址總線MA0-MA11分別與地址信號(hào)線A0-A11對(duì)應(yīng)相接。存儲(chǔ)體地址總線MA12-MA19分別與頁(yè)地址信號(hào)線PL0-PL7對(duì)應(yīng)相接。存儲(chǔ)體數(shù)據(jù)總線MD0-MD7分別與信號(hào)線LD0-LD7對(duì)應(yīng)相接。上述連接能夠支持1M字節(jié)的存儲(chǔ)器芯片。
圖2表示實(shí)施例中地址譯碼及控制器(2)的一種構(gòu)造和原理地址譯碼及控制器(2)由地址譯碼器(2.1)和譯碼控制器(2.2)組成。譯碼控制器(2.2)根據(jù)地址譯碼信號(hào)T1、T2地址信號(hào)A11、A12和讀寫控制信號(hào)MEMR、MEMW進(jìn)行譯碼，產(chǎn)生DIR、RD、WR信號(hào)。(2.2)產(chǎn)生的RD信號(hào)用于存儲(chǔ)器讀操作控制(包括讀程序空間，讀數(shù)據(jù)窗口空間)。(2.2)產(chǎn)生的WR信號(hào)用于存儲(chǔ)器寫操作控制(寫數(shù)據(jù)窗口空間)。
在程序空間中固化有擴(kuò)展BI OS程序，訪問(wèn)這一空間時(shí)，地址譯碼及控制器(2)輸出的地址譯碼信號(hào)T1、T2處于狀態(tài)(1，0)；地址譯碼及控制器(2)輸出的輔助片選信號(hào)ACE根據(jù)微機(jī)的地址信號(hào)譯碼驅(qū)動(dòng)為低電平，輔助地址信號(hào)APD0取自比低位地址信號(hào)高1位的地址信號(hào)。在圖1至圖8所示的實(shí)施例中，低位地址信號(hào)為A0-A11，則此時(shí)APD0信號(hào)取自A12信號(hào)。讀程序空間時(shí)，地址譯碼及控制器(2)輸出的RD負(fù)脈沖信號(hào)用于存儲(chǔ)器的讀取過(guò)程。
訪問(wèn)I/O窗口時(shí)，讀取寫保護(hù)狀態(tài)WP和讀取狀態(tài)設(shè)置位EX需使用存儲(chǔ)器讀操作指令來(lái)讀取狀態(tài)查詢輸入口。為了讀寫頁(yè)式存儲(chǔ)空間中的數(shù)據(jù)，還需使用存儲(chǔ)器寫操作指令使頁(yè)地址鎖存器鎖存頁(yè)地址數(shù)據(jù)(包括片選數(shù)據(jù))。這種I/O操作的譯碼由譯碼控制器(2.2)完成。(2.2)的三態(tài)輸出端OUT4、OUT5分別與本卡數(shù)據(jù)總線LD0、LD1對(duì)應(yīng)相接。譯碼控制器(2.2)根據(jù)地址譯碼信號(hào)T1、T2地址信號(hào)A11、A12和讀寫信號(hào)MEMR，MEMW完成這種I/O操作的譯碼。當(dāng)進(jìn)行讀操作時(shí)，譯碼控制器(2.2)的OUT4、OUT5端將寫保護(hù)WP及狀態(tài)設(shè)置EX的狀態(tài)送入本卡數(shù)據(jù)總線LD0、LD1。當(dāng)進(jìn)行頁(yè)地址低8位鎖存寫操作時(shí)，譯碼控制器(2.2)輸出的鎖存脈沖信號(hào)IO1作用于頁(yè)地址鎖存器(4.1A，B，C，D，E)的CLK時(shí)鐘信號(hào)端使其鎖存來(lái)自數(shù)據(jù)總線上的頁(yè)地址數(shù)據(jù)。當(dāng)進(jìn)行頁(yè)地址高位(片選)鎖存寫操作時(shí)，譯碼控制器(2.2)輸出的鎖存脈沖信號(hào)IO2作用于片選控制器(4.2A，B，C)的CLK時(shí)鐘信號(hào)端使其鎖存來(lái)自數(shù)據(jù)總線上的片選(頁(yè)地址高位)數(shù)據(jù)。
微機(jī)軟件存儲(chǔ)在頁(yè)式存儲(chǔ)空間中，通過(guò)訪問(wèn)數(shù)據(jù)窗口可以訪問(wèn)全部存儲(chǔ)空間。
當(dāng)訪問(wèn)數(shù)據(jù)窗口時(shí)，地址譯碼及控制器(2)輸出的地址譯碼信號(hào)T1、T2處于狀態(tài)(0，0)，地址譯碼及控制器(2)的輔助地址信號(hào)APD0輸出端和輔助片選信號(hào)ACE輸出端為高阻狀態(tài)。讀數(shù)據(jù)窗口時(shí)，地址譯碼及控制器(2)輸出的RD負(fù)脈沖信號(hào)用于存儲(chǔ)器的讀取過(guò)程。寫數(shù)據(jù)窗口時(shí)，地址譯碼及控制器(2)輸出的WR負(fù)脈沖信號(hào)用于存儲(chǔ)器的寫入過(guò)程。
圖3表示實(shí)施例中分頁(yè)及片選控制器(4)的一種構(gòu)造和原理訪問(wèn)程序空間時(shí)，T1、T2處于狀態(tài)(1，0)，頁(yè)地址鎖存器(4.1A)的OE端為高電平，其輸出端為高阻態(tài)，從而頁(yè)地址信號(hào)PL0由APD0信號(hào)驅(qū)動(dòng)，PL1-PL7由電阻排(4.3A)下拉至低電平，實(shí)現(xiàn)了BIOS程序所需的特定頁(yè)地址信號(hào)。T1、T2的這種狀態(tài)使(4.2A)的OUT2至OUT6端為高阻狀態(tài)，從而片選信號(hào)CE1-CE5在電阻排(4.4A)或(4.5A)的作用下為高電平。此時(shí)片選信號(hào)CE0由(4.2A)的OUT1端驅(qū)動(dòng)為低電平，或由(4.2A)的OUT7端驅(qū)動(dòng)為低電平(J1短接)，或由地址譯碼及控制器(2)輸出的輔助片選信號(hào)ACE驅(qū)動(dòng)為低電平(J2短接)，實(shí)現(xiàn)了BIOS程序所需的特定片選信號(hào)。
訪問(wèn)數(shù)據(jù)窗口時(shí)，T1、T2處于狀態(tài)(0，0)，APD0信號(hào)驅(qū)動(dòng)端為高阻狀態(tài)，頁(yè)地址鎖存器(4.1A)的OE端為低電平，頁(yè)地址信號(hào)PL0-PL7由頁(yè)地址鎖存器(4.1A)的O0-O7輸出端驅(qū)動(dòng)，實(shí)現(xiàn)了數(shù)據(jù)窗口所需的頁(yè)地址信號(hào)。T1、T2的這種狀態(tài)還使輔助片選信號(hào)ACE驅(qū)動(dòng)端為高阻狀態(tài)(J2短接時(shí))，片選控制器(4.2A)的OE端為低電平，片選信號(hào)CE1-CE5由片選控制器(4.2A)的OUT2-OUT6輸出端驅(qū)動(dòng)，片選信號(hào)CE0由(4.2A)的OUT1輸出驅(qū)動(dòng)或OUT7輸出端驅(qū)動(dòng)(J1短接)，實(shí)現(xiàn)了數(shù)據(jù)窗口所需的片選信號(hào)。
圖4表示實(shí)施例中分頁(yè)及片選控制器(4)的另一種構(gòu)造和原理訪問(wèn)程序空間時(shí)，T1、T2處于狀態(tài)(1，0)，頁(yè)地址鎖存器(4.1B)的OE端為高電平，其輸出端為高阻態(tài)，從而頁(yè)地址信號(hào)PL0由APD0信號(hào)驅(qū)動(dòng)，PL1-PL7由電阻排(4.3B)下拉至低電平，實(shí)現(xiàn)了BIOS程序所需的特定頁(yè)地址信號(hào)。T1、T2的這種狀態(tài)使(4.2B)的O0至O5端為高阻狀態(tài)，從而片選信號(hào)CE1-CE5在電阻排(4.4B)或(4.5B)的作用下為高電平，片選信號(hào)CE0由輔助片選信號(hào)ACE驅(qū)動(dòng)為低電平，實(shí)現(xiàn)了BIOS程序所需的特定片選信號(hào)。
訪問(wèn)數(shù)據(jù)窗口時(shí)，T1、T2處于狀態(tài)(0，0)，APD0信號(hào)驅(qū)動(dòng)端為高阻狀態(tài)，頁(yè)地址鎖存器(4.1B)的OE端為低電平，頁(yè)地址信號(hào)PL0-PL7由頁(yè)地址鎖存器(4.1B)的O0-O7輸出端驅(qū)動(dòng)，實(shí)現(xiàn)了數(shù)據(jù)窗口所需的頁(yè)地址信號(hào)。T1、T2的這種狀態(tài)還使輔助片選信號(hào)ACE驅(qū)動(dòng)端為高阻狀態(tài)，片選控制器(4.2B)的OE端為低電平，片選信號(hào)CE0-CE5由片選控制器(4.2B)的O0-O5輸出端驅(qū)動(dòng)，實(shí)現(xiàn)了數(shù)據(jù)窗口所需的片選信號(hào)。
圖5表示實(shí)施例中分頁(yè)及片選控制器(4)的第三種構(gòu)造和原理訪問(wèn)程序空間時(shí)，T1、T2處于狀態(tài)(1，0)，頁(yè)地址鎖存器(4.1C)和片選鎖存器(4.2C)的OE端均為高電平，(4.1C)和(4.2C)的輸出均為高阻態(tài)，從而頁(yè)地址信號(hào)PL0由APD0信號(hào)驅(qū)動(dòng)，頁(yè)地址信號(hào)PL1-PL7由電阻排(4.3C)下拉至低電平，實(shí)現(xiàn)了BIOS程序所需的特定頁(yè)地址信號(hào)。同時(shí)，(4.5C)的選擇輸入端A、B、C由電阻排(4.4C)下拉至低電平，使片選信號(hào)CE0為低電平，片選信號(hào)CE1至CE5為高電平，實(shí)現(xiàn)了BIOS程序所需的特定片選信號(hào)。
訪問(wèn)數(shù)據(jù)窗口時(shí)，T1、T2處于狀態(tài)(0，0)，APD0信號(hào)驅(qū)動(dòng)端為高阻狀態(tài)，頁(yè)地址鎖存器(4.1C)的OE端為低電平，頁(yè)地址信號(hào)PL0-PL7由頁(yè)地址鎖存器(4.1C)的O0-O7輸出端驅(qū)動(dòng)，實(shí)現(xiàn)了數(shù)據(jù)窗口所需的頁(yè)地址信號(hào)。T1、T2的這種狀態(tài)還使片選控制器中片選鎖存器(4.2C)的OE端為低電平，(4.2C)的輸出端O0-O2輸出的片選數(shù)據(jù)經(jīng)譯碼器(4.5C)產(chǎn)生片選信號(hào)CE0-CE5，實(shí)現(xiàn)了數(shù)據(jù)窗口所需的片選信號(hào)。
圖5中，(4.2C)輸出端O4-O7輸出的頁(yè)地址信號(hào)PL8-PL11可用于支持更多的存儲(chǔ)體分頁(yè)，(4.5C)輸出端Y6、Y7輸出的片選信號(hào)CE6、CE7使支持的存儲(chǔ)器芯片數(shù)量達(dá)到8個(gè)。
圖7表示實(shí)施例中分頁(yè)及片選控制器(4)中頁(yè)地址鎖存器使用PLD型器件時(shí)的一種構(gòu)造和原理訪問(wèn)程序空間時(shí)，T1、T2處于狀態(tài)(1，0)，輔助頁(yè)地址信號(hào)APD0接至頁(yè)地址鎖存器(4.1D)的IN7輸入端。此時(shí)(4.1D)的OUT1至OUT6端為高阻狀態(tài)，在下拉電阻(4.3D)的作用下，PL1-PL6為低電平，PL0信號(hào)由APD0信號(hào)通過(guò)(4.1D)的OUT0端進(jìn)行驅(qū)動(dòng)，或通過(guò)(4.1D)的OUT7端進(jìn)行驅(qū)動(dòng)(J短接)，實(shí)現(xiàn)了BIOS程序所需的特定頁(yè)地址信號(hào)。
訪問(wèn)數(shù)據(jù)窗口時(shí)，T1、T2處于狀態(tài)(0，0)，頁(yè)地址鎖存器(4.1D)的OE端為低電平，頁(yè)地址信號(hào)PL1-PL6由(4.1D)的OUT1-OUT6輸出端驅(qū)動(dòng)，PL0由(4.1D)的OUT0輸出端驅(qū)動(dòng)或OUT7輸出端驅(qū)動(dòng)(J短接)，實(shí)現(xiàn)了數(shù)據(jù)窗口所需的頁(yè)地址信號(hào)。
圖8表示實(shí)施例中分頁(yè)及片選控制器(4)中頁(yè)地址鎖存器使用PLD型器件時(shí)的另一種構(gòu)造和原理訪問(wèn)程序空間時(shí)，T1、T2處于狀態(tài)(1，0)，輔助地址信號(hào)AAD取自微機(jī)地址信號(hào)A12(參見(jiàn)圖2)并接至頁(yè)地址鎖存器(4.1E)的IN9輸入端。此時(shí)(4.1E)的OUT1至OUT6端為高阻狀態(tài)，在下拉電阻(4.3E)的作用下，PL1-PL6為低電平，PL0信號(hào)由(4.1E)對(duì)T1、T2、AAD信號(hào)進(jìn)行譯碼并通過(guò)(4.1E)的OUT0端進(jìn)行驅(qū)動(dòng)，或通過(guò)(4.1E)的OUT7端進(jìn)行驅(qū)動(dòng)(J短接)，實(shí)現(xiàn)了BIOS程序所需的特定頁(yè)地址信號(hào)。
訪問(wèn)數(shù)據(jù)窗口時(shí)，T1、T2處于狀態(tài)(0，0)，頁(yè)地址鎖存器(4.1E)的OE端為低電平，頁(yè)地址信號(hào)PL1-PL6由(4.1E)的OUT1-OUT6輸出端驅(qū)動(dòng)，PL0由(4.1 E)的OUT0輸出端驅(qū)動(dòng)或OUT7輸出端驅(qū)動(dòng)(J短接)，實(shí)現(xiàn)了數(shù)據(jù)窗口所需的頁(yè)地址信號(hào)。
圖7圖8所示的實(shí)施例，其片選信號(hào)的產(chǎn)生方式與圖3或圖4或圖5所示實(shí)施例片選信號(hào)的產(chǎn)生方式相同。
本實(shí)用新型的重要應(yīng)用是作為IBM PC系列、286、386、486兼容機(jī)系列的插卡使用。
防病毒軟件，系統(tǒng)管理軟件，擴(kuò)展設(shè)備驅(qū)動(dòng)軟件可固化在微機(jī)BIOS擴(kuò)展程序空間上，如將固態(tài)盤驅(qū)動(dòng)程序固化在BIOS擴(kuò)展程序空間上，則可形成固態(tài)盤方式的軟件存儲(chǔ)。
利用工具軟件可以將磁盤扇區(qū)映像到存儲(chǔ)器頁(yè)式空間中，以這種映像方式形成EPROM燒寫文件。對(duì)第一片EPROM(5.1)，BIOS擴(kuò)展程序也合并到其燒寫文件中。利用EPROM寫入器對(duì)EPROM芯片進(jìn)行數(shù)據(jù)寫入，在卡上插好EPROM芯片即做好了EPROM型固態(tài)盤。對(duì)SRAM型盤，可利用工具軟件進(jìn)行初始化和盤拷貝形成SRAM固態(tài)盤。以這種方式，磁盤上的軟件即被固化到軟件存儲(chǔ)卡上。
本實(shí)用新型可具有存儲(chǔ)器芯片插座，從而存儲(chǔ)器芯片的選擇和安裝可以在應(yīng)用現(xiàn)場(chǎng)進(jìn)行。
權(quán)利要求1.一種微機(jī)軟件存儲(chǔ)卡，具有以下基本組成部分地址譯碼及控制器(2)、分頁(yè)及片選控制器(4)、存儲(chǔ)體(5)，其特征是所述的地址譯碼及控制器(2)的輸入端與微機(jī)總線(1)的高位地址(A11-A19)線、讀寫控制(MEMR、MEMW)線相連，與狀態(tài)選擇跳線器(JP1、JP2)相連，地址譯碼及控制器(2)的控制信號(hào)輸出端包括地址譯碼信號(hào)(T1)端、鎖存脈沖信號(hào)(IO1、IO2)端、輔助地址信號(hào)(APD0)端與分頁(yè)及片選控制器(4)的控制信號(hào)輸入端相連；所述的分頁(yè)及片選控制器(4)的數(shù)據(jù)信號(hào)輸入端與本卡數(shù)據(jù)總線(LD0-LD6)相連，其頁(yè)地址信號(hào)(PL0-PL6)輸出端與存儲(chǔ)體(5)的高位地址總線(MA12-MA18)相連，其片選信號(hào)(CE0-CE5)輸出端與存儲(chǔ)體(5)的片選線(MCE0-MCE5)相連；存儲(chǔ)體(5)由非易失性或SRAM類型的存儲(chǔ)器組成，其低位地址總線(MA0-MA11)與微機(jī)總線(1)的低位地址(A0-A11)線相連；地址譯碼及控制器(2)具有本卡存儲(chǔ)體讀控制信號(hào)(RD)輸出端并與存儲(chǔ)體(5)的讀控制總線(OE)相連，具有另一個(gè)地址譯碼信號(hào)(T2)或輔助片選信號(hào)(ACE)輸出端并與分頁(yè)及片選控制器(4)的控制信號(hào)輸入端相連，可具有本卡存儲(chǔ)體寫控制信號(hào)(WR)輸出端并與存儲(chǔ)體(5)的寫控制總線(WE)相連，可具有入出雙向端子并與本卡數(shù)據(jù)總線(LD0)相連；分頁(yè)及片選控制器(4)可具有控制信號(hào)輸入端與另一個(gè)輔助地址信號(hào)(AAD)線相連，可具有數(shù)據(jù)輸入端與另一條本卡數(shù)據(jù)總線(LD7)相連，可具有另一個(gè)頁(yè)地址信號(hào)(PL7)輸出端與存儲(chǔ)體(5)的地址總線(MA19)相連。
2.根據(jù)權(quán)利要求1所述的軟件存儲(chǔ)卡，其特征是所述的地址譯碼及控制器(2)由地址譯碼器(2.1)和譯碼控制器(2.2)組成；地址譯碼器(2.1)譯碼控制器(2.2)均使用PLD型器件；其中地址譯碼器(2.1)的輸入端接有狀態(tài)選擇跳線器(JP1)，譯碼控制器(2.2)的輸入端接有狀態(tài)選擇跳線器(JP2)；地址譯碼器(2.1)具有兩個(gè)地址譯碼信號(hào)(T1、T2)輸出端并與譯碼控制器(2.2)的輸入端(IN7、IN8)相接；譯碼控制器(2.2)的輸入端接有微機(jī)總線讀寫控制信號(hào)(MEMR、MEMW)線，其輸出端包括本卡存儲(chǔ)器讀寫控制信號(hào)(RD、WR)、鎖存脈沖信號(hào)(IO1、IO2)、輔助地址信號(hào)(APD0)輸出端；地址譯碼器(2.1)輸出端還可包括輔助片選信號(hào)(ACE)輸出端；譯碼控制器(2.2)還可具有與本卡數(shù)據(jù)總線(LD0)相連的入出雙向端子。
3.根據(jù)權(quán)利要求1所述的軟件存儲(chǔ)卡，其特征是所述的分頁(yè)及片選控制器(4)由頁(yè)地址鎖存器(4.1A)片選控制器(4.2A)電阻排(4.3A)以及電阻排(4.4A)或(4.5A)所組成；頁(yè)地址鎖存器(4.1A)使用1片8位鎖存器，片選控制器(4.2A)使用一片PLD型器件；分頁(yè)及片選控制器(4)的輔助地址信號(hào)(APD0)輸入端與一條頁(yè)地址信號(hào)(PL0)線相接，其頁(yè)地址信號(hào)(PL0-PL7)線接至電阻排(4.3A)，其片選信號(hào)(CE1-CE5)線接至電阻排(4.4A)或(4.5A)；片選控制器(4.2A)的輸入端包括兩個(gè)地址譯碼信號(hào)(T1、T2)或者輔助片選信號(hào)(ACE)輸入端，或者片選控制器(4.2A)的一個(gè)片選輸出信號(hào)(CE0)線與輔助片選信號(hào)(ACE)線相接。
4.根據(jù)權(quán)利要求1所述的軟件存儲(chǔ)卡，其特征是所述的分頁(yè)及片選控制器(4)由頁(yè)地址鎖存器(4.1B)片選控制器(4.2B)電阻排(4.3B)電阻(4.6B)以及電阻排(4.4B)或(4.5B)所組成；頁(yè)地址鎖存器(4.1B)片選控制器(4.2B)均使用8位鎖存器；分頁(yè)及片選控制器(4)的輔助地址信號(hào)(APD0)輸入端與一條頁(yè)地址信號(hào)線(PL0)相接，其輔助片選信號(hào)(ACE)線與一條片選信號(hào)(CE0)線相接，其頁(yè)地址信號(hào)(PL0-PL7)線接至電阻排(4.3B)，片選信號(hào)(CE1-CE5)線接至電阻排(4.4B)或(4.5B)；當(dāng)存儲(chǔ)體(5)包括SRAM型芯片并使用其片選信號(hào)端進(jìn)行掉電保護(hù)時(shí)，片選控制器(4.2B)的輸出允許(OE)端接有電阻(4.6B)，其它情況下電阻(4.6B)可不使用。
5.根據(jù)權(quán)利要求1所述的軟件存儲(chǔ)卡，其特征是所述的分頁(yè)及片選控制器(4)由頁(yè)地址鎖存器(4.1C)電阻排(4.3C)和片選控制器組成，片選控制器由鎖存器(4.2C)譯碼器(4.5C)電阻排(4.4C)組成；鎖存器(4.1C，4.2C)均使用8位鎖存器；分頁(yè)及片選控制器(4)的輔助地址信號(hào)(APD0)輸入端與一條頁(yè)地址信號(hào)(PL0)線相接，頁(yè)地址信號(hào)(PL0-PL7)線接至電阻排(4.3C)；譯碼器輸入端(A、B、C)接至電阻排(4.4C)，譯碼器高電平允許(E3)端接掉電指示信號(hào)(CSP)線或電源電壓VCC。
6.根據(jù)權(quán)利要求1所述的軟件存儲(chǔ)卡，其特征是所述的分頁(yè)及片選控制器(4)中，頁(yè)地址鎖存器(4.1D)使用一片PLD型器件；地址譯碼及控制器(2)輸出的輔助頁(yè)地址信號(hào)(APD0)線與頁(yè)地址鎖存器(4.1D)的一個(gè)輸入端相接；頁(yè)地址鎖存器(4.1D)的頁(yè)地址信號(hào)(PL0-PL6)輸出端接有電阻排(4.3D)。
7.根據(jù)權(quán)利要求1所述的軟件存儲(chǔ)卡，其特征是所述的分頁(yè)及片選控制器(4)中，頁(yè)地址鎖存器(4.1E)使用一片PLD型器件；地址譯碼及控制器(2)輸出的兩個(gè)地址譯碼信號(hào)(T1、T2)與頁(yè)地址鎖存器(4.1E)的輸入端相接，(4.1E)的輸入端還接有輔助地址信號(hào)(AAD)線，頁(yè)地址鎖存器(4.1E)的頁(yè)地址信號(hào)(PL0-PL6)輸出端接有電阻排(4.3E)。
8.根據(jù)權(quán)利要求1所述的軟件存儲(chǔ)卡，其特征是全部硬件是一塊微機(jī)插卡；所述的軟件存儲(chǔ)體(5)可具有可以現(xiàn)場(chǎng)安裝存儲(chǔ)體芯片的插座。
專利摘要本實(shí)用新型是一種微機(jī)軟件存儲(chǔ)卡,涉及微機(jī)總線接口技術(shù)和軟件的固化及存儲(chǔ)技術(shù);可以固化微機(jī)BIOS擴(kuò)展程序,提供大容量的頁(yè)式存儲(chǔ)空間;可以形成微機(jī)固態(tài)盤卡,固化各種微機(jī)系統(tǒng)軟件和應(yīng)用軟件。其基本組成部分包括地址譯碼及控制器、分頁(yè)及片選控制器、存儲(chǔ)體。本實(shí)用新型結(jié)構(gòu)緊湊、擴(kuò)展性好、適用性強(qiáng)、容量大、可靠性高、價(jià)格低、功能全、具有實(shí)用價(jià)值,廣泛應(yīng)用于各種嵌入式微機(jī)控制系統(tǒng)和各種使用固化軟件的專用微機(jī)。
文檔編號(hào)G06F3/06GK2282224SQ9621544
公開(kāi)日1998年5月20日 申請(qǐng)日期1996年7月19日 優(yōu)先權(quán)日1996年7月19日
發(fā)明者沈江林 申請(qǐng)人:沈江林