專利名稱：通訊電路的制作方法
技術領域：
本發(fā)明涉及在CPU，例如微處理機之間以及CPU和I/O(輸入/輸出)單元之間進行數據傳輸的一種通訊電路，該例如包括一移位寄存器的I/O單元被用于將并行數據形式的信號轉換為串行數據形式的信號，反之亦然。這樣的一種通訊電路適用于一種圖象形成設備，例如，復印機。本發(fā)明特別涉及包括在有這樣一CPU的IC(集成電路)中的一種通訊電路。
最近，一種例如復印機的圖象形成設備被提供有多種功能，這樣，利用該圖象形成設備的IC的一CPU被命令去控制許多功能，其結果是它需要在該CPU的IC上設置許多金屬導線單元，然而，該CPU的IC中許多金屬導線單元的設置會降低該CPU數據處理的效能，例如，一種結果是，由于該CPU的IC上的金屬導線單元的增加，連接到該CPU的IC上的電導線的數量也增加，這樣，包括有該CPU的IC的印刷電路板的面積也被增加，結果是涉及到電噪聲產生的問題。
為消除這樣的問題，該CPU的IC被分成多個CPU的IC，并被分布到該設備中各個適宜的位置。每個CPU的IC和I/O單元中相應的一個之間的數據傳輸以串行數據通訊進行。I/O單元被用在一CPU和終端裝置例如，操作開關，顯示裝置以及等等之間用于從開關到該CPU的IC和來自該CPU的IC顯示數據到該顯示裝置等之間傳輸特定數據。其結果是它會降低用于CPU的每個IC中的金屬導線單元的數量。
在這樣的一種圖象形成設備中，在許多CPU的IC之間，以及在每個CPU的IC和相應的I/O單元中的一個之間進行數據傳輸是必需的，為達到高精度的數據傳輸操作，它被要求簡化這樣數據傳輸操作的進行而不使用插入在該若干CPU的IC之間以及該CPU的每個IC和相關的I/O單元中的一個之間的任何專門電路。
比較在CPU的IC之間進行數據傳輸的情況，在相關技術領域中用于圖象形成設備的通訊電路中，有許多條件可被用于完成對在一CPU的IC和一I/O單元之間進行數據傳輸操作的啟動。在該可選擇的方案中，必須在一CPU的IC和一I/O單元之間插入一特定電路，以便用于在一CPU的IC和一I/O單元之間進行數據傳輸操作的啟動。例如，當在使用一串行時鐘信號SCK的CPU的IC之間進行數據傳輸時，來自一CPU的IC的數據輸出在該時鐘信號SCK的時鐘脈沖的每個下降沿進行，而由另一CPU的IC的數據輸出在該時鐘信號SCK的時鐘脈沖的每個上升沿進行。因而，來自該CPU的IC并在該時鐘信號的時鐘脈沖的一下降沿處的數據輸出，在隨后的該時鐘信號的時鐘脈沖的上升沿處由另一個CPU的IC所輸入。
然而，當在一CPU的IC和I/O單元之間進行數據傳輸時，某些類型的I/O單元在該串行時鐘信號SCK的時鐘脈沖的每個上升沿輸出數據，這樣，在某些情況下，一I/O單元在該串行時鐘信號SCK的時鐘脈沖的每一上升沿輸出數據和如上所述的一CPU的IC也在該串行時鐘信號SCK的時鐘脈沖的上升沿輸入數據。為保障由I/O單元在串行時鐘信號SCK的時鐘脈沖的邊沿處的數據輸出由該CPU的IC在精確地同一瞬間被輸入是困難的。事實上，由于該從I/O單元輸出數據的時間和該輸出數據達到該CPU的IC的時間之間的電路中電流的流動存在一時間延遲，為保障由一單元的數據輸出被由另一單元輸入，就必須使得該接收單元輸入該數據的輸入時間不同于從發(fā)送單元輸出該數據的輸出時間。
當在時鐘脈沖的每一上升沿輸出數據的I/O單元和在時鐘脈沖的該上升沿輸入該數據的CPU的IC之間傳輸數據時為使得輸入時間不同于該輸出時間，必須提供一專門電路，以便在實際的CPU-IC輸入時間和該實際的I/O單元輸出時間之間提供一有限的時間差。
代替這樣一種專門電路不使用I/O單元而完成數據傳輸是可能的，那就是，在CPU的IC和終端裝置例如操作開關、顯示裝置、等等之間用于從開關到CPU的IC以及從CPU的IC來的顯示數據到顯示裝置傳輸專門數據的數據傳輸利用并行數據形式的信號來完成。然而，如果以并行數據形式進行數據傳輸，就需要許多金屬導線單元，這樣，數據傳輸操作的精確性會被降低。另外，從CPU的IC引出一條數據總線也是可能的，該數據總線然后被連接到用于將并行數據形式的信號轉換為串行形式的信號的一I/O闊搌器，然而，這一方法中類似的電噪聲會被引入數據總線。
本發(fā)明的一個目的是提供一種CPU的IC的通訊電路，用于在CPU的IC之間以及CPU的IC和I/O單元中相關的一個之間插入任何專門電路就能簡單地完成對數據傳輸操作的啟動。這樣，在數據傳輸操作中能達到高精確度。
為實現本發(fā)明的這些目的，該通訊電路包括時差裝置，該時差裝置用于在數據接收裝置在對應于一給定定時信號的一定時中從一被接收的信號接收多個數據項時提供一差時間，作為一種結果是，如果在對應于該給定定時信號的時間從I/O單元傳輸多個數據項，那么，該給定定時信號的時間被該時差裝置所延遲。然后，這樣被延遲的時間被用于數據接收裝置，例如，從該被接收的數據中取得數據項的一移位寄存器。這種時間延遲的一種結果是，在由被接收的信號所攜帶的數據項在達到數據捕獲裝置之后，使得該數據接收裝置從該接收的信號中接收多個數據項中的每一項成為可能。
該被接收的信號以這樣一種方式攜帶該多個數據項，這種方式就是，該多個數據項被依次攜帶和該多個數據項的每一個被保持一預定時間周期，因此只要時差裝置延遲數據接收時間的時間周期是在一個預定的每一個數據項均被保持的時間周期內，數據接收裝置從接收的數據中接收該數據項。
特別是，該給定定時信號包括含有串行時鐘脈沖的一時鐘信號。對于該多個數據項的每項被保持的上述預定時間周期是在該串行時鐘脈沖的兩個相鄰同類邊緣之間的一時間。該同種類的邊緣是上升沿或下降沿中任何一種。該數據接收裝置在同類邊緣處，即在串行時鐘脈沖的一上升沿或一下降沿這二者中任何一種情況下從該被接收的信號中接收該多個數據項的每一項。該時差裝置包括一反相器，用于對該時鐘信號的一高電平和一低電平之間的反相。反相該時鐘信號的結果是，對該每一上升沿的時間和每一下降沿的時間在時鐘信號上被相互反相。這樣，該數據接收裝置從該被被接收的信號中接收一數據項的時間被延遲到該串行時鐘脈沖的隨后的一個邊沿。
特別是，如果該I/O單元在該串行時鐘脈沖的每個上升沿傳輸該多個數據項時，該多個數據項的每一項在該串行時鐘脈沖的兩個相鄰上升沿之間被保持該預定的時間周期。該反相器反相該給定定時信號的結果是，來自反相該原始串行時鐘脈沖的作為結果的該被延遲的串行時鐘脈沖的每個上升沿的時間是該原始串行時鐘脈沖的每個下降沿的時間。即，來自反相該原始串行時鐘脈沖而作為結果的該被延遲的串行時鐘脈沖的每個上升沿的時間被從該原始串行時鐘脈沖的每個上升沿的時間被依次延遲為在原始串行時鐘脈沖中的一上升沿和其后的下降沿之間的一時間周期。該數據接收裝置然后在被延遲的串行時鐘脈沖的每個上升沿接收數據。由于被延遲的串行時鐘脈沖的上升沿呈現在該原始串行時鐘脈沖的每兩個相鄰上升沿之間的中間位置，所以，該數據接收裝置是在該數據項被保持的預定時間周期的中間處從該接收信號中接收每一數據項。
另外，該時差裝置可以包括信號延遲裝置用于對該接收信號延遲一預定延遲時間，該預定時間周期包括在該串行時鐘脈沖的一上升沿和其后的下降沿之間或該串行時鐘脈沖的一下降沿和其后的上升沿之間的一時間周期。即，該時差裝置延遲該接收信號一個時間周期，該時間周期即是該串行時鐘脈沖的一上升沿和其后的下降沿或一下降沿和其后的上升沿這兩者中任一個的時間周期。
因而，如果該I/O單元在相同種類的邊沿的每個邊沿，即該串行時鐘脈沖的每個上升沿或每個下降沿這二者中任一種的邊沿處傳輸多個數據項時，該多個數據項的每一項被保持在該串行時鐘脈沖的同類邊沿的相鄰兩個邊沿之間的該預定時間周期。攜帶該多個數據項的信號然后由時差裝置延遲在該串行時鐘脈沖的兩個相鄰邊沿之間的該時間周期。該串行時鐘脈沖的每兩個相鄰邊沿是不同類的邊沿，即，一上升沿和一下降沿。結果是，在該時差裝置延遲該被接收的信號以后，雖然該數據接收裝置在上述該串行時鐘脈沖的同類邊沿的每個邊沿處接收數據，但該數據接收裝置是在該數據項被保持的該預定時間周期的中間位置處從該接收的信號中接收每一數據項。
那就是，如果該I/O單元在該串行時鐘脈沖的每個上升沿傳輸該多個數據項，該多個數據項的每一項被保持在該串行時鐘脈沖的兩個相鄰上升沿之間的該預定時間周期。攜帶該多個數據項的信號然后由時差裝置延遲在該串行時鐘脈沖的兩個相鄰邊沿之間的該時間周期。結果是，該多個數據項的每一項被保持在該串行時鐘脈沖的兩個相鄰下降沿之間的該預定時間周期。該數據接收裝置然后在該串行時鐘脈沖的每個上升沿接收數據。由于上升沿是呈現在每兩個相鄰下降沿之間的中間位置，所以該數據接收裝置是在該數據項能被保持的該預定時間周期的中間處從接收信號中接收每一數據項。
該通訊電路可以包括數據放置裝置，用于在相應于該給定定時信號或另一個給定定時信號這二者中任一個的時間處放置一多個數據項到一傳輸信號中，從而，有可能去傳輸數據，另外，也可以接收數據。
進而，該通訊電路可以包括選擇裝置，用于選擇是否使用時差裝置，如果數據通訊是在包括有CPU的IC之間進行，那么，每個數據項從一IC被傳輸的時間和該同一數據項由另一IC所接收的時間彼此是不同的，從而它就必須使用這樣的時差裝置。
本發(fā)明的另一個目的是包括有如下單元的一種集成電路一中央處理單元，用于完成預定的處理；一通訊電路，用于在該中央處理單元和該集成電路的外圍之間完成數據通訊；該通訊電路包括數據接收裝置，用于在相應于一給定定時信號的一定時處從一被接收的信號中接收一多個數據項；和時差裝置，用于在該數據接收裝置相應于給定定時信號的該定時處從該被接收的信號中接收多個數據項的時刻提供一差時間。
在集成電路中由于提供該時差裝置，所以在該集成電路和該I/O單元之間為完成在它們之間的數據通訊而不必再插入任何專門電路。
該通訊電路可以進一步包括選擇裝置，用于選擇是否使用時差裝置，和其它選擇裝置，用于選擇該給定定時信號是從該集成電路的外圍設備提供，還是由設在該集成電路內部的內部脈沖發(fā)生電路提供。從而，假如如上所述，數據是在兩個類似的集成電路之間傳輸，那么，從一IC被傳輸每一數據項的時間和該同一數據項由另一IC接收的定時這二者是彼此不同的。
進而，在第一集成電路中它被選定該給定定時信號是由設在該集成電路內部的內部脈沖發(fā)生電路提供，和在第二集成電路中它被選定該給定定時信號是由其外圍設備提供。相應地，該相同的給定定時信號被用在該兩個集成電路中，其結果是該第一集成電路提供該給定信號到該第二集成電路。
本發(fā)明的其它目的和進一步的特性，當參照附圖根據以下的詳細描述將會變得更為明顯。


圖1是本發(fā)明第一實施例中的包括一通訊電路的一IC的局部電路圖；圖2A、2B和2D是圖1所示該通訊電路的一數據傳輸操作的時間圖；圖2C是圖1所示的通訊電路中的一寄位寄存器的狀態(tài)；
圖3A、3B、3C和3D是圖1所示該通訊電路的一數據接收操作的時間圖；圖3E是圖1所示的該通訊電路中的一移位寄存器6的狀態(tài)；圖4是兩個IC之間的導線連接，其中每一個可以是本發(fā)明第一和第二實施例的其中任何一個的包括有該通訊電路的IC；圖5是相關技術領域的I/O單元的電路圖和該I/O單元和一IC之間的導線連接，其中IC是本發(fā)明第一和第二實施例中的任何一個并包括有該通訊電路的IC；圖6是本發(fā)明第二實施例的包括有一通訊電路的一IC的局部電路圖；圖7A、7B、7C和7D是圖6中所示該通訊電路的一數據接收操作的時間圖；圖7E是圖6中所示該通訊電路中的一移位寄存器的狀態(tài)；圖8是本發(fā)明第三實施例的包括一通訊電路的一IC的局部電路圖；圖9是兩個IC之間的導線連接，其中每一個都是本發(fā)明第三實施例中的包括該通訊電路的IC和圖10是在相關技術領域中的I/O單元的電路圖和該I/O單元和一IC之間的導線連接，其中IC是本發(fā)明第三實施例中的包括該通訊電路的IC。
參照圖1、2、3、4和5，現在將描述本發(fā)明第一實施例中的一通訊電路，本發(fā)明第一實施例中的該通訊電路包括在其中有一CPU的IC100中，該CPU例如被用于在一圖象形成設備例如熟知的一復印機中控制數據處理。該通訊電路包括一被連接于該CPU的一內部數據總線的并且是并行輸入和串行輸出類型的一移位寄存器4。一用于數據傳輸的數據裝入信號LD和一串行時鐘信號SCK1被輸入到移位寄存器4。響應于由在該IC中的CPU的傳輸指令輸出由一脈沖發(fā)生電路(圖中未示出)產生該串行時鐘信號SCK1。觸發(fā)器5也包括在該通訊電路中，如圖所示并且也被連接到該移位寄存器的Q端。該觸發(fā)器5經由其Q端以串行數據的形式輸出一串行傳輸信號。
進而，該通信電路包括一并行輸入和串行輸出型的移位寄存器6并且它被連接于如上所述的該CPU的內部數據總線1上。以串行數據形式的一串接信號RXD和一串行時鐘信號SCK3被輸入到該移位寄存器6。該串行時鐘信號SCK3由包括在該通訊電路中的一數據選擇器8被有選擇地輸出。一串行時鐘信號SCK2和一反相時鐘信號被輸入到該數據選擇器8。該反相時鐘信號是通過一反相器I反相該信號SCK2來獲得的。該數據選擇器8從該串行時鐘信號SCK2和該反相時鐘信號中選中適當的一個，該信號從該數據選擇器8被輸出作為該串行時鐘SCK3。
一置位寄存器9的一輸出端被連接于數據選擇器8的S端，該置位寄存器9被連接到上述數據總線1。一寫信號WR也被輸入到該置位寄存器9，該寫信號WR是一控制信號。在寫信號WR的控制下，出現在該內部數據總線1中的數據被寫入該置位寄存器9。
參照圖2A、2B、2C和2D，現在描述上述通訊電路的一數據傳輸操作。從IC100中的CPU1傳輸該數據到另一CPU或I/O單元，該IC100中的CPU提供數據D7、D6、D5、D4、D3、D2、D1和 (以下稱作數據 )去被傳輸。如圖2A和2B所示，在IC100的CPU中的一控制單元在該串行時鐘信號SCK1產生之前提供上述數據裝入信號LD到該移位寄存器4。其結果是數據裝載信號LD被輸入移位寄存器4，如圖2C所示，該數據 由該CPU通過內部數據總線1裝入該移位寄存器4。然后，這樣被裝入移位寄存器4的數據 的8數據位在該串行時鐘信號SCK1的時鐘脈沖的每個下降沿被移位。當8數據位被移位時，該數據 的最高有效位(MSB)經該移位寄存器4的Q端被依次輸出。該觸發(fā)器5在該時鐘脈沖的下降沿經由D端捕獲這樣輸出的數據位，和當如圖2D所示，傳輸信號TXD時，經由Q端輸出該數據位。
參照圖3A、3B、3C、3D和3E現在描述其中從另一個CPU或I/O單元傳輸的數據由在IC100中的CPU所接收的該通訊電路的一數據接收操作。當一＂H＂電平信號(圖3B左半部所示)經由S端輸入給數據選擇器8時，該數據選擇器8經由Y端輸出串行時鐘信號SCK3(圖3C左半部所示)，該串行時鐘信號SCK3是經由A端輸入的該串行時鐘信號SCK2(圖3A所示)。當一＂L＂電平信號(圖3B右半部所示)經由S端輸入到數據選擇器8時，該數據選擇器8經由Y端輸出該時鐘信號SCK3(圖3C的右半部所示，該時鐘信號SCK3是經由B端輸入的串行時鐘信號SCK2的反相信號。＂H＂電平信號或＂L＂電平信號是否提供給數據選擇器8的S端是由置位寄存器9在寫信號WR的控制下在置位寄存器中被寫入數據的基礎上確定的。
攜帶數據 (圖3D所示)的串行接收信號RXD被依次輸入給移位寄存器6和在其中隨著該串行時鐘信號SCK3的時鐘脈沖的每個上升沿同步地被移位。這樣，該串行時鐘信號SCK3的8個連續(xù)時鐘脈沖被輸入到移位寄存器6的結果是，代表該接收數據 的8數據位被捕獲并如圖3E所示被存貯在該移位寄存器6中。這樣，如圖3A、3B、3C、3D和3E的左半部所示，當串行時鐘信號SCK2被由數據選擇器8選擇時，該RXD信號的數據 在串行時鐘信號SCK2的時鐘脈沖的每個上升沿由移位寄存器6所接收。當串行時鐘信號SCK2的反相時鐘信號被由數據選擇器8選擇時，如圖3A、3B、3C、3D和3E的右半部所示，該RXD信號的數據 在該串行時鐘信號SCK2的時鐘脈沖的每個下降沿由移位寄存器6接收。該串行時鐘信號SCK2的時鐘脈沖的一上升沿或一下降沿是否被用于輸入給接收信號的數據是由某信號輸入給數據選擇器8的S端來確定的，該某信號是在寫信號WR的控制下寫入置位寄存器9的數據的基礎上由該置位寄存器9提供的。
然后，在IC100中的CU輸出數據讀指令和，從而提供一數據讀信號RD給移位寄存器6。結果是存貯在移位寄存器6中的8接收數據項 被CPU以并行數據形式通過內部數據總線讀出。
進而，在圖中沒有示出的本發(fā)明第一實施例的通信電路中設置有用于通過一中斷信號的裝置。當表明8數據位的傳輸已經完成的中斷信號送到CPU時，該CPU讀接收數據并裝載數據以便被依次傳輸。進而設置一標志寄存器，用于監(jiān)視數據是否被傳輸。
在移位寄存器4中的數據裝載被完成之后開始傳輸數據的操作。然而，利用在內部數據總線1和移位寄存器4之間設置另一個寄存器，以便該CPU通過內部數據總線1獨立完成裝載數據的操作和一實際的數據傳輸操作是可能的。即，甚至當數據通過內部數據總線1數據被裝載到另一寄存器中時，原先裝在該移位寄存器4中的數據也能被傳輸。
類似地，利用在移位寄存器6和內部數據總線之間設置另一寄存器，以便該CPU通過內部數據總線1獨立完成一讀數據操作和一實際的數據接收操作是可能的。也就是，甚至當數據已由該移位寄存器6接收時，原先接收和存貯在其它寄存器中的數據也能通過該內部數據總線1被讀取。
參照圖4，在兩個IC的C1和C2之間傳輸數據的一種配置，其中每一個都與上述IC100相同并具有本發(fā)明第一實施例的通訊電路和CPU。當數據被在兩個IC的C1和C2之間傳輸時，從IC C1被傳輸來的該串行傳輸信號TXD就是由ICC2接收的該中行接收信號RXD；相類似，來自IC C2的串行傳輸信號TXD就是由IC C1接收的串行接收信號RXD。IC C1的串行時鐘信號SCK1是由IC C2接收的串行時鐘信號SCK2；相類似，IC C2的串行時鐘信號SCK1就是由IC C1接收的串行時鐘信號SCK2。
在此情況下，IC的C1和C2的每一個中的CPU根據適當地給出寫信號WR到置位寄存器9和這樣在置位寄存器9中寫入適當的數據；以此可確定數據選擇器8經由A端選擇SCK2。如圖3A、3B、3C、3D和3E的左半部所示，這樣，在C1和C2的第一個IC中由移位寄存器6在串行時鐘信號SCK2的時鐘脈沖的每個上升沿接收該接收數據RXD。如圖2A、2B、2C和2D所示，在第二IC中在相同串行時鐘信號的時鐘脈沖的每個下降沿從觸發(fā)器5被傳輸相同的數據。這樣，在第一IC中，該移位寄存器6利用串行時鐘信號的一個脈沖間隔接收數據的時間不同于在第二IC中該觸發(fā)器5傳輸該相同數據的時間。
參考圖5，現在將描述在IC C1和I/O單元200之間傳輸數據的情況，IC C1與上述本發(fā)明第一實施例的IC 100相同。如圖所示，I/O單元200包括移位寄存器21、22和23，該移位寄存器21、22和23可以是由Texas Instruments Inc制造的SN74LS164、SN74LS374，和SN74LS165型。
該I/O單元200經由輸入端口以并行數據形式從終端裝置例如操作開關等接收輸入數據。然后，移位寄存器23將并行數據形式的輸入數據轉換為串行數據形式的輸入數據，該串行數據然后傳輸給ICC1中的CPU。在IC C1中的CPU以串行數據形式輸出數據給在I/O單元200中的移位寄存器21。該移位寄存器21和22將串行數據形式的輸出數據轉化為并行數據形式的輸出數據，然后經由輸出端口送到終端裝置，例如顯示裝置等。
在此情況下，如圖所示，串行時鐘信號SCK1也被用作為串行時鐘信號SCK2。然后在IC C1中的CPU根據對置位寄存器9給出的寫信號WR并從而在置位寄存器9中寫入數據，以此來確定該數據選擇器8選擇經由其中B端輸入的串行時鐘信號SCK2的上述反相時鐘信號。這樣，如圖3A、3B、3C、3D和3E的右半部所示，在IC C1中，在該串行時鐘信號SCK2的時鐘脈沖的每個下降沿由移位寄存器6接收該接收數據RXD，而在I/O單元200中，在該相同串行時鐘信號的時鐘脈沖的每個上升沿從移位寄存器23傳輸該相同數據。這樣，移位寄存器6在IC C1獲得數據的時間由于串聯時鐘信號的脈沖時間間隔而不同于移位寄存器在I/O單元200傳送同樣數據的時間。結果是，在IC C1和I/O單元200之間不使用任何專門電路能傳輸數據。
在上述IC100中，置位數據在寫信號WR的控制下被寫入置位寄存器9，是＂H＂電平信號或＂L＂電平信號被輸出的確定取決于該CPU運行的軟件程序，該軟件程序及其變化這在通訊數據傳輸領域是熟知的。因而用戶去選擇兩種運行模式中的一種是非常容易的。當IC100同I/O單元，例如上述圖5所示I/O單元200進行數據通訊時第一種運行模式被選擇。為便于選擇第一種運行模式，用戶僅需要改變該軟件程序的一適當部分。結果是，該通訊電路被自動置成，使得該反相器工被用于響應該CPU對置位寄存器9寫適當的置位數據。
如圖4所示，當IC100同一類似IC進行數據通訊時，一第二運行模式被選擇。為選擇該第二運行模式，用戶需要僅只改變該軟件程序的一適當部分。其結果是，該通訊電路被自動置成，使得該反相器I不能用于響應該CPU對該置位寄存器9寫適當置位數據。
參考圖6，現在將描述本發(fā)明第二實施例的一通訊電路。第二實施例的該通訊電路被包括在一IC300中。在該通訊電路中設置一觸發(fā)器11來代替圖1所示的反相器。串行接收信號RXD和串行時鐘信號SCK2被輸入到觸發(fā)器11。進而，數據選擇器8的Y端被連接到移位寄存器6的D端，和時鐘SCK2也被連接到移位寄存器6的時鐘端。除了這些連接外，該第二實施例的通訊電路與圖1第一實施例的通訊電路是相同的。
在第二實施例的該通訊電路中，代替從SCK2和該反相信號中選擇一個的方式，采用該接收信號RXD由該移位寄存器6直接接收或者它首先由觸發(fā)器11接收和隨后由移位寄存器6接收。相應地，當觸發(fā)器11呈現為＂L＂電平信號并提供給數據選擇器8時，在圖7C右半部所示的的該接收信號RXD被轉換成圖7D右半部所示的信號，那就是，攜帶8數據項 的每一個信號的開始時間延遲成與圖7A所示的該串行時鐘信號SCK2的時鐘脈沖的隨后的下降沿相同步。然后，該移位寄存器6在如圖7E右半部所示的串行時鐘信號SCK2的上升沿捕獲如圖7D右半部所示的信號數據。
現在將描述如圖4所示的在兩個IC的C1和C2之間傳輸數據。IC的C1和C2中的每一個都有如上述第二實施例的一CPU和該通訊電路。在此情況，IC的C1和C2中的每一個的CPU可以利用傳輸該寫信號WR到置位寄存器9和這樣在置位寄存器9中寫數據；以此來確定該數據選擇器8經由A端選擇該接收信號RXD。這樣，如圖7A、7B、7C、7D和7E的左半部所示，在第一IC中該接收數據RXD由移位寄存器6在串行時鐘信號SCK2的時鐘脈沖的每個上升沿直接接收。如圖2A、2B、2C和2D所示，在第二IC中，該相同數據在相同串行時鐘信號的時鐘脈沖的每個下降沿從觸發(fā)器5被傳輸。這樣，在第一IC中該移位寄存器6利用該串行時鐘信號的一個脈沖間隔捕獲數據的時間不同于，在第二IC中該觸發(fā)器5傳輸該相同數據的時間。
現在將描述如圖5所示的在IC C1和一I/O單元之間傳輸數據。該IC C1具有上述第二實施例的一CPU和該通訊電路。如圖5所示，該串行時鐘信號SCK1也被用作為串行時鐘信號SCK2。在IC C1中的該CPU根據對置位寄存順9給出寫信號WR和這樣在置位寄存器9中寫數據，以此來確定該數據選擇器8和該B端在觸發(fā)器11的Q端選擇該輸出。
在I/O單元200中，該接收數據RXD在串行時鐘信號的時鐘脈沖的每個上升沿從該移位寄存器23被傳輸。這樣，攜帶8數據項 的每一項的該信號的一時間周期的開始時間同串行時鐘信號的時鐘脈沖的上升沿相一致。然后，通過觸發(fā)器11獲得的該信號中，攜帶該8數據項 的每一項的該信號的時間周期的開始時間被延遲到如圖7A右邊一半中所示的串行時鐘信號SCK2的時鐘脈沖的隨后的下降沿相同步。這樣，利用觸發(fā)器11的功能將圖7C所示波形轉換為圖7D所示波形。
如圖7A、7B、7C、7D和7E的右邊一半所示，由這樣獲得的信號所攜帶的數據 在串行時鐘信號的時鐘脈沖的隨后的上升沿由移位寄存器6所接收。這樣，在I/O單元200中，移位寄存器23在串行時鐘信號的時鐘脈沖的一上升沿傳輸數據。然后，該數據傳輸時間通過觸發(fā)器11被延遲到該串行時鐘信號的時鐘脈沖的隨后的下降沿，該延遲時間是上升沿和隨后下降沿之間的一個脈沖間隔。然后，在IC C1中，該移位寄存器6在串行時鐘信號的時鐘脈沖的隨后的上升沿接收數據。
這樣，該IC C1中的移位寄存器6利用上述隨后的下降沿和隨后的上升沿之間的該串行時鐘信號的一個脈沖間隔捕獲數據的時間不同于該時間，獲得的這個時間是從在I/O單元200中的移位寄存器23傳輸該相同的數據的時間，通過觸發(fā)器11而延遲的結果。其結果是，在IC C1和該I/O單元200之間不使用任何被插入的專門電路而傳輸該數據。
在上述IC 300中，確定哪一個置位數據被寫入置位寄存器9取決于與該CPU運行相對應的軟件程序，該軟件程序及其改變在該通訊數據傳輸領域中是熟知的。因而用戶去選擇兩個運行模式中的一個是非常容易的。當IC 300同I/O單元例如上述I/O單元200進行數據通訊時選擇第一種運行模式。當選擇第一種運行模式，用戶只需要改變該軟件程序的一適當部分。結果是，該通訊電路被自動設置成，該觸發(fā)器11被用作為該CPU對置位寄存器9寫適當置位數據的一個結果。
當IC 300同如圖4所示相類似的IC進行數據通訊時選擇第二種操作模式。為選擇第二種操作模式，用戶只需要改變該軟件程序的一適當部分。如果是該通訊電路被自動設置成，該觸發(fā)器11不被用于響應該CPU對置位寄存器9寫適當置位數據。
參考圖8，現在將描述本發(fā)明第三實施例的一通訊電路。在第三實施例的該通訊電路被包括在含有一CPU的一IC 400中。在第三實施例中，該CPU輸出數據寫指令，和在寫信號WR2的控制下，適當的置位數據被寫入一置位寄存器15中。由置位寄存器15輸出的一信號經由一AND電路A被輸入到數據選擇器17的一S端。該數據選擇器17選擇分別經A和B端輸入的兩信號中的一個，和經由Y端輸出該選定的信號。這樣，該通訊電路使用一從外圍輸入的串行時鐘信號SCK，或該通訊電路使用由內部脈沖發(fā)生電路提供的該串行時鐘信號SCK1。在該通訊電路中，該被選定的時鐘信號被用作為一串行時鐘信號SCK4。
提供兩個三態(tài)緩沖器T1和T2。當一＂H＂電平信號從該AND電路A被輸入到該緩沖器時，緩沖器T1不通過任何信號和緩沖器T2通過一信號，這樣，從外圍提供的該串行時鐘信號SCK通過緩沖器T2被通過并輸入到數據選擇器17的A端，然而，由內部脈沖發(fā)生電路提供的串行時鐘信號SCK1沒有被從IC 400輸出。當＂L＂電平信號從AND電路A被輸入到該緩沖器時，緩沖器T1通過一信號和T2沒有通過任何信號，這樣，由內部脈沖發(fā)生電路提供的串行時鐘信號通過T2從IC 100被輸出，和串行時鐘信號SCK沒有提供給數據選擇器17。
在第三實施例的該通訊電路中，當根據通過內部總線1從該CPU來的一寫信號WR1，寫數據被寫入置位寄存器9時，該＂H＂電平信號被輸出并被選擇一＂CPU內部通訊＂模式。這種模式用于在每個都有一CPU的IC之間傳輸數據。如果置位數據被寫入置位寄存器15和這樣＂H＂電平被從其中輸出，則它被確定為，該串行時鐘信號SCK被用作為串行時鐘信號SCK4。事實上，從兩個置位寄存器9和15輸出的＂H＂電平信號的結果是，該AND電路輸出該＂H＂電平信號到數據選擇器17和三態(tài)緩沖器T1和T2。這樣三態(tài)緩沖器T1和T2通過信號SCK到數據選擇器17和不通過SCK1到IC400的外圍。進而，數據選擇器17從IC 400的外圍選擇輸入給A端的時鐘信號SCK。這樣，時鐘信號SCK被用作為時鐘信號SCK4。
如果置位數據被寫入置位寄存器15和＂L＂電平信號被從其中輸出，那么它被確定該串行時鐘信號SCK1被用作為串行時鐘信號SCK4。在此情況，串行時鐘信號SCK1也被提供到外圍。事實上，從置位寄存器9輸出＂H＂電平信號和從置位寄存器15輸出＂L＂電平信號的結果是，該AND電路從而輸出＂L＂電平信號到數據選擇器17和三態(tài)緩沖器T1和T2。這樣，三態(tài)緩沖器T1和T2不給數據選擇器17通過信號SCK而通過信號SCK1給IC 400的外圍。該數據選擇器17從內部脈沖發(fā)生電路選擇輸入給B端的時鐘信號SCK1，這樣，由內部脈沖發(fā)生電路提供的時鐘信號SCK1被用作時鐘信號SCK4。
在本發(fā)明第三實施例的該通訊電路中，該時鐘信號SCK4以并行的形式共用于進行數據傳輸和數據接收。
除上述操作外，本發(fā)明第三實施例的通訊電路與本發(fā)明第二實施例的通訊電路是相同的。
如果在每一個都與IC 400相同的如圖9所示的兩個IC的C1和C2之間進行數據傳輸，在IC的C1和C2中的每個CPU設置該通訊電路成為上述＂CPU內部通訊＂模式。
進而，該IC的第一IC C1的CPU可以在第一IC C1中設置該通訊電路去使用在該第一IC C1中的串行時鐘信號SCK1作為串行時鐘信號SCK4，并輸出該相同的時鐘信號SCK1給第二IC C2。在第二IC C2中的CPU可以在該第二IC C2的通訊電路中相應設置，不去使用由第二IC C2的內部脈沖發(fā)生電路提供的串行時鐘信號SCK1而是也去使用由第一IC C1提供的串行時鐘信號SCK1。除了這些操作外，第三實施例的通訊電路的操作與本發(fā)明第二實施例的操作相同。
現在將描述本發(fā)明第三實施例的通訊電路的如圖10所示的情況，即在如IC400一樣的一IC C1和如圖5所示的I/O單元200一樣的I/O單元200之間傳輸數據。
在此情況，該置位數據在寫信號WR1的控制下被寫入置位寄存器9，和，這樣，＂L＂電平信號被從其中輸出。結果是，如上所述從置位寄存器9輸出的＂L＂電平信號也被輸入給AND電路A。這樣，與由另一個置位寄存器15輸出的信號電平無關，該AND電路在S輸出＂L＂電平信號給移位寄存器17。這樣，該三態(tài)緩沖器T1和T2不對數據選擇器17通過該信號SCK和給I/O單元200通過該信號SCK1。進而，該數據選擇器17選擇來自內部脈沖發(fā)生電路并輸入到B端的時鐘信號SCK1，這樣，該時鐘信號SCK1被用作為時鐘信號SCK4。
進而，與本發(fā)明第二實施例的通訊電路的操作類似，該數據選擇器8通過觸發(fā)器11選擇該接收信號RXD。這樣，在從該移位寄存器23在該信號中傳輸一個數據項的該時間通過觸發(fā)器11對于一個脈沖間隔所延遲的時間，和該移位寄存器6在相同信號中捕獲該相同數據項的時間之間形成一個脈沖間隔的時差。結果是，不使插入在IC C1和I/O單元之間任何專門電路，而能確保傳輸數據。
本發(fā)明第三實施例的該通訊電路的其它操作與在第二實施例中那些相同。
在上述IC 400中，置位數據在寫信號WR1的控制下被寫入置位寄存器9，這樣，它被確定是＂H＂電平信號還是＂L＂電平信號被從置位寄存器9輸出，這取決于在該CPU運行的適當的軟件程序，該軟件程序及其變化在通訊數據傳輸技術領域是熟知的。進而，該置位數據在寫信號WR2的控制下被寫入置位寄存器15。這樣，它被確定，是＂H＂電平信號還是＂L＂電平信號被從置位寄存器15輸出，這取決于操作該CPU運行的軟件程序，該軟件程序及其變化在通訊數據傳輸技術領域是熟知的。
因而，用于從第一運行模式、第二運行模式和第三運行模式中選擇一種運行模式是非常容易的。上述選擇需要做的僅僅是改變該軟件程序的一適當部分。該軟件程序改變的結果是該CPU對置位寄存器9和15自動寫適當置位數據。
當IC 400同I/O單元，例如I/O單元200進行數據通訊時，第一種運行模式被選擇。上述軟件程序由用戶改變的結果是，如果第一種運行模式被選擇，那么下面的選擇操作被自動進行該通訊電路通過置位寄存器9被置位，因此觸發(fā)器11被使用。進而，通過置位寄存器9和15，由內部發(fā)生電路產生的串行時鐘信號SCK1在IC 400中被用作為串行時鐘信號SCK4，和還是該相同的信號SCK1被提供IC 400的外圍。
當IC 400同圖9所示的類似的IC進行數據通訊時，還是由內部發(fā)生電路產生的串行時鐘信號SCK1被用作為串行時鐘信號SCK4，和該信號SCK1被提供IC 400的外圍。作為由用戶改變該軟件程序的一種結果是，如果該第二種運行模式被選擇，以下選擇操作被自動進行該通訊電路通過置位寄存器9被置位，因而觸發(fā)器11不被使用。這樣，通過置位寄存器9和15，該串行時鐘信號SCK1被用作串行時鐘信號SCK4，和還是該相同的信號SCK1被提供IC400的外圍。
當IC 400同如圖9的所示的類似IC進行數據通訊時，該第三種運行模式被選擇時，還是該由上述類惟IC提供的串行時鐘信號SCK被用作為在IC 400中的串行時鐘信號SCK4。作為用戶改變該軟件程序的一種結果，如果該第三種運行模式被選擇，以下選擇操作被自動進行通過置位寄存器9該通過電路被置位，因此，觸發(fā)器11不被使用。進而，通過置位寄存器9和15，由該IC提供的串行時鐘信號SCK被用作為IC 400的串行時鐘信號SCK4。
這樣，在本發(fā)明的上述實施例中，它就有可能使用一相對簡單的電路結構以一串行數據形式在包括一CPU的IC和I/O單元之間進行數據傳輸。這樣就能達到消除噪聲污染的可靠數據傳輸。
進而，在第三實施例中，能夠使一公用串行時鐘信號并行的完成數據的傳輸和接收。這樣，數據傳輸的效率得到改善。
本發(fā)明不局限于上述實施例，不脫離本發(fā)明的范圍可以做出各種變型和改型。
權利要求
1.一種數據通訊電路，其特征在于在所述通訊電路中包括數據接收裝置(6)，用于在對應于一給定定時信號的時間從一已被接收的信號中接收多個數據項；和時差裝置(I；11)，用于在所述接收裝置從所述接收信號接收所述多個數據項時提供一差時間。
2.根據權利要求1的該通訊電路，其特征在于所述被接收的信號傳輸所述多個數據項，其中所述多個數據項被依次傳輸和所述多個數據項的每一項被保持一預定時間周期；和所述時差裝置(I；11)在所述預定時間周期內對一個周期進行延遲來提供所述差時間。
3.根據權利要求2的該通訊電路，其特征在于所述給定定時信號包括具有串行時鐘脈沖的一時鐘信號，所述預定時間周期是在所述串行時鐘脈沖的兩個相鄰同類邊沿之間的一時間；所述數據接收裝置(6)，是在所述串行時鐘脈沖的同類邊沿處從所述被接收的信號中接收所述多個數據項的每一項；和所述時差裝置(I)包括一反相器(I)，用于在一高電平和一低電平之間反相所述的時鐘信號。
4.根據權利要求2的該通訊電路，其特征在于所述給定定時信號包括串行時鐘脈沖提供的一時鐘信號，所述預定時間周期是在所述串行時鐘脈沖的兩個相鄰同類邊沿之間的一時間；所述數據接收裝置(6)是在所述串行時鐘脈沖的同類邊沿處從所述被接收的信號中接收所述多個數據項的每一項；和所述時差裝置(11)包括信號延遲裝置(11)用于對所述接收信號延遲一預定延遲時間。
5.根據權利要求4的該通訊電路，其特征在于，所述預定延遲時間包括在所述串行時鐘脈沖的一類邊沿和隨后的不同類邊沿之間的一時間周期。
6.根據權利要求1的該通訊電路，其特征在于，在所述通訊電路中進一步包括數據放置裝置(4，5)，用于在對應于所述給定定時信號或另一給定定時信號中的一個的時間處放置所述多個數據項到一傳輸信號。
7.根據權利要求1的該通訊電路，其特征在于，所述通訊電路進一步包括選擇裝置(9，8)，用于選擇是否使用該所述時差裝置(I；11)。
8.包含有一中央處理單元并進行預定處理的一種集成電路；其特征在于所述集成電路進一步包括在所述中央處理單元和所述集成電路外圍設備之間提供數據通訊的一通訊電路；所述通訊電路包括數據接收裝置(6)，用于在對應于一給定定時信號的一時間處從一所接收的信號中接收多個數據項；和時差裝置(I；11)，用于在所述數據接收裝置從所述被接收的信號中接收所述數據項的時候提供一差時間。
9.根據權利要求8的該集成電路，其特征在于，所述通訊電路進一步包括選擇裝置(9，8)，用于選擇是否使用所述時差裝置(I；11)。
10.根據權利要求9的該集成電路，其特征在于，由所述選擇裝置(9，8)的一種選擇是作為改變一軟件程序的一種結果被自動完成的。
11.根據權利要求8的該集成電路，其特征在于，所述通訊電路進一步包括選擇裝置(T1，T2)，用于選擇所述給定定時信號，該所述給定定時信號是由所述集成電路外圍設備中的一個或由所述集成電路內的一內部脈沖發(fā)生電路提供的。
12.根據權利要求11的該集成電路，其特征在于，所述選擇裝置的一種選擇是作為改一軟件程序的一種結果被自動完成的。
全文摘要
一種包括中央處理單元和通訊電路的集成電路。該通訊電路包括一數據接收單元，對于在對應于一給定定時信號的一時間從一被接收的信號中接收多個數據項。該通訊電路還包括一時差單元，用于提供一時差時間。該通訊電路還包括一用于選擇是否使用該時差單元的選擇單元，和另一選擇單元，用于選擇該給定定時信號是從該集成電路外圍設備提供還是由在該集成電路中的一內部脈沖發(fā)生電路提供。
文檔編號G06F13/00GK1121604SQ9510711
公開日1996年5月1日 申請日期1995年6月5日 優(yōu)先權日1994年6月6日
發(fā)明者石井君育 申請人:株式會社理光