專利名稱：在運算中具有顯示功能的計算器的制作方法
技術(shù)領(lǐng)域：
本實用新型有關(guān)于一種計算器；特別是一種在運算中具有顯示功能的計算器，其可作多組數(shù)據(jù)存儲，且在依序顯示記憶數(shù)據(jù)的狀態(tài)時，其仍能維持運算與顯示，而演算數(shù)據(jù)不會被消除。
在一般運算方面，計算器是一個便捷的工具；因此，已被廣泛應用在日常生活中。通常，計算器均具有數(shù)據(jù)記憶及運算功能，在輔助演算的過程中，對部份記算數(shù)據(jù)或數(shù)值進行數(shù)據(jù)記憶；然后，經(jīng)使用者按鍵操作，將其儲存于隨機存儲器(RAM)內(nèi)部，以代入后面的運算式中或配合另一部份的計算數(shù)據(jù)。當然，為方便操作者查詢記憶數(shù)值，計算器提供有一讀取鍵(MRKEY)；但是，就像那些熟習此技術(shù)的人所知悉的那樣，一般計算器均只提供一組記憶空間，且操作這記憶讀取鍵后，即同時破壞或消除了進行中的演算數(shù)據(jù)及其顯示，而這種情況長久以來均造成使用者應用上的困難。
本實用新型的主要目的在于提供一種使用方便的計算器，其具有多組記憶功能。
本實用新型的另一目的在于提供一種計算器，使操作者在查詢記憶數(shù)值時，仍能同時完成進行中的運算，而不會破壞該演算數(shù)據(jù)。
本實用新型的又一目的在于該計算器的顯示控制單元至少具有第一視窗和第二視窗，使中央處理單元在接收輸入電路的運算操作后，將運算式的過程及結(jié)果經(jīng)顯示控制單元在第二視窗顯示出來。特別是，在上述的演算中，若使用該記憶功能時，中央處理單元同時將記憶數(shù)據(jù)經(jīng)由顯示控制單元依序在第一視窗中表示，但不會破壞或消除進行中的演算數(shù)據(jù)。
本實用新型具有顯示功能的計算器，包括微處理器分別連接輸入/開關(guān)設定電路，顯示器及電源電路；其特征在于，微處理器包括一中央處理單元；連接一將由輸入/開關(guān)設定電路輸入的操作訊號傳輸至中央處理單元的輸入電路；一時序信號產(chǎn)生器，用以供給中央處理單元時序信號一儲存執(zhí)行運作指令的只讀記憶體，和用以儲存數(shù)值、運算數(shù)據(jù)的一隨機存取記憶體，經(jīng)內(nèi)部總線與中央處理單元連接；以及一與內(nèi)部總線連接的顯示控制單元；顯示器至少具有兩顯示區(qū)域，由微處理器輸出的記憶數(shù)據(jù)與進行中的運算數(shù)據(jù)，可同時顯示于顯示器的不同顯示區(qū)域；顯示區(qū)與所述輸入/開關(guān)設定電路連接，經(jīng)由輸入/開關(guān)電路的功能鍵操作；中央處理單元在輸入/開關(guān)設定電路控制下，隨機存取記憶體產(chǎn)生多組記憶數(shù)據(jù)，運算中的數(shù)據(jù)通過顯示控制單元，同時顯示于所述顯示器上。
所述只讀記憶體具有程序只讀記憶體及字型只讀記憶體二部份。
所述顯示控制單元包含有一用以存放演算數(shù)據(jù)的顯示存取記憶體及將所述數(shù)據(jù)傳送至顯示器的顯示驅(qū)動電路及控制輸出電路。
本實用新型的特點及目的，將于下文中配合附圖及實施例詳加說明；
圖1為本實用新型的電路方框圖。
圖2本實用新型的結(jié)構(gòu)方框示意圖。
圖3為本實用新型的執(zhí)行程序流程圖。
圖4為圖1所示的微處理器部份的電路圖。
圖5為圖1所示的輸入/開關(guān)設定電路圖。
圖6為圖1所示的顯示器電路圖。
圖7為圖1所示的電源電路及發(fā)音電路圖。
如圖1、2所示，本實用新型的計算器包括微處理器10、分別連接輸入/開關(guān)設定電路20、顯示器30及電源電路40等部份，其中微處理器10具有一中央處理單元101，連接一將操作訊號傳輸至中央處理單元101的輸入電路102，及一用于供給中央處理單元101時序信號的時序信號產(chǎn)生器103，及一儲存執(zhí)行運作指令的只讀記憶體104，及一儲存數(shù)值、運算數(shù)據(jù)的隨機存取記憶體105、以及一顯示控制單元106等所構(gòu)成?？尚械膶嵤├?，該只讀記憶體104具有程序只讀記憶體107和字型只讀記憶體108二部份；然后，與該隨機存取記憶體105經(jīng)總線109連接中央處理單元101。另外，輸入電路102連接在一外部輸入/開關(guān)設定電路20和中央處理單元101之間，輸入電路102用以掃描外部被操作輸入/開關(guān)設定電路20所輸入的訊號，并于解碼后，傳輸至中央處理單元101。具體接線圖如圖4所示。
在較佳的實施例中(如各圖所示)，顯示控制單元106具有顯示存取記憶體110、顯示驅(qū)動電路111、控制輸出電路112所組成；顯示控制單元106將要顯示的內(nèi)容或演算數(shù)據(jù)存放在顯示存取記憶體110，然后經(jīng)由驅(qū)動電路111及控制輸出電路112將上述內(nèi)容或數(shù)據(jù)傳送至顯示器30。因此，操作者在計算器外部輸入/開關(guān)設定電路20上的操作訊號，可通過輸入電路102的掃描、解碼，然后由中央處理單元101與只讀記憶體104、隨機存取記憶體105配合進行演算；同時，顯示控制單元106在顯示器30將演算過程和結(jié)果顯示出來。在上述演算過程中，如圖3所示，操作者若使用到記憶顯示步驟50時，中央處理單元101將執(zhí)行一子程序，將待記憶的數(shù)據(jù)，存放在隨機存取記憶體105內(nèi)部，且可依序作多組記憶輸入步驟51并且藉顯示控制單元106在顯示器30顯示出該記憶變數(shù)(這記憶變數(shù)至少有一個以上，其對應于按鍵數(shù)目)的數(shù)據(jù)。而使操作者在演算作業(yè)過程中，也可以知悉上述的記憶變數(shù)，且不會使進行中的演算數(shù)據(jù)被消除或破壞，故本實用新型的顯示器30可設成至少具有兩個顯示區(qū)域，可在進行記憶存取的同時，將記憶數(shù)據(jù)與運算中的運算式同時分區(qū)顯示于顯示器30上；進一步地，可經(jīng)由外部輸入/開關(guān)設定電路20上的功能鍵的操作，依序查詢、顯示各記憶變數(shù)數(shù)據(jù)。
如圖4、5所示，圖5中的輸入/開關(guān)設定電路對應于本實用新型的按鍵部份，微處理器10的集成電路上的管腳KI1-KI7連接到圖5中的相應按鍵。
如圖4、6所示，圖6為本實用新型的顯示器30的電路圖，其中的管腳SCI-603及HCI-83分別連接到微處理器10集成電路的管腳S44-S60及H1-H8。
如圖4、7所示，圖7為本實用新型的電源電路及發(fā)音電路圖，其中發(fā)音電路包括三極管71及蜂鳴器72；三極管71的基極端經(jīng)一電阻連接至微處理器10的BZ端；重置端RESET連接主微處理器10的RESET端。
本實用新型的效果綜上所述，本實用新型提供了一使用效果較好的計算器，該裝置可使操作者作多組記憶的存取運算，且在可查詢記憶數(shù)值的作用下，同時完成進行中的演算，而不會破壞該演算數(shù)據(jù)，其能解決傳統(tǒng)計算機的缺點，具有較好的實用性。
權(quán)利要求1.一種在運算中具有顯示功能的計算器，包括微處理器分別連接輸入/開關(guān)設定電路，顯示器及電源電路；其特征在于，微處理器包括一中央處理單元；連接一將由輸入/開關(guān)設定電路輸入的操作訊號傳輸至中央處理單元的輸入電路；一時序信號產(chǎn)生器，用以供給中央處理單元時序信號一儲存執(zhí)行運作指令的只讀記憶體，和用以儲存數(shù)值、運算數(shù)據(jù)的一隨機存取記憶體，經(jīng)內(nèi)部總線與中央處理單元連接；以及一與內(nèi)部總線連接的顯示控制單元；顯示器至少具有兩顯示區(qū)域，由微處理器輸出的記憶數(shù)據(jù)與進行中的運算數(shù)據(jù)，可同時顯示于顯示器的不同顯示區(qū)域；顯示區(qū)與所述輸入/開關(guān)設定電路連接，經(jīng)由輸入/開關(guān)電路的功能鍵操作；中央處理單元在輸入/開關(guān)設定電路控制下，隨機存取記憶體產(chǎn)生多組記憶數(shù)據(jù)，運算中的數(shù)據(jù)通過顯示控制單元，同時顯示于所述顯示器上。
2.根據(jù)權(quán)利要求1所述的在運算中具有顯示功能的計算器；其特征在于，所述只讀記憶體具有程序只讀記憶體及字型只讀記憶體二部份。
3.根據(jù)權(quán)利要求1所述的在運算中具有顯示功能的計算器；其特征在于，所述顯示控制單元包含有一用以存放演算數(shù)據(jù)的顯示存取記憶體及將所述數(shù)據(jù)傳送至顯示器的顯示驅(qū)動電路及控制輸出電路。
專利摘要一種在運算中具有顯示功能的計算器，其具有微處理器、輸入/開關(guān)設定電路、顯示器及電源，其中微處理器包括一中央處理單元、一輸入電路、一用于供給中央處理單元時序信號的時序信號產(chǎn)生器、一只讀記憶體和隨機記憶體以及一顯示控制單元，上述記憶體在中央處理單元控制下作多組數(shù)據(jù)記憶；顯示控制單元至少具有二個視窗，使中央處理單元在接收輸入電路的運算操作后，將運算結(jié)果及記憶數(shù)據(jù)分別在二個視窗顯示出來。
文檔編號G06F15/02GK2219508SQ9422089
公開日1996年2月7日 申請日期1994年8月24日 優(yōu)先權(quán)日1994年8月24日
發(fā)明者龐黎 申請人:金寶電子工業(yè)股份有限公司