專利名稱：通訊網(wǎng)絡(luò)卡的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種工業(yè)控制中的計算機通訊網(wǎng)絡(luò)。
Intel公司的BITBUS網(wǎng)絡(luò)是基于8344單片微機系統(tǒng)的計算機通訊網(wǎng)絡(luò)，其不足之處在于1.抗干擾能力差，不適合工業(yè)現(xiàn)場惡劣的環(huán)境中使用；2.報文長度短；3.不能實現(xiàn)子站間的橫向通訊；4.不能和十六位單片微機相連；5.價錢昂貴。
本實用新型的目的是設(shè)計一種成本低廉的BITBUS網(wǎng)絡(luò)卡，以解決工業(yè)控制領(lǐng)域中通訊網(wǎng)絡(luò)的可靠性和實時性。
本實用新型的目的是這樣實現(xiàn)的通訊網(wǎng)絡(luò)卡由裝在印刷線路板上的單片微機電路、雙向數(shù)據(jù)／命令寄存器、通訊接口電路、站址發(fā)生器、狀態(tài)寄存器、控制邏輯、光耦器和收發(fā)電路組成。其中所說雙向數(shù)據(jù)／命令寄存器的一個數(shù)據(jù)口和所說站址發(fā)生器的輸出經(jīng)數(shù)據(jù)總線與所說單片微機電路連接，所說雙向數(shù)據(jù)／命令寄存器的另一數(shù)據(jù)口和所說狀態(tài)寄存器的輸出經(jīng)通訊總線接所說通訊接口電路的板內(nèi)數(shù)據(jù)口；所說通訊接口電路的對外數(shù)據(jù)口接插座；所說控制邏輯的輸入經(jīng)地址總線、控制總線與所說單片微機電路連接，所說控制邏輯的各輸出分別接所說雙向數(shù)據(jù)／命令寄存器、通訊接口電路、站址發(fā)生器和狀態(tài)寄存器的控制輸入端；所說光耦器接在所說單片微機電路的串行口和所說收發(fā)電路的一端之間，所說收發(fā)電路的另一端接插座。
以下結(jié)合附圖和實施例對本實用新型進行詳細描述。


圖1是本實用新型的電路框圖；圖2是本實用新型的電路原理圖。
本實用新型由外殼、電源及印刷線路板構(gòu)成。印刷線路板上裝有圖1所示的單片微機電路1、雙向數(shù)據(jù)／命令寄存器2、通訊接口電路3、站址發(fā)生器4、狀態(tài)寄存器5、控制邏輯6和光耦器7和收發(fā)電路8。其中雙向數(shù)據(jù)／命令寄存器2的一個數(shù)據(jù)口和站址發(fā)生器4的輸出經(jīng)數(shù)據(jù)總線20與單片微機電路1連接，雙向數(shù)據(jù)／命令寄存器2的另一數(shù)據(jù)口和狀態(tài)寄存器5的輸出經(jīng)通訊總線19接通訊接口電路3的板內(nèi)數(shù)據(jù)口；通訊接口電路3的對外數(shù)據(jù)口接插座23；控制邏輯6的輸入經(jīng)地址總線21、控制總線22與單片微機電路1連接，控制邏輯6的各輸出分別接雙向數(shù)據(jù)／命令寄存器2、通訊接口電路3、站址發(fā)生器4和狀態(tài)寄存器5的控制輸入端；光耦器7接在單片微機電路1的串行口和收發(fā)電路8的一端之間，收發(fā)電路8的另一端接插座23。
參見圖2。圖1中的單片微機電路1由8031單片機9、74LS373地址鎖存器10、27256ROM程序存儲器11和62256RAM數(shù)據(jù)存儲器12構(gòu)成，單片機9的PO口(AD0～AD7)、地址鎖存器10的輸入及程序存儲器、數(shù)據(jù)存儲器兩者的數(shù)據(jù)口掛在數(shù)據(jù)總線20上，單片機9的P2口(A8～A15)和地址鎖存器10的輸出(A0～A7)合并后與程序存儲器11、數(shù)據(jù)存儲器12兩者的地址口掛在地址總線21上。
圖1中的控制邏輯6由型號分別為20V8、16V8、16V8的可編程邏輯門電路6′、6″和6′″構(gòu)成，其中6′接單片機9的地址腳A15和讀寫腳；6″的輸入接單片機9的地址腳；6′″的輸入接6″的輸出。它們用來完成地址譯碼邏輯、數(shù)據(jù)／命令寄存器的讀寫邏輯及狀態(tài)寄存器的標志識別等任務(wù)。
圖1中的雙向數(shù)據(jù)／命令寄存器2由型號均為74LS374的輸出數(shù)據(jù)／命令寄存器2′和輸入數(shù)據(jù)／命令寄存器2″構(gòu)成，輸出數(shù)據(jù)／命令寄存器2′的輸入口和輸入數(shù)據(jù)／命令寄存器2″的輸出口掛在數(shù)據(jù)總線20上，輸出數(shù)據(jù)／命令寄存器2′的輸出口和輸入數(shù)據(jù)／命令寄存器2″的輸入口掛在通訊總線19上。2′和2″的時鐘、輸出允許信號均由控制邏輯6提供。
圖1中的通訊接口電路3由74LS245通訊數(shù)據(jù)接口13、74LS688通訊地址接口14、74LS245通訊控制接口15及DIP開關(guān)16構(gòu)成，通訊數(shù)據(jù)接口13的板內(nèi)數(shù)據(jù)口(B口)接通訊總線19、通訊地址接口14的輸入口接DIP開關(guān)16，通訊數(shù)據(jù)接口13、通訊地址接口14、通訊控制接口15的控制輸入端及通訊控制接口15的信號輸入端均與控制邏輯6的輸出相接。13的對外數(shù)據(jù)口(A口)、14的P口及15的B口接插座23。
圖1中的站址發(fā)生器4由兩片74LS258數(shù)據(jù)選擇器4′和4″構(gòu)成，它們的輸入分別接正電源和地，輸出接數(shù)據(jù)總線20。它們受控制邏輯6發(fā)出的選擇信號控制，可輸出以八位“0”“1”編碼的站地址數(shù)據(jù)。
圖1中的狀態(tài)寄存器5由兩片74LS74D型觸發(fā)器5′和5″構(gòu)成，兩者的時鐘及5′的輸入由控制邏輯6提供，5″的輸入接地。它們的輸出分別經(jīng)三態(tài)門接至通訊總線19。
圖1中的光耦器7由4N26型光耦器7′、兩個6N137型光耦器7″和7′″構(gòu)成。收發(fā)電路8由75174發(fā)送器17和75175接收器18構(gòu)成。光耦器7′的輸入接單片機9的P1.7腳，輸出接發(fā)送器17和接收器18的控制端；光耦器7″接在單片機9的TD腳和發(fā)送器17的輸入端之間；光耦器7′″接在單片機9的RD腳和接收器18的輸出端之間。發(fā)送器17的輸出和接收器18的輸入接插座23。
下面敘述其工作原理程序存儲器11中固化了原Intel公司的BITBUS網(wǎng)絡(luò)的有關(guān)軟件及改進后的軟件同步通訊改為異步通訊；報文長度由20字節(jié)改為40字節(jié)；子站間的橫向通訊。這樣，用戶調(diào)用該軟件就可以實現(xiàn)報文的發(fā)送和接收。
本網(wǎng)絡(luò)卡的網(wǎng)絡(luò)總線接口符合Intel公司的ISBX344標準，它通過通訊數(shù)據(jù)接口13、通訊地址接口14、通訊控制接口15三個I／O口卡內(nèi)與通訊總線間的字節(jié)和報文的傳送協(xié)議，利用雙向數(shù)據(jù)／命令寄存器2形成兩個相互獨立的、單向的(一個輸入、一個輸出)、由I／O讀寫訪問的FIFO隊列，通過接口的字節(jié)流并依據(jù)所讀寫的I／O地址來區(qū)分數(shù)據(jù)字節(jié)與命令字節(jié)，然后統(tǒng)一排隊。網(wǎng)絡(luò)卡與通訊總線間的信息傳輸總是以報文為單位，報文內(nèi)容經(jīng)數(shù)據(jù)口傳輸，而報文與報文之間則用全“0”的命令字分隔開來。
在上述過程中，還使用兩個狀態(tài)寄存器5′和5″來指示接口的兩個隊列的操作狀態(tài)，它指示輸出隊列是否滿，輸入隊列是否空，以及不空時，可讀的字節(jié)是命令還是數(shù)據(jù)。
子站間的橫向通訊則采用令牌傳遞的通訊原理，通過收發(fā)電路8進行。
本實用新型的優(yōu)點和效果是由于采用了廉價的8031單片機替代了BITBUS通訊網(wǎng)絡(luò)中昂貴的8344單片機，而數(shù)據(jù)鏈路規(guī)程和高層RAC命令與原網(wǎng)絡(luò)相一致，因而二者在軟件上可以兼容，并且還能為最新的十六位單片微機MCS－96系列所支持，故不僅成本低，還提高了性能價格比；由于采用了雙向數(shù)據(jù)／命令寄存器和新開發(fā)的網(wǎng)絡(luò)軟件，故可使報文長度增加；由于采用光耦器實現(xiàn)了網(wǎng)絡(luò)的電隔離，故能適用于環(huán)境惡劣的工業(yè)控制現(xiàn)場，提高了網(wǎng)絡(luò)的可靠性；由于采用了特殊的收發(fā)電路，故可實現(xiàn)網(wǎng)絡(luò)子站間的橫向通訊，提高了網(wǎng)絡(luò)的實時性。
權(quán)利要求1.通訊網(wǎng)絡(luò)卡有裝在印刷線路板上的單片微機電路(1)、通訊接口電路(3)，其特征在于印刷線路板上還有雙向數(shù)據(jù)/命令寄存器(2)、站址發(fā)生器(4)、狀態(tài)寄存器(5)、控制邏輯(6)、光耦器(7)和收發(fā)電路(8)，其中雙向數(shù)據(jù)/命令寄存器(2)的一個數(shù)據(jù)口和站址發(fā)生器(4)的輸出經(jīng)數(shù)據(jù)總線(20)與單片微機電路(1)連接，雙向數(shù)據(jù)/命令寄存器(2)的另一數(shù)據(jù)口和狀態(tài)寄存器(5)的輸出經(jīng)通訊總線(19)接通訊接口電路(3)的板內(nèi)數(shù)據(jù)口；通訊接口電路(3)的對外數(shù)據(jù)口接插座(23)；控制邏輯(6)的輸入經(jīng)地址總線(21)、控制總線(22)與單片微機電路(1)連接，控制邏輯(6)的各輸出分別接雙向數(shù)據(jù)/命令寄存器(2)、通訊接口電路(3)、站址發(fā)生器(4)和狀態(tài)寄存器(5)的控制輸入端；光耦器(7)接在單片微機電路(1)的串行口和收發(fā)電路(8)的一端之間，收發(fā)電路(8)的另一端接插座(23)。
2.根據(jù)權(quán)利要求1所述的通訊網(wǎng)絡(luò)卡，其特征在于所說單片微機電路(1)由單片機(9)、地址鎖存器(10)、程序存儲器(11)和數(shù)據(jù)存儲器(12)構(gòu)成，單片機(9)的一個輸入／輸出口、地址鎖存器(10)的輸入及程序存儲器(11)、數(shù)據(jù)存儲器(12)兩者的數(shù)據(jù)口掛在數(shù)據(jù)總線(20)上，單片機(9)的一個輸出口和地址鎖存器(10)的輸出合并后與程序存儲器(11)、數(shù)據(jù)存儲器(12)兩者的地址口掛在地址總線(21)上；所說雙向數(shù)據(jù)／命令寄存器(2)由輸出數(shù)據(jù)／命令寄存器(2′)和輸入數(shù)據(jù)／命令寄存器(2″)構(gòu)成，輸出數(shù)據(jù)／命令寄存器(2′)的輸入口和輸入數(shù)據(jù)／命令寄存器(2″)的輸出口掛在數(shù)據(jù)總線(20)上，輸出數(shù)據(jù)／命令寄存器(2′)的輸出口和輸入數(shù)據(jù)／命令寄存器(2″)的輸入口掛在通訊總線(19)上；所說控制邏輯(6)由可編程邏輯門電路構(gòu)成；所說通訊接口電路(3)由通訊數(shù)據(jù)接口(13)、通訊地址接口(14)、通訊控制接口(15)、DIP開關(guān)(16)構(gòu)成，通訊數(shù)據(jù)接口(13)的板內(nèi)數(shù)據(jù)口接通訊總線(19)、通訊地址接口(14)的輸入口接DIP開關(guān)(16)，通訊數(shù)據(jù)接口(13)、通訊地址接口(14)、通訊控制接口(15)的控制輸入端及通訊控制接口(15)的信號輸入端均與所說控制邏輯(6)的輸出相接；所說收發(fā)電路(8)由發(fā)送器(17)和接收器(18)構(gòu)成。
專利摘要用于工業(yè)控制的通訊網(wǎng)絡(luò)卡由單片微機電路1、數(shù)據(jù)/命令寄存器2、通訊接口3、站址發(fā)生器4、狀態(tài)寄存器5、控制邏輯6、光耦器7和收發(fā)電路8組成。數(shù)據(jù)/命令寄存器的一個數(shù)據(jù)口和站址發(fā)生器的輸出接單片微機電路，另一數(shù)據(jù)口和狀態(tài)寄存器的輸出接通訊接口電路；控制邏輯的輸出分別接數(shù)據(jù)/命令寄存器、通訊接口、站址發(fā)生器和狀態(tài)寄存器的控制輸入端；光耦器接在單片微機電路和收發(fā)電路之間。它與BITBUS網(wǎng)絡(luò)兼容。
文檔編號G06F13/38GK2198632SQ9421992
公開日1995年5月24日 申請日期1994年8月31日 優(yōu)先權(quán)日1994年8月31日
發(fā)明者武文琴, 寥大方 申請人:北京自動化技術(shù)研究所