專利名稱：不更換中央處理機(jī)的電腦開發(fā)工具的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電腦產(chǎn)品開發(fā)工具，特別是指不更換中央處理機(jī)的電腦開發(fā)工具。
目前，電腦應(yīng)用領(lǐng)域廣泛，在不同場所，不同規(guī)模應(yīng)用時，設(shè)計者必然考慮不同的中央處理機(jī)(CPU)，每種CPU都有不相同的硬、軟件特殊。因此，設(shè)計人除了必須了解所使用的CPU之外，在產(chǎn)品開發(fā)階段還必須花費(fèi)巨資購買發(fā)展系統(tǒng)(DEVELOPSYSTEM)而這項(xiàng)設(shè)備購入之后，在產(chǎn)品設(shè)計中，倘若要更換CPU應(yīng)用時，還必須再添購其它配件，甚至整個更換，形成原有設(shè)備間置，造成浪費(fèi)。尤其現(xiàn)在硬件變化速度非?？欤谠S多不同應(yīng)用的產(chǎn)品中，主、客觀條件的差異，不可能以一個形成的CPU作多種功能及價質(zhì)差異懸殊的各種電腦產(chǎn)品。
電腦應(yīng)用產(chǎn)品的開發(fā)過程，在明確定義其功能、目標(biāo)之后，開始選擇適用的中央處理器，周邊元件，然后進(jìn)行硬、軟件的規(guī)劃。在硬件打樣(PROTO-TYPE)試作之后，必需經(jīng)軟件實(shí)際執(zhí)行、除錯之后，完全確認(rèn)無誤之后，開發(fā)工作才算完成。此時，一般都以前述的ICE或MICE進(jìn)行。此類工具的原理，系以發(fā)展系統(tǒng)的內(nèi)部中央處理器來取代目標(biāo)系統(tǒng)上的中央處理器。發(fā)展系統(tǒng)逐步取得目標(biāo)系統(tǒng)中央處理器的所有信號及控制接腳，借由操縱其內(nèi)部中央處理器，而監(jiān)督、管理目標(biāo)系統(tǒng)。此時，若目標(biāo)系統(tǒng)上的硬件電路存在著嚴(yán)重錯誤，如短路、斷路或者連接線有誤，仍必須靠硬件檢查予以排降、修正。因此，發(fā)展系統(tǒng)的適用范圍，仍以軟件開發(fā)，除錯為主。
因不同產(chǎn)品為選用不同的中央處理器時，勢必因中央處理器不同，而必須購置其它配備，甚至整個開發(fā)工具更換。既不方便又要化費(fèi)昴貴的投資。即使同型的中央處理器，不同包裝時還得另購轉(zhuǎn)接器(ADAPTOR)。
鑒此，本發(fā)明的目的是提供一中不更換中央處理機(jī)的電腦開發(fā)工具，它可不更換硬件，適用多種中央處理器(CPU)。
本發(fā)明的目的是這樣實(shí)現(xiàn)的它主要是以唯讀記憶體(ROM)作為進(jìn)入系統(tǒng)目標(biāo)(TARGET)的路徑，另搭配主要控制用連接線，以取得該目標(biāo)系統(tǒng)的完全操縱，并可令該目標(biāo)系統(tǒng)經(jīng)其記憶體(ROM)所在位址輸出其運(yùn)算、處理結(jié)果，其所需時序(TIMING)是由標(biāo)準(zhǔn)記憶體(ROM)所能取得的信號中產(chǎn)生。
下面結(jié)合附圖和實(shí)施例對本發(fā)明進(jìn)一步說明。


圖1本發(fā)明的功能方框2本發(fā)明的雙向埠與解碼電路3本發(fā)明的時序分析4本發(fā)明的實(shí)施例的配置5本發(fā)明的記憶體管理說明6本發(fā)明的實(shí)施例，應(yīng)用于可攜帶性的方式圖7本發(fā)明的另一實(shí)施例，應(yīng)用于介面卡的方式圖號部分(01)連接頭(CONNECTOR)(02)輸入緩沖電器(03)輸出緩沖器(04)可讀寫記憶體(ROM)(05)可程式化解碼器(06)(06′)雙向埠(07)(08)輸入出埠(09)控制用輸出緩沖器(10)中央處理器(CPV)(11)I/O輸入，出及界面(12)記憶體(MEMORY)(13)目標(biāo)系統(tǒng)的位址匯流排(14)(14′)位址比較器(15)輸出埠(16)目標(biāo)系統(tǒng)的選取信號(17)輸出緩沖器(18)解碼器(18′)寫出延時電路(19)記憶體輸出信號(20)目標(biāo)系統(tǒng)的資料匯流排(21)本發(fā)明的輸入，出埠(22)(22′)雙向埠(23)交談觸發(fā)信號(24)(29)位址匯流排的時序(25)(30)資料匯流排的時序(26)讀脈沖(READSTROBE)(27)讀入周期(28)讀入周周期結(jié)束(30)資料(31)寫脈沖(WRITESTROBE)(32)(32′)時差(33)PC值(34)選取信號(34′)輸出信號本發(fā)明經(jīng)詳細(xì)分析、無數(shù)次不同CPU的實(shí)際使用之后，針對所有CPU的共同總設(shè)計，以單一裝置可適用于任何形式不同的CPU，茲將其主要應(yīng)用原理及特征配合附圖詳細(xì)說明。
無論電腦系統(tǒng)使用何種中央處理器，其周邊配備如何，這些硬件配備適于不同的應(yīng)用，其規(guī)模大小差異并無一定“規(guī)劃”可循。唯一共同點(diǎn)是任何電腦系統(tǒng)中均必備或大或小的唯談記憶體(ROM)以完成其開機(jī)動作乃至于一些基本輸入出動作(BIOS)，較小應(yīng)用者的監(jiān)督程式(MONITOR)亦在此ROM內(nèi)。一般電腦應(yīng)用的開發(fā)，除硬件需電路外，就是此ROM內(nèi)程式的撰寫工程。此時即需用開發(fā)工具。
一個典型發(fā)展系統(tǒng)應(yīng)具備的條件如下A、能夠由它處(如終端機(jī)、個人電腦等)下截及上截其應(yīng)用程式及操控目標(biāo)系統(tǒng)。
B、能夠進(jìn)行程式撰寫及修改(EDIT)。
C、能夠進(jìn)行程式除錯(DEBUG)及單步(SINGLESTEP)執(zhí)行。
本發(fā)明采用經(jīng)此任何系統(tǒng)必備的開機(jī)ROM進(jìn)入目標(biāo)系統(tǒng)，另外，再以本發(fā)明的輸出，控制目標(biāo)系統(tǒng)的主要控制信號(RESET)，取得目標(biāo)系統(tǒng)的監(jiān)控權(quán)，從而進(jìn)行程式開發(fā)及除錯。主要將終端裝置與目標(biāo)系統(tǒng)的所有程式、資料的傳輸、操控完全經(jīng)本發(fā)明的裝置進(jìn)行。一般開發(fā)工具均需要有一或?yàn)閷俚慕K端裝置，借以和使用者交談，此終端裝置可以為任何具備有輸入(如鍵盤)及輸出(如螢?zāi)?與外接界面，如串聯(lián)埠或并聯(lián)埠或特別定制的界面卡(INTERFACECARD)及備有后備儲存媒體，如磁帶機(jī)或磁碟機(jī)等的裝置。此終端裝置與發(fā)展工具連接以完成發(fā)展系統(tǒng)的“人機(jī)界面”。電腦開發(fā)，設(shè)計人員只須將本發(fā)明的連接排線之一端插入進(jìn)行開發(fā)中的目標(biāo)系統(tǒng)內(nèi)的開機(jī)ROM的腳座(SOCKET)內(nèi)，將本發(fā)明的主控輸出引線，接往目標(biāo)系統(tǒng)重量置(RESET)接腳。即可完全控制目標(biāo)系統(tǒng)，令目標(biāo)系統(tǒng)執(zhí)行的開機(jī)程式，由本發(fā)明的裝置代替。此與一般采用替代CPU作法完全不同。本發(fā)明的裝置可適用于任何以ROM為其開機(jī)執(zhí)行程式所在的目標(biāo)系統(tǒng)中。
要從目標(biāo)系統(tǒng)的ROM中取得目標(biāo)系統(tǒng)的輸出資料，即要求目標(biāo)系統(tǒng)將其處理，運(yùn)算的結(jié)果“寫”或輸出到其ROM所在位址。在一般情形下是不可能的，因?yàn)槟繕?biāo)系統(tǒng)上的解碼電路中，不可能將其資料寫出(WRITE)信號線連接到ROM上。發(fā)明人經(jīng)詳細(xì)分析各種不同CPU的動作時序(TIMING)后，將所有CPV對于其周邊裝置的存取規(guī)則整合之后，本發(fā)明可以會目標(biāo)系統(tǒng)將其資料“寫”入其ROM所在位址的解碼方法。
大多CPU對外寫出資料時，其動作依然是二位址匯流排首先由CPU向外送出，接著即由資料匯流排送出其內(nèi)部資料，在前述二者已經(jīng)足夠讓其信號達(dá)到穩(wěn)定狀態(tài)后，再送出“寫”脈沖(STROBE)。而且資料匯流排上的狀態(tài)會一直延續(xù)到下一個位址匯流排的組合形成之前。表示可經(jīng)位置址匯流排解碼電路于適當(dāng)時間內(nèi)，無需取得CPU的寫出信號，亦可由資料匯流排上取得正確的資料。此時雖無法自ROM所在位址取得正確的寫出動作信號，亦可經(jīng)此手段取得正確資料。
由以上的分析，本發(fā)明是在目標(biāo)系統(tǒng)的開機(jī)ROM中選取適當(dāng)且可規(guī)劃的位址內(nèi)作成令目標(biāo)系統(tǒng)可透過本發(fā)明與終端裝置交談的“雙向埠”，借此可進(jìn)行程式的撰寫、修改、執(zhí)行等一般開發(fā)工作。
按習(xí)用的ROM的接腳中，位址匯流排(ADDRESSBUS)為輸入信號，用以選取ROM內(nèi)部的特定地址。資料匯流排(DATABUS)為輸出信號，將內(nèi)部被位址匯流排指定的位址的內(nèi)容輸出。另外還有至少一只輸出致能控制接腳，此接腳被致能時，內(nèi)部資料才可輸出。在同一只集成電路(IC)的ROM內(nèi)，其于系統(tǒng)中所占的位址為某特定范圍內(nèi)的連續(xù)位址。系統(tǒng)經(jīng)解碼電路選取(ACCESS)?？蓪⒋薘OM與目標(biāo)系統(tǒng)之間的連接信號線截斷，加入本發(fā)明的裝置，進(jìn)行對于目標(biāo)系統(tǒng)的操控。
本發(fā)明有關(guān)于與目標(biāo)系統(tǒng)的連接、控制、交資等所采用的手段及原理，配合實(shí)施例圖式說明如下參閱圖1，圖中虛線左側(cè)為一段電腦的框架圖，其包含CPU(10)、I/O(11)及必備的記憶體(12)仍必然配備，若本發(fā)明實(shí)施時，以擴(kuò)充卡(ADD-ONCARD)的形態(tài)作成，這些另部件可直接用電腦內(nèi)完成。本發(fā)明主要應(yīng)用虛線右側(cè)的部分。
由目標(biāo)系統(tǒng)的一只ROM的接腳中，經(jīng)連接頭(01)，可取得目標(biāo)系統(tǒng)的位址匯流排及資料匯流排，將分別插入三態(tài)輸出的緩沖電路(02)及(03)后，連接在記憶體(04)的接腳即可與其它具有三態(tài)輸出的輸出埠(07)直接連接，此可以取代一般布局復(fù)雜的多工電路，增加硬件的可靠度此時記憶體(04)的位址匯流排可由來自目標(biāo)系統(tǒng)經(jīng)緩沖電路(02)主控，或由本發(fā)明的裝置內(nèi)的輸出埠(07)主控。其資料匯流排則可經(jīng)緩沖電路(03)輸出至目標(biāo)系統(tǒng)，或經(jīng)輸出埠(07)與本發(fā)明的操控部分連接。因?yàn)樾枰軌蛐薷哪繕?biāo)系統(tǒng)的程式記憶體的內(nèi)容，所以記憶體(04)必需為ROM，且其寫入動作也只能由本發(fā)明的裝置進(jìn)行。而且，此記憶體(04)是經(jīng)緩沖電路，連接在目標(biāo)系統(tǒng)的ROM的位址。因此，編修記憶體(04)即相當(dāng)于編修目標(biāo)系統(tǒng)的ROM。
將由目標(biāo)系統(tǒng)的位址線經(jīng)ROM的接線(01)引入之后，可經(jīng)解碼電路(05)解出指定的位址，在本發(fā)明的裝置中，犧牲少許記憶體位址，用以構(gòu)成目標(biāo)系統(tǒng)與交談的雙向埠(06)及(06′)。當(dāng)解碼電路(05)選取此雙向埠時，記憶體(04)的輸出緩沖電路(03)被輸出禁止，此時即可在本發(fā)明的裝置經(jīng)輸入埠(08)與目標(biāo)系統(tǒng)的資料匯流排之間，形成雙向通道，透過此可以進(jìn)行命令、資料的雙向交流。
因?yàn)椴煌珻PU對于其程式計數(shù)器(PC)的處理方法各不同，如Z80CPU以0000為RESET向量(VECTOR)，而6502CPU的RESET向量則為FFFC，F(xiàn)FFD，為了不影響使用者撰寫程式時的方便，不必著意避開雙向埠而中斷其程式，以及本發(fā)明可適用于各種CPU，解碼電路(05)必須為可程式化。以令本發(fā)明的雙向埠(06)及(06′)可被規(guī)劃于此ROM所含位址范圍內(nèi)的任何位址。
該雙向埠(06)(06′)叵不用于有關(guān)與本發(fā)明的裝置通信時，可將關(guān)閉，而將其所占用目標(biāo)系統(tǒng)的位址釋放，使用者的程式又可擁有這些位址，不必?fù)?dān)心此雙向埠合造成任何困擾。
將可規(guī)劃的解碼電路及雙向埠，以標(biāo)準(zhǔn)元件實(shí)施列配合圖詳細(xì)加以說明，以便增進(jìn)了解。
參閱圖2，將經(jīng)ROM的接腳取得的目標(biāo)系統(tǒng)位址匯排(13)接到比較器(14)及(14′)的一端，比較器(14)(14′)的另一端接在本發(fā)明的輸出埠(15)，比較器的輸出僅在其二輸入側(cè)的“值”全等時，才為動作狀態(tài)，將此輸出與目標(biāo)系統(tǒng)的晶片選取線(16)組合，形成記憶體(04)輸出緩沖器(17)的致能控制，同時控制解碼器(18)。當(dāng)比較器(14)(14′)得到目標(biāo)系統(tǒng)的位址匯流排與輸出埠等值的輸出，且目標(biāo)系統(tǒng)的解碼電路也選取本發(fā)明所取代的ROM時，解碼電路(18)被致能，記憶體往目標(biāo)系統(tǒng)的輸出(19)被關(guān)閉，此時，目標(biāo)系統(tǒng)的資料匯流排(20)，經(jīng)二組閂鎖電路(22)及(22′)構(gòu)成的雙向埠，與本發(fā)明的系統(tǒng)(21)互通。
此雙向埠(22)(22′)在目標(biāo)系統(tǒng)的位址，系由本發(fā)明輸出于比較器(14)(14′)的埠(15)，決定其位址范圍，因此，在不同目標(biāo)系統(tǒng)時，本發(fā)明即可將此埠，依實(shí)際需要設(shè)定其位址。在同一目標(biāo)系統(tǒng)內(nèi)，若因執(zhí)行在目標(biāo)系統(tǒng)的程式需要，也可以隨時予以變更。
為了有效確實(shí)地完成此雙向埠的通信，此解碼電路(18)更另提供觸發(fā)信號線(23)，以岔斷請求方式，達(dá)成目標(biāo)系統(tǒng)與本發(fā)明之間的“握手”(HANDSHAKE)交談。
本發(fā)明將欲交遞于目標(biāo)系統(tǒng)的命令或資料，寫入雙向埠(22)，當(dāng)目標(biāo)系統(tǒng)經(jīng)談取該雙向埠(22)之后，可由觸發(fā)信號(23)通知本發(fā)明的裝置。而且標(biāo)系統(tǒng)則將資料寫入雙向埠(22′)，再以觸發(fā)信號(23)告知本發(fā)明的裝置。
因?yàn)椴荒苡赡繕?biāo)系統(tǒng)的ROM所在位址取得目標(biāo)CPU向外寫出的動作信號，所以必須在本發(fā)明的裝置內(nèi)“制造”出相當(dāng)?shù)膭幼鲿r序。
CPU對外寫出其內(nèi)部資料時，資料的流動方向?yàn)镃PU主動向外輸出，欲輸出的資料為確定已知者，故其資料匯流排上大多與位址匯流排同時達(dá)到穩(wěn)定狀態(tài)，少數(shù)CPU因?yàn)椴捎枚喙し绞?MULTIPLEX)，可能造成資料匯流排與位址匯流排之間，產(chǎn)生短暫的時序差，此時序差通常在數(shù)拾塵秒(ns)，確知CPU在送出穩(wěn)定的位址匯流排50ns以后，資料匯排的狀態(tài)，確為其寫出的資料，故可經(jīng)位址匯流排解碼之后，經(jīng)一延時電路(DELAYLINE)(18′)的輸出，閂鎖其寫出的資料。
茲將CPU對外界執(zhí)行讀、寫動作的時序，及本發(fā)明產(chǎn)生獲得目標(biāo)CPU寫出動作的時序所采取的手段配合圖式詳述如下參閱圖3，CPU在讀取(READ)或輸入(INPUT)外界資料時，必須首先將欲談取資料所在位址，經(jīng)位址匯流排送出(24)在匯流排送出之后，由部資料匯流排即準(zhǔn)備將外部匯流排(25)的狀態(tài)讀入。在前述二動作之間必須有足夠的時間(27)令被位址匯流排所指定位址的裝置(記憶體或輸入埠)將其資料呈現(xiàn)在資料匯流排上。此時CPU才能夠送出“讀脈沖”(READSTROBE)(26)。
而被選取的裝置在本讀入或輸入指令完成時，因CPU送出不同PC值(28)，而從被選取狀態(tài)中脫離，逐一與CPU資料匯流脫離。
本發(fā)明的裝置內(nèi)部也采用標(biāo)準(zhǔn)數(shù)位電路元件，故將資料傳往目標(biāo)系統(tǒng)時會不存在時序上的困擾。
當(dāng)CPU執(zhí)行寫出(WRITE)或輸出(OUTPUT)資料到某特定位址的位址先向外界送出(29)，隨即送出資料(30)，前述二信號，在多工匯流排者，會有少許時差(32′)。而后經(jīng)少許時間(32)，才送出“寫脈沖”(WRITESTROBE)(31)以令被選取對象將資料存入。此指令周期結(jié)束時，CPU立即變動PC值(33)。本發(fā)明經(jīng)解碼電路，取得以向埠的選取信號(34)，再經(jīng)延時電路延時輸出信號(34′)，此時可用“邊緣閂鎖”電路鎖定目標(biāo)CPU寫出的資料。此“血緣閂鎖”電路在信號的上升緣(RISINGEDGE)閂鎖其輸入端的信號。即為目標(biāo)CPU寫出的資料。
本發(fā)明在無法取得目標(biāo)系統(tǒng)寫出脈沖的情形下，利用目標(biāo)系統(tǒng)ROM中的某特定位址作成目標(biāo)系統(tǒng)對于本發(fā)明的裝置的輸出埠，將目標(biāo)CPU的出輸出資料以“邊緣閂鎖”的方法取得。
在上述二埠被本發(fā)明內(nèi)的解碼電路選到時，本發(fā)明內(nèi)模擬目標(biāo)系統(tǒng)的記憶體被輸出禁止，而目標(biāo)系統(tǒng)也只能選取此記憶體所在位址(ROM)，所以不可能在其時產(chǎn)生沖突。
前述本發(fā)明與目標(biāo)系統(tǒng)之間的雙向埠，在本發(fā)明的裝置端為位址固定的埠，在目標(biāo)系統(tǒng)則為本發(fā)明進(jìn)入其系統(tǒng)的ROM的定址范圍內(nèi)的可規(guī)劃值。如此，則又不與目標(biāo)系統(tǒng)內(nèi)任何裝置起沖突。
因?yàn)槟繕?biāo)系統(tǒng)的ROM的容量為未知值，所以，本發(fā)明內(nèi)提供數(shù)種常用ROM的容量選擇，以應(yīng)付不同目標(biāo)系統(tǒng)的需求。本發(fā)明所采取的手段，系以輸出埠控制位址線，在不同容量的ROM時，可開關(guān)某些位址信號線。因?yàn)橛杀景l(fā)明的輸出埠控制，故對于目標(biāo)系統(tǒng)的ROM的容量亦可由程式設(shè)定。
參閱圖4，本發(fā)明在實(shí)際運(yùn)用時的連接情形。
本發(fā)明的裝置(35)系連接在終端設(shè)備(36)與待開發(fā)，除錯或?qū)W習(xí)用的目標(biāo)系統(tǒng)(37)之間的開發(fā)工具。其中連接本發(fā)明與終端設(shè)備的連接線(39)，可因設(shè)計用途而異，可以為標(biāo)準(zhǔn)雙向通信埠(如習(xí)用的RS-232)，也可能為特別設(shè)計的界面卡的延伸線，如有必要時;也可將本發(fā)明的裝置，直接設(shè)計在界面卡內(nèi)(如圖7所示)，因考慮其可攜性(PORTABLE)，應(yīng)以第6圖所示的作法較佳。圖中(38)為本發(fā)明連接在目標(biāo)系統(tǒng)ROM的排線，其寬度可視目標(biāo)系統(tǒng)上使用的ROM而定。本發(fā)明對于目標(biāo)系統(tǒng)的主要控制線(38′)系連接于目標(biāo)CPU的RESET接腳。
要令目標(biāo)系統(tǒng)與本發(fā)明的裝置交談，必須將一段可在目標(biāo)系統(tǒng)執(zhí)行的程式，插入(INSERT)在目標(biāo)系統(tǒng)內(nèi)，且不得因任何動作而破壞使用的程式。在此不同目標(biāo)系統(tǒng)(不同CPU)時，需采取不同的處理手段。茲將本發(fā)明于運(yùn)行時的必備軟件作業(yè)，配合圖式詳細(xì)說明如下本發(fā)明的裝置在架設(shè)(INSTALL)之初，需要由終端設(shè)備(個人電腦)下截(DOWNLOAD)其不同目標(biāo)系統(tǒng)的操作軟件，此軟件以目標(biāo)CPU的語言寫成，其主要任務(wù)為經(jīng)由雙向埠與本發(fā)明的裝置交談，由若干達(dá)到不同功能的片段組成。如讀出目標(biāo)CPU的暫存器(REGISTERS)，某段記憶體內(nèi)容的傾印(DUMP)……等特定的功能。相當(dāng)于一段小規(guī)模應(yīng)用、學(xué)習(xí)時用的“監(jiān)督程式”的組合。
這些適用于目標(biāo)系統(tǒng)的監(jiān)督程式，被截和系統(tǒng)記憶體(12)內(nèi)，而非直接載入使用記憶體(04)。此段程式因?yàn)楣τ脝渭?，不會占用很大記憶體(12)的空間?？蓪⒂洃涹w(12)作成相當(dāng)大容量，令其保持監(jiān)督程式的三至四倍的容量。以確定有足夠空間保存部分目標(biāo)系統(tǒng)的程式與變數(shù)(VARIABLES)，以及運(yùn)用于目標(biāo)系統(tǒng)的監(jiān)督程式。
接著，在必要時，可將下載使用者程式別使用者記憶體(04)內(nèi)，以便使用者執(zhí)行其程式，或進(jìn)行修改、除錯。若使用者未載入任何程式，則本發(fā)明的裝置即直接進(jìn)入監(jiān)管目標(biāo)系統(tǒng)。
要令目標(biāo)系統(tǒng)進(jìn)入確知狀態(tài)，則必需操控目標(biāo)系統(tǒng)的某些接腳，所有的CPU都有一主要控制用的RESET接腳，在此接腳動作之后的狀態(tài)為已知，為了確實(shí)掌握目標(biāo)系統(tǒng)的狀態(tài)，所以本發(fā)明又以一個埠加入緩沖電路(09)作為輸出，以控制目標(biāo)系統(tǒng)。
參閱圖1和圖5，圖5系將二記憶體部分放大的細(xì)部說明圖式。因使用記憶體(04)內(nèi)有使用的程式，不得破壞其內(nèi)容，所以欲在目標(biāo)系統(tǒng)執(zhí)行交談程式之前，必須先對目標(biāo)系統(tǒng)的記憶體作妥善處理;交談程式開始運(yùn)行之前，必須作如下的安排1、將目標(biāo)系統(tǒng)的RESET向量的連續(xù)數(shù)個(3到5)BYTES的內(nèi)容(51)，搬到記憶體(12)內(nèi)的特定位置(40)予以保存。
此處原如使用程式的RESET向量值，在一個開發(fā)、學(xué)習(xí)階段，可能為未知內(nèi)容，本發(fā)明的裝置一概予以保留。
2、將予存在本發(fā)明內(nèi)記憶體(12)的數(shù)BYTE內(nèi)容(41)搬入第一步驟的位址(39)內(nèi)，此數(shù)BYTE的內(nèi)容是系統(tǒng)的已知向量，假設(shè)令其向量指向(45)，則系統(tǒng)確知可控制目標(biāo)CPU經(jīng)(09)控制后的執(zhí)行位址。
3、同理，將已知向量起始的記憶體內(nèi)容(42)，搬適當(dāng)長度到保存目標(biāo)程式(43)的所在，再由記憶體(12)搬移一段執(zhí)行特定交談功能的程式(44)在此處。
此段程式的互相搬動者之中，屬于使用者(04)的程式部分所搬移的長度(42)，不得小于由系統(tǒng)記憶體(12)搬移過去的長度(44)，以免因“蓋過”而破壞使用的程式。
4、欲執(zhí)行交談時，由本發(fā)明的控制令記憶體(04)與目標(biāo)系統(tǒng)連接，再由輸出(09)啟動目標(biāo)系統(tǒng)，此時即可令目標(biāo)系統(tǒng)透過雙向埠(06)與本發(fā)明的裝置的輸入、出埠(08)進(jìn)行命令、資料的交流。
5、必須更改目標(biāo)系統(tǒng)的交談程式時，首令目標(biāo)系統(tǒng)進(jìn)入RESET狀態(tài)，再取回目標(biāo)記憶體(04)的控制權(quán)，然后將原先由目標(biāo)記憶體(04)內(nèi)搬出的程式，搬回原處復(fù)原。重復(fù)上述1到4的動作即可。
6、欲執(zhí)行使用者程式時，只須將使用者的程式復(fù)原，控制權(quán)交給使用者程式即可。
以上操作過程系在本發(fā)明的裝置內(nèi)進(jìn)行，可自動依需求，由記憶體(12)搬動適用的片段程式到(04)，以進(jìn)行開發(fā)系統(tǒng)應(yīng)具備的功能，使用者在終端(個人電腦)側(cè)的操作，完全在于命令階層，不含有任何困擾。例如使用者在鍵盤輸入代表顯示目標(biāo)CPU內(nèi)暫存器的命令“R”，則本發(fā)明的裝置即進(jìn)行完成此命令的上述動作……。
由于記憶體(12)的內(nèi)容系由終端裝置載入的，所以在更換不同目標(biāo)系統(tǒng)時，對于本發(fā)明的裝置面言，只需由終端裝置載入不同應(yīng)用程式即可，硬件電路上無需任何異動。若有必要時，可將記憶體(12)暫為二部分一為目標(biāo)CPU的片段程式的組合，將之錄于ROM內(nèi)，另一部分為ROM，如此可因不同目標(biāo)系統(tǒng)，僅換不同的ROM即可。
本發(fā)明使用的記憶體(12)的資料匯流排，并無一定寬度的限制，此記憶體的匯流排寬度系完全跟隨目標(biāo)系統(tǒng)。
綜合上述;任何電腦系統(tǒng)的開發(fā)、學(xué)習(xí)、除錯工作時，不需更換開發(fā)工具的任何硬件，即可進(jìn)行。如此，教育訓(xùn)練單位、電腦、電子產(chǎn)品產(chǎn)業(yè)者，不必重復(fù)投資，充分發(fā)揮投資效益。
本發(fā)明所提出的方法與實(shí)施的裝置，在現(xiàn)有技術(shù)中未曾見到，同時兼具有成本低廉、升級容易、以一當(dāng)百的特點(diǎn);尤其重要的是本發(fā)明完全取消習(xí)用代換CPU的技術(shù)，采用更簡便、更不易改形狀、包裝的ROM為進(jìn)入目標(biāo)系統(tǒng)的手段。
本發(fā)明使得電腦應(yīng)用人員在不更換任何硬件的條件下，可以進(jìn)行任何以ROM為程式、資料(常數(shù))所在的系統(tǒng)，更換不同的CPU時，僅需更換其載入軟件即可。尤其對于從事研究開發(fā)以及教育訓(xùn)練單位而言，投資最少而適用最廣。對于將來的新的CPU又有能力、輕易的升級勝任，實(shí)質(zhì)上，是一種價值極高的發(fā)明。
由于半導(dǎo)體科技一日千里的進(jìn)步，本發(fā)明的實(shí)施手段顯然并非僅限上述的方法，因此，對于熟悉該項(xiàng)技術(shù)者，包括采取客戶制IC(ASIC)等多種設(shè)計也應(yīng)含在本發(fā)明之內(nèi)。
權(quán)利要求
1.一種不更換中央處理機(jī)的電腦開發(fā)工具，其特征是以唯讀記憶體作為進(jìn)入系統(tǒng)目標(biāo)為路徑，另搭配主要控制用連接線，以取得該目標(biāo)系統(tǒng)的完全操縱，并可令該目標(biāo)系統(tǒng)經(jīng)其記憶體所在位址輸出其運(yùn)算，處理結(jié)果，其所需時序是由標(biāo)準(zhǔn)記憶體所能取得的信號中產(chǎn)生。
2.按權(quán)利要求所述的不更換中央處理機(jī)的電腦開發(fā)工具，其特征是控制該目標(biāo)系統(tǒng)的命令及資料，是由該目標(biāo)系統(tǒng)的記憶體內(nèi)傳送的。
3.按權(quán)利要求1所述的不更換中央處理機(jī)的電腦開發(fā)工具，其特征是該目標(biāo)系統(tǒng)內(nèi)的記憶體雙向溝通的解碼位址是可經(jīng)由程式規(guī)劃。
4.按權(quán)利要求1所述的不更換中央處理機(jī)的電腦開發(fā)工具，其特征是該目標(biāo)系統(tǒng)內(nèi)的記憶體的容量，是可由不同作業(yè)程式規(guī)劃。
5.按權(quán)利要求1所述的不更換中央處理機(jī)的電腦開發(fā)工具，其特征是控制該目標(biāo)系統(tǒng)溝通的匯流排寬度，是可因該目標(biāo)系統(tǒng)的差異而可予以不同作業(yè)程式規(guī)劃。
全文摘要
本發(fā)明涉及一種電腦產(chǎn)品開發(fā)工具，特別是指不更換中央處理機(jī)的電腦開發(fā)工具。它主要是以唯讀記憶體作為進(jìn)入系統(tǒng)目標(biāo)的路徑，另搭配主要控制用連接線，以取得該目標(biāo)系統(tǒng)的完全操縱，并可令該目標(biāo)系統(tǒng)經(jīng)其記憶體所在位址輸出其運(yùn)算、處理結(jié)果，其所需時序是由標(biāo)準(zhǔn)記憶體所能取得的信號中產(chǎn)生。從而，避免了重復(fù)投資，成本降低，而且擴(kuò)大了使用領(lǐng)域。
文檔編號G06F1/00GK1095831SQ9310509
公開日1994年11月30日 申請日期1993年5月22日 優(yōu)先權(quán)日1993年5月22日
發(fā)明者劉光萬 申請人:劉光萬