專利名稱：可編程地址譯碼器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電子計算機單元電路的地址譯碼器。
地址譯碼器是電子計算機系統(tǒng)的單元電路之一，應(yīng)用極為廣泛?，F(xiàn)有的譯碼電路都是地址信號直接轉(zhuǎn)換電路，輸出狀態(tài)僅由瞬時的輸入狀態(tài)決定，對于確定的地址信號輸入產(chǎn)生確定的地址信號輸出，但當(dāng)計算機運行一個地址信號與計算機監(jiān)控程序地址信號重疊的用戶程序時，由于譯碼器輸出不能調(diào)節(jié)，所以必須先修改用戶程序地址信號，以避免譯碼器將用戶程序地址信號誤作為監(jiān)控程序地址信號，浪費了計算機運行時間，不利于調(diào)試用戶程序。
本發(fā)明的目的是為了克服上述的不足之處，而提供一種便于調(diào)試用戶程序、提高計算機運行效率的譯碼輸出受編程信號控制的可編程地址譯碼器。
本發(fā)明的技術(shù)解決方案是這樣的可編程地址譯碼器包括一個地址鎖存單元和一個控制邏輯單元，其特征是還有一個編程鎖存單元。待譯碼的地址信號、編程信號分別由端口輸入至地址鎖存單元、編程鎖存單元，并分別鎖存于各單元的輸出端，控制信號由端口分別輸入至地址鎖存單元、編程鎖存單元和控制邏輯單元，在控制信號的作用下，控制邏輯單元將分別鎖存于地址鎖存單元輸出端的地址信號、編程鎖存單元輸出端的編程信號進行邏輯比較，由輸出端口輸出受編程信號控制的地址譯碼信號。為了解編程鎖存單元輸出端狀態(tài)，可有一個編程狀態(tài)輸出單元，編程狀態(tài)輸出單元在控制信號的作用下，將編程鎖存單元輸出端狀態(tài)輸出至編程鎖存單元輸入端。
本發(fā)明的可編程地址譯碼器也可以再有一個編程選擇單元。編程選擇信號由端口輸入至編程選擇單元，經(jīng)譯碼變換后輸出至編程鎖存單元和控制邏輯單元，編程信號由端口輸入至編程鎖存單元和控制邏輯單元，編程鎖存單元將這一輸入信號鎖存于端口輸入的編程選擇信號指定的編程鎖存單元輸出端某一組位置，待譯碼的地址信號由端口輸入至地址鎖存單元，并鎖存于其輸出端，控制信號由端口分別輸入至地址鎖存單元、編程鎖存單元、控制邏輯單元和編程選擇單元，在編程信號、控制信號和編程選擇單元輸出信號的控制下，控制邏輯單元將分別鎖存于地址鎖存單元輸出端的待譯碼的地址信號、編程鎖存單元輸出端的編程信號進行邏輯比較，由輸出端口輸出受編程信號控制的地址譯碼信號。編程狀態(tài)輸出單元在控制信號的作用下，將編程鎖存單元輸出端狀態(tài)由編程選擇單元譯碼變換后的編程選擇信號指定的某一組位置輸出至編程鎖存單元輸入端。編程狀態(tài)輸出單元也可以在控制信號的作用下，將編程鎖存單元輸出端狀態(tài)直接由端口輸出。為簡化電路結(jié)構(gòu)，可將編程信號輸入端至控制邏輯單元的輸入連線和編程選擇單元至控制邏輯單元的連線去掉。
在任何一個確定時刻，譯碼器輸出端口除輸出標(biāo)志位外，最多只可能有一位輸出有效譯碼信號，其它各位均輸出無效譯碼信號。輸出標(biāo)志位為特定狀態(tài)時，表明譯碼器有有效譯碼輸出，否則表明譯碼器無有效譯碼輸出。
本發(fā)明的可編程地址譯碼器用于地址總線專用的計算機系列時，可將地址鎖存單元去掉，待譯碼的地址信號由端口直接輸入至控制邏輯單元。
本發(fā)明的可編程地址譯碼器可以通過制造一片專用集成電路實現(xiàn)。
附

圖1為現(xiàn)有技術(shù)中帶輸入鎖存的譯碼器結(jié)構(gòu)方框圖。
附圖2為本發(fā)明實施例1結(jié)構(gòu)方框圖。
附圖3為本發(fā)明實施例1電原理圖。
附圖4為本發(fā)明實施例2結(jié)構(gòu)方框圖。
附圖5為本發(fā)明實施例2電原理圖。
附圖6為本發(fā)明實施例3結(jié)構(gòu)方框圖。
附圖7為本發(fā)明實施例3的編程狀態(tài)輸出單元電原理圖。
附圖8為本發(fā)明實施例4結(jié)構(gòu)方框圖。
附圖9為本發(fā)明實施例4的編程狀態(tài)輸出單元電原理圖。
附圖10為本發(fā)明實施例5結(jié)構(gòu)方框圖。
附圖11為本發(fā)明實施例5的編程狀態(tài)輸出單元電原理圖。
現(xiàn)結(jié)合附圖所示實施例對本發(fā)明作出詳細說明實施例1圖3中，Ⅰ為地址鎖存單元，鎖存器u1選用74LS373，它的3、4、7腳分別與待譯碼的地址信號輸入端口A各位A0、A1、A2連接;2(A′0)、5(A′1)、6(A′2)腳分別并接異或門G1、G5的一個輸入端，G3、G4的一個輸入端，G2、G6的一個輸入端;1、10腳與電源VSS并接，20腳連接電源VCC，11腳連接控制信號輸入端口C的地址鎖存選片端CEA。Ⅱ為編程鎖存單元，鎖存器u2選用74LS273，它的3、4、7、8、13、14、17、18腳分別與編程信號輸入端口B各位B0、B1、B2、B3、B4、B5、B6、B7連接;2(B′0)、5(B′1)、6(B′2)、12(B′4)、15(B′5)、16(B′6)腳分別連接異或門G5、G4、G6、G1、G3、G2的另一個輸入端，9(B′3)、19(B′7)腳分別連接或門G11、G12的一個輸入端，1腳與D觸發(fā)器u3的1腳、u4的13腳、控制信號輸入端口C的復(fù)位端RB并接，11腳與D觸發(fā)器u3的3腳、u4的11腳、控制信號輸入端口C的編程選片端CEB并接，10腳與鎖存器u1的1腳連接，20腳連接電源VCC。Ⅲ為控制邏輯單元，D觸發(fā)器u3選用74LS74，它的14腳，2、4腳分別串接電阻R2、R1后并接于電源VCC，7腳連接電源VSS，6腳與控制信號輸入端口C的初始控制端BG，分別連接與門G7的輸入端;D觸發(fā)器u4選用74LS74，它的14腳，10、12腳分別串接電阻R3、R4后并接于電源VCC，7腳連接電源VSS，8腳與控制信號輸入端口C的初始控制端RG1分別連接與門G8的輸入端;或門G11的另外二個輸入端分別連接與門G7的輸出端和控制信號輸入端口C的?？刂贫薌;或門G12的另外二個輸入端分別連接與門G8的輸出端和控制信號輸入端口C的常控制端G;異或門G1、G2、G3和或門G12的輸出端分別連接或門G9的各輸入端;異或門G4、G5、G6和或門G11的輸出端分別連接或門G10的各輸入端;或門G9、G10的輸出端分別為輸出端口Q的Q1位和Q0位，與非門G13的輸入端分別連接或門G9、G10的輸出端后，它的輸出端為輸出端口Q的Qf位。
各種控制信號由端口C輸入到地址鎖存單元Ⅰ、編程鎖存單元Ⅱ和控制邏輯單元Ⅲ，控制地址鎖存單元Ⅰ和編程鎖存單元Ⅱ內(nèi)部信號傳送，控制端口B′和控制邏輯單元Ⅲ工作狀態(tài)，編程信號由端口B輸入到編程鎖存單元Ⅱ，并鎖存于端口B′，為譯碼器地址信號輸入與譯碼輸出建立對應(yīng)關(guān)系，待譯碼的地址信號由端口A輸入到地址鎖存單元Ⅰ，并鎖存于端口A′。在控制信號作用下，控制邏輯單元Ⅲ將端口A′鎖存的待譯碼的地址信號和端口B′鎖存的編程信號進行邏輯比較，由端口Q輸出受編程信號控制的地址譯碼信號。編程信號一般來自計算機系統(tǒng)數(shù)據(jù)總線，地址信號來自計算機系統(tǒng)地址總線，控制信號根據(jù)具體情況進行設(shè)置。當(dāng)譯碼器接受復(fù)位信號后，初始控制端RG0、RG1對譯碼器輸出有控制作用;當(dāng)譯碼器接受編程信號后，初始控制端RG0、RG1失去控制譯碼器輸出的作用，本實施例結(jié)構(gòu)簡單，適用于要求譯碼器輸出位數(shù)不多的計算機系統(tǒng)。
實施例2圖5中，Ⅳ為地址鎖存單元，鎖存器u5選用74LS373，它的3、4腳分別與待譯碼的地址信號輸入端口A各位A0、A1連接;2(A′0)、5(A′1)腳分別并接異或門G30、G34、G38、G42、的一個輸入端，G31、G35、G39、G43的一個輸入端;1、10腳與電源VSS并接，20腳連接電源VCC，11腳連接控制信號輸入端口C的地址鎖存選片端CEA。V為編程鎖存單元，鎖存器u6、u7、u8、u9均選用74LS273，u6的3、4腳分別與編程信號輸入端口B各位B0、B1連接;2(B′00)、5(B′01)腳分別并接異或門G30、G33的一個輸入端，G31、G32的一個輸入端;10、20腳分別連接電源VSS、VCC;1腳與u7的1腳、u8的1腳、u9的1腳、控制信號輸入端口C的復(fù)位端RB并接;11腳連接或門G22的輸出端。u7的4腳和非門G14的輸入端、u6的4腳并接;3腳和非門G15的輸出端、u9的3腳并接;10、20腳分別連接電源VSS、VCC;2腳連接非門G26的輸入端;5(B′11)腳和異或門G35、G36的一個輸入端并接;11腳連接或門G23的輸出端。u8的4腳和非門G14的輸出端、u9的4腳并接;3腳和非門G15的輸入端、u6的3腳并接;10、20腳分別連接電源VSS、VCC;2(B′20)腳和異或門G38、G41的一個輸入端并接;5腳連接非門G27的輸入端;11腳連接或門G24的輸出端。u9的10、20腳分別連接電源VSS、VCC;2、5腳分別連接非門G28、G29的輸入端;11腳連接或門G25的輸出端。非門G26輸出端(B′10)與異或門G34、G37的一個輸入端并接;非門G27輸出端(B′21)與異或門G39、G40的一個輸入端并接;非門G28輸出端(B′30)與異或門G42、G45的一個輸入端并接;非門G29輸出端(B′31)與異或門G43、G44的一個輸入端并接。Ⅵ為編程選擇單元，或門G18的二個輸入端分別與編程選擇信號輸入端口D各位D0、D1和非門G17、G16的輸入端并接;或門G19的一個輸入端和非門G17的輸出端、或門G21的一個輸入端并接，G19的另一個輸入端連接非門G16的輸入端;或門G20的一個輸入端連接非門G17的輸入端，另一個輸入端和非門G16的輸出端、或門G21的另一個輸入端并接;或門G18、G19、G20、G21的輸出端分別與或門G22、G23、G24、G25的一個輸入端連接，G22、G23、G24、G25的另一個輸入端并接后再與控制信號輸入端口C的編程選片端CEB連接。Ⅶ為控制邏輯單元，異或門G32、G36、G40、G44的另一個輸入端與鎖存器u6的4腳并接;異或門G33、G37、G41、G45的另一個輸入端與鎖存器u6的3腳并接。D觸發(fā)器u10、u11、u12、u13選用74LS74，u10的2、4腳分別串接電阻R6、R9后和14腳并接于電源VCC，5(W0)腳及異或門G30、G31的輸出端分別連接或門G54的輸入端，3腳連接或非門G50的輸出端，G50的二個輸入端分別與異或門G32、G33的輸出端連接，G50的另一個輸入端與或非門G51、G52、G53的一個輸入端及控制信號輸入端口C的編程選片端CEB并接，u10、u11、u12、u13各自的7腳并接于電源VSS;D觸發(fā)器u11的10、12腳分別串接電阻R7、R8后和14腳并接于電源VCC，9(W1)腳及異或門G34、G35的輸出端分別連接或門G55的輸入端，11腳連接或非門G51的輸出端，G51的二個輸入端分別與異或門G36、G37的輸出端連接;D觸發(fā)器u12的2、4腳分別串接電阻R10、R9后和14腳并接于電源VCC，5(W2)腳及異或門G38、G39的輸出端分別連接或門G56的輸入端，3腳連接或非門G52的輸出端，G52的二個輸入端分別與異或門G40、G41的輸出端連接;D觸發(fā)器u13的10、12腳分別串接電阻R11、R12后和14腳并接于電源VCC，9(W3)腳及異或門G42、G43的輸出端分別連接或門G57的輸入端，11腳連接或非門G53的輸出端，G53的二個輸入端分別與異或門G44、G45的輸出端連接;與門G46、G47、G48、G49的一個輸入端分別與或門G22、G23、G24、G25的輸出端連接，G46、G47、G48、G49的另一個輸入端與控制信號輸入端口C的復(fù)位端RB并接，G46、G47、G48、G49的輸出端分別與D觸發(fā)器u10的1腳、u11的13腳、u12的1腳、u13的13腳連接;或門G54、G55、G56、G57的另一個輸入端和控制信號輸入端口C的常控制端G并接，G54、G55、G56、G57的輸出端分別為輸出端口Q的Q0、Q1、Q2、Q3位，與非門G58的輸入端分別連接G54、G55、G56、G57的輸出端后，它的輸出端為輸出端口Q的Qf位。
各種控制信號由端口C輸入到地址鎖存單元Ⅳ、編程鎖存單元Ⅴ、編程選擇單元Ⅵ和控制邏輯單元Ⅶ，控制地址鎖存單元Ⅳ、編程鎖存單元Ⅴ和編程選擇單元Ⅵ內(nèi)部信號傳送，控制端口B′和控制邏輯單元Ⅶ工作狀態(tài)，編程選擇信號由端口D輸入到編程選擇單元Ⅵ，譯碼變換后到達編程鎖存單元Ⅴ和控制邏輯單元Ⅶ，編程信號經(jīng)端口B輸入到編程鎖存單元Ⅴ和控制邏輯單元Ⅶ，編程鎖存單元Ⅴ將此種輸入信號鎖存于由端口D信號指定的端口B′某一組位置，為譯碼器地址輸入與譯碼輸出建立對應(yīng)關(guān)系，待譯碼的地址信號由端口A輸入到地址鎖存單元Ⅳ，并鎖存于端口A′。在端口B、端口C和編程選擇單元Ⅵ輸入信號控制下，控制邏輯單元Ⅶ將端口A′鎖存的待譯碼的地址信號和端口B′鎖存的編程信號進行邏輯比較，由端口Q輸出受編程信號控制的地址譯碼信號。編程信號和編程選擇信號一般來自計算機系統(tǒng)數(shù)據(jù)總線，地址信號來自計算機系統(tǒng)地址總線，控制信號根據(jù)具體情況進行設(shè)置。當(dāng)譯碼器接受復(fù)位信號后，其輸入、輸出關(guān)系與現(xiàn)有地址譯碼器完全相同。本實施例適用于要求譯碼器輸出位數(shù)較多的計算機系統(tǒng)。
實施例3與圖3比較，只是增加了一個如圖7所示的編程狀態(tài)輸出單元Ⅷ，其余的電路是一樣的。編程狀態(tài)輸出單元Ⅷ由緩沖器u14組成，u14選用74LS244，它的18、16、14、12、9、7、5、3腳分別并接于編程信號輸入端口B的各位B0、B1、B2、B3、B4、B5、B6、B7、;2、4、6、8、11、13、15、17腳分別并接于鎖存器u2的2(B′0)、5(B′1)、6(B′2)、9(B′3)、12(B′4)、15(B′5)、16(B′6)、19(B′7)腳;10、20腳分別連接電源VSS、VCC;1、19腳連接并入控制信號輸入端口C的編程狀態(tài)輸出選片端CEC。
實施例4與圖5比較，只是增加了一個如圖9所示的編程狀態(tài)輸出單元Ⅸ，其余的電路是一樣的，編程狀態(tài)輸出單元Ⅸ的鎖存器u19選用74LS273，緩沖器u16、u17、u18、u19選用74LS244，u15的3、4、7、8腳分別并接于或門G18、G19、G20、G21的輸出端;10、20腳分別連接電源VSS、VCC;1、11腳分別并接控制信號輸入端口C的復(fù)位端RB和連接并入控制信號輸入端口C的編程狀態(tài)輸出預(yù)選片端CER;2、5、6、9腳分別連接或門G59、G60、G61、G62的一個輸入端，G59、G60、G61、G62的另一個輸入端并接后連接并入控制信號輸入端口C的編程狀態(tài)輸出選片端CE0，G59、G60、G61、G62的輸出端分別與緩沖器u16的1腳、u17的19腳、u18的1腳、u19的19腳連接;u16的18、16腳、u17的9、7腳、u18的18、16腳、u19的9、7腳分別與編程信號輸入端口B的B0、B1位并接;u16、u17、u18、u19各自的10、20腳分別與電源VSS、VCC并接;U16的2、4腳、u17的11、13腳、u18的2、4腳、u19的11、13腳分別并接于端口B′00、B′01、B′10、B′11、B′20、B′21、B′30、B′31。
實施例5與圖5比較，只是增加了一個如圖11所示的編程狀態(tài)輸出單元X，其余的電路是一樣的。編程狀態(tài)輸出單元X由緩沖器u20組成，u20選用74LS244，它的18、16、14、12、9、7、5、3腳分別為其輸出端口E各位E0、E1、E2、E3、E4、E5、E6、E7，輸出端口E一般與計算機數(shù)據(jù)總線連接;2、4、6、8、11、13、15、17腳分別并接于端口B′00、B′01、B′10、B′11、B′20、B′21、B′30、B′31，10、20腳分別連接電源VSS、VCC，1、19腳連接并入控制信號輸入端口C的編程狀態(tài)輸出選片端CE0。
在實施例2、4、5中，為簡化電路結(jié)構(gòu)，在圖5中，可將編程信號輸入端口B至控制邏輯單元Ⅶ的輸入連線和編程選擇單元Ⅵ至控制邏輯單元Ⅶ的連線去掉，并相應(yīng)地去掉異或門G32、G33、G36、G37、G40、G41、G44、G45、與門G46、G47、G48、G49或非門G50、G51、G52、G53、D觸發(fā)器u10、u11、u12、u13、電阻R5、R6、R7、R8、R9、R10、R11、R12;或門G54、G55、G56、G57由四輸入或門改為三輸入或門。各種控制信號由端口C輸入到地址鎖存單元Ⅳ、編程鎖存單元Ⅴ、編程選擇單元Ⅵ和控制邏輯單元Ⅶ，控制地址鎖存單元Ⅳ、編程鎖存單元Ⅴ和編程選擇單元Ⅵ內(nèi)部信號傳送，控制端口B′和控制邏輯單元Ⅶ工作狀態(tài)。編程選擇信號由端口D輸入到編程選擇單元Ⅵ，譯碼變換后到達編程鎖存單元Ⅴ，編程信號經(jīng)端口B輸入到編程鎖存單元Ⅴ，編程鎖存單元Ⅴ將此種信號鎖存于由端口D信號指定的端口B′某一組位置，為譯碼器地址輸入與譯碼輸出建立對應(yīng)關(guān)系，待譯碼的地址信號由端口A輸入到地址鎖存單元Ⅳ，并鎖存于端口A′。在端口C控制信號作用下，控制邏輯單元Ⅶ對端口A′鎖存的待譯碼的地址信號和端口B′鎖存的編程信號進行邏輯比較，由端口Q輸出受編程信號控制的地址譯碼信號。
本發(fā)明由于采用以上設(shè)計，這種譯碼器形成的存貯器地址可以由軟件任意調(diào)節(jié)。在運行用戶程序前，只要對譯碼器進行選擇性編程，使對應(yīng)于用戶程序的譯碼器輸出位的狀態(tài)與用戶程序地址狀態(tài)相適應(yīng)，使對應(yīng)于監(jiān)控程序的譯碼器輸出位的狀態(tài)與前述輸出位狀態(tài)相偏離，譯碼器就輸出受編程信號控制的地址譯碼信號。提高了計算機運行效率，便于調(diào)試用戶程序，有利于計算機操作系統(tǒng)對存貯器的管理。編程鎖存單元輸出端的狀態(tài)，在一定的條件下，可由編程信號輸入端讀出，便于對譯碼器的編程。
權(quán)利要求
1.一種可編程地址譯碼器，它包括一個地址鎖存單元(Ⅰ)和一個控制邏輯單元(Ⅲ)，其特征是還有一個編程鎖存單元(Ⅱ)，待譯碼的地址信號、編程信號分別由端口A、B輸入至地址鎖存單元(Ⅰ)、編程鎖存單元(Ⅱ)，并分別鎖存于各單元的輸出端A′、B′，控制信號由端口C分別輸入至地址鎖存單元(Ⅰ)、編程鎖存單元(Ⅱ)和控制邏輯單元(Ⅲ)，在控制信號的作用下，控制邏輯單元(Ⅲ)將分別鎖存于地址鎖存單元(Ⅰ)輸出端A′的地址信號、編程鎖存單元(Ⅱ)輸出端B′的編程信號進行邏輯比較，由輸出端口Q輸出受編程信號控制的地址譯碼信號。
2.如權(quán)利要求1所述的可編程地址譯碼器，其特征是它可以再有一個編程選擇單元(Ⅵ)，編程選擇信號由端口D輸入至編程選擇單元(Ⅵ)，經(jīng)譯碼變換后輸出至編程鎖存單元(Ⅴ)和控制邏輯單元(Ⅶ)，編程信號由端口B輸入至編程鎖存單元(Ⅴ)和控制邏輯單元(Ⅶ)，編程鎖存單元(Ⅴ)將這一輸入信號鎖存于由端口D輸入的編程選擇信號指定的編程鎖存單元(Ⅴ)輸入端B′某一組位置，待譯碼的地址信號由端口A輸入至地址鎖存單元(Ⅳ)，并鎖存于其輸出端A′，控制信號由端口C分別輸入至地址鎖存單元(Ⅳ)、編程鎖存單元(Ⅴ)、控制邏輯單元(Ⅶ)和編程選擇單元(Ⅵ)，在編程信號、控制信號和編程選擇單元(Ⅵ)輸出信號的控制下，控制邏輯單元(Ⅶ)將分別鎖存于地址鎖存單元(Ⅳ)輸出端A′的待譯碼的地址信號、編程鎖存單元(Ⅴ)輸出端B′的編程信號進行邏輯比較，由輸出端口Q輸出受編程信號控制的地址譯碼信號。
3.如權(quán)利要求1所述的可編程地址譯碼器，其特征是可有一個編程狀態(tài)輸出單元(Ⅷ)，編程狀態(tài)輸出單元(Ⅷ)在控制信號的作用下，將編程鎖存單元(Ⅱ)輸出端B′狀態(tài)輸出至編程鎖存單元(Ⅱ)輸入端B。
4.如權(quán)利要求2所述的可編程地址譯碼器，其特征是可有一個編程狀態(tài)輸出單元(Ⅸ)，編程狀態(tài)輸出單元(Ⅸ)在控制信號的作用下，將編程鎖存單元(Ⅴ)輸出端B′狀態(tài)由編程選擇單元(Ⅵ)譯碼變換后的編程選擇信號指定的某一組位置輸出至編程鎖存單元(Ⅴ)輸入端B。
5.如權(quán)利要求4所述的可編程地址譯碼器，其特征是編程狀態(tài)輸出單元(Ⅹ)也可以在控制信號的作用下，將編程鎖存單元(Ⅴ)輸出端B′狀態(tài)直接由端口E輸出。
6.如權(quán)利要求2或4或5所述的可編程地址譯碼器，其特征是可將編程信號輸入端口B至控制邏輯單元(Ⅶ)的輸入連線和編程選擇單元(Ⅵ)至控制邏輯單元(Ⅶ)的連線去掉。
7.如權(quán)利要求1或2或3或4或5所述的可編程地址譯碼器，其特征是將它用于地址總線專用的計算機系列時，可將地址鎖存單元(Ⅰ)、(Ⅳ)去掉，待譯碼的地址信號由端口A直接輸入至控制邏輯單元(Ⅲ)、(Ⅶ)。
8.如權(quán)利要求6所述的可編程地址譯碼器，其特征是將它用于地址總線專用的計算機系列時，可將地址鎖存單元(Ⅳ)去掉，待譯碼的地址信號由端口A直接輸入至控制邏輯單元(Ⅶ)。
9.如權(quán)利要求1或2或3或4或5所述的可編程地址譯碼器，其特征是它可以通過制造一片專用集成電路實現(xiàn)。
10.如權(quán)利要求6所述的可編程地址譯碼器，其特征是它可以通過制造一片專用集成電路實現(xiàn)。
11.如權(quán)利要求7所述的可編程地址譯碼器，其特征是它可以通過制造一片專用集成電路實現(xiàn)。
12.如權(quán)利要求8所述的可編程地址譯碼器，其特征是它可以通過制造一片專用集成電路實現(xiàn)。
全文摘要
本發(fā)明提供了一種用于電子計算機的可編程地址譯碼器。它由地址鎖存單元、控制邏輯單元、編程鎖存單元、編程選擇單元組成。由它形成的存貯器地址可由軟件任意調(diào)節(jié)。在運行用戶程序前，只要進行選擇性編程，使對應(yīng)于用戶程序的譯碼器輸出位的狀態(tài)與用戶程序地址狀態(tài)相適應(yīng)，使對應(yīng)于監(jiān)控程序的譯碼器輸出位的狀態(tài)與前述輸出位狀態(tài)相偏離，就輸出受編程信號控制的地址譯碼信號。提高了計算機運行效率，便于調(diào)試用戶程序，有利于計算機操作系統(tǒng)對存貯器的管理。
文檔編號G06F9/30GK1059608SQ9110675
公開日1992年3月18日 申請日期1991年7月22日 優(yōu)先權(quán)日1991年7月22日
發(fā)明者廖赤丁 申請人:廖赤丁