本技術(shù)涉及計(jì)算機(jī)，特別涉及一種自動觸發(fā)cpu燒錄bios的電路。

背景技術(shù)：

1、計(jì)算機(jī)bios負(fù)責(zé)開機(jī)時對計(jì)算機(jī)系統(tǒng)的各項(xiàng)硬件進(jìn)行初始化設(shè)置和測試，以確保系統(tǒng)能夠正常工作。若硬件不正常則立即停止工作，并把出錯的設(shè)備信息反饋給用戶。bios是用于聯(lián)系計(jì)算機(jī)硬件與軟件程序之間的一組程序，該程序?yàn)橛?jì)算機(jī)提供最低級及最直接的硬件控制。bios包含了系統(tǒng)加電自檢(power?on?system?test，post)程序模塊及系統(tǒng)啟動自舉程序模塊，這些程序模塊主要負(fù)責(zé)主板與其它計(jì)算機(jī)硬設(shè)備通信的作用。

2、當(dāng)計(jì)算機(jī)接通電源后，bios將進(jìn)行檢查計(jì)算機(jī)內(nèi)部所有設(shè)備，包括對微處理器(cpu)、內(nèi)存、系統(tǒng)主板、cmos內(nèi)存、并行和串行通信子系統(tǒng)、軟盤和硬盤子系統(tǒng)以及鍵盤進(jìn)行測試。自檢測試完成后，系統(tǒng)將在指定的驅(qū)動器中尋找操作系統(tǒng)，并向內(nèi)存中裝入操作系統(tǒng)。如果bios出現(xiàn)故障，計(jì)算機(jī)系統(tǒng)一開機(jī)便無法執(zhí)行如內(nèi)存(ram)、硬盤(hd)、中央處理器(cpu)等的檢測，則計(jì)算機(jī)系統(tǒng)便無法順利完成開機(jī)程序。

3、當(dāng)bios的制造商發(fā)表了較新版本的bios，制造商便會將bios的快速程序與包括更新bios的程序代碼的更新檔案通過網(wǎng)絡(luò)供使用者自行下載以更新計(jì)算機(jī)系統(tǒng)的bios。使用者將bios制造商所提供的快速程序與包括bios程序代碼的更新檔案自網(wǎng)絡(luò)下載至本地端的主機(jī)后，便可利用bios的快速程序?qū)ios的更新檔案再程序化至bios內(nèi)存中，以覆蓋原先的bios內(nèi)容或新增的bios內(nèi)容，完成bios的更新程序。其中，在升級更新過程中，通過cpu配合燒錄其它mcu進(jìn)行燒錄，其電路成本高。

技術(shù)實(shí)現(xiàn)思路

1、本實(shí)用新型解決的技術(shù)問題是，提供一種成本低的自動觸發(fā)cpu燒錄bios的電路。

2、本實(shí)用新型提供一種自動觸發(fā)cpu燒錄bios的電路，包括開關(guān)電路單元、自鎖電路單元及指示電路單元，所述開關(guān)電路與所述自鎖電路單元及所述指示電路單元電連接，用于開啟所述指示電路單元；所述自鎖電路單元與所述cpu及所述指示電路單元電連接，用于保持所述指示電路單元發(fā)出指示信號預(yù)設(shè)時間。

3、優(yōu)選地，所述開關(guān)電路單元包括第一電阻、第二電阻及第一場效應(yīng)管，所述第一電阻的第一端與所述第一場效應(yīng)管的源極電連接，所述第一電阻的第二端與所述自鎖電路單元電連接；所述第二電阻的第一端與所述第一場效應(yīng)管的柵極電連接，所述第二電阻的第二端與所述第一電阻的第二端電連接；所述第一場效應(yīng)管的源極用于與電源電連接，所述第一場效應(yīng)管的漏極與所述指示電路單元電連接。

4、優(yōu)選地，所述開關(guān)電路單元還包括第一電容，所述第一電容的第一端與所述第一場效應(yīng)管的源極電連接，所述第一電容的第二端與所述第一場效應(yīng)管的柵極電連接。

5、優(yōu)選地，所述自鎖電路單元包括第三電阻及第二場效應(yīng)管，所述第三電阻的第一端與所述cpu電連接，所述第三電阻的第二端與所述第二場效應(yīng)管的柵極電連接；所述第二場效應(yīng)管的源極接地，所述第二場效應(yīng)管的漏極與所述第一電阻的第二端電連接。

6、優(yōu)選地，所述自鎖電路單元還包括第二電容，所述第二電容的第一端與所述第二場效應(yīng)管的柵極電連接，所述第二電容的第二端接地。

7、優(yōu)選地，所述自鎖電路單元還包括第一二極管，所述第一二極管的陽極與所述cpu電連接，所述第一二極管的陰極與所述第三電阻的第一端電連接；所述第三電阻通過所述第一二極管與所述cpu電連接。

8、優(yōu)選地，所述自鎖電路單元還包括第二二極管，所述第二二極管的陽極與所述第一場效應(yīng)管的漏極電連接，所述第二二極管的陰極與所述第二場效應(yīng)管的柵極電連接。

9、優(yōu)選地，所述指示電路單元包括第三二極管，所述第三二極管的陽極與所述第一場效應(yīng)管的漏極電連接，所述第三二極管的陰極接地。

10、優(yōu)選地，所述指示電路單元還包括第四電阻，所述第四電阻的第一端與所述三二極管的陰極電連接，所述第四電阻的第二端接地，所述第三二極管的陰極通過所述第四電阻接地。

11、優(yōu)選地，所述第一場效應(yīng)管為p溝道增強(qiáng)型場效應(yīng)管。

12、優(yōu)選地，所述自動觸發(fā)cpu燒錄bios的電路還包括延時電路單元，所述延時電路單元包括第五電阻、第六電阻、第七電阻、第三電容、第四電容、第三場效應(yīng)管及第四場效應(yīng)管，所述第五電阻的第一端用于與電源電連接，所述第五電阻的第二端與所述第三場效應(yīng)管的柵極電連接；

13、所述第六電阻的第一端用于與所述cpu電連接，所述第六電阻的第二端與所述第三場效應(yīng)管的漏極及所述第四場效應(yīng)管的柵極電連接；所述第七電阻的第一端與所述第四場效應(yīng)管的漏極電連接，所述第七電阻的第二端用于與電源開關(guān)電連接；所述第三電容的第一端與所述第五電阻的第二端電連接，所述第三電容的第二端接地；所述第四電容的第一端與所述第六電阻的第二端電連接，所述第四電容的第二端接地；所述第三場效應(yīng)管的源極及第四場效應(yīng)管的源極接地。

14、本實(shí)用新型具有如下有益效果：本實(shí)用新型通過開關(guān)電路單元、自鎖電路單元及指示電路單元之間的配合，所述開關(guān)電路與所述自鎖電路單元及所述指示電路單元電連接，用于開啟所述指示電路單元；所述自鎖電路單元與所述cpu及所述指示電路單元電連接，用于保持所述指示電路單元發(fā)出指示信號預(yù)設(shè)時間。當(dāng)需要燒錄時，cpu通過延時觸發(fā)開機(jī)信號后將開關(guān)電路開啟，從而指示電路單元發(fā)出指示信號，并通過所述自鎖電路使所述指示信號保持預(yù)設(shè)時間。在燒錄完成，計(jì)算機(jī)自動重啟后自鎖電路單元掉電，從而使指示信號自動熄滅。該電路具有結(jié)構(gòu)簡單及成本低的優(yōu)點(diǎn)。

技術(shù)特征：

1.一種自動觸發(fā)cpu燒錄bios的電路，其特征在于，包括開關(guān)電路單元、自鎖電路單元及指示電路單元，所述開關(guān)電路單元與所述自鎖電路單元及所述指示電路單元電連接，用于開啟所述指示電路單元；所述自鎖電路單元與所述cpu及所述指示電路單元電連接，用于保持所述指示電路單元發(fā)出指示信號預(yù)設(shè)時間。

2.如權(quán)利要求1所述的自動觸發(fā)cpu燒錄bios的電路，其特征在于，所述開關(guān)電路單元包括第一電阻、第二電阻及第一場效應(yīng)管，所述第一電阻的第一端與所述第一場效應(yīng)管的源極電連接，所述第一電阻的第二端與所述自鎖電路單元電連接；所述第二電阻的第一端與所述第一場效應(yīng)管的柵極電連接，所述第二電阻的第二端與所述第一電阻的第二端電連接；所述第一場效應(yīng)管的源極用于與電源電連接，所述第一場效應(yīng)管的漏極與所述指示電路單元電連接。

3.如權(quán)利要求2所述的自動觸發(fā)cpu燒錄bios的電路，其特征在于，所述開關(guān)電路單元還包括第一電容，所述第一電容的第一端與所述第一場效應(yīng)管的源極電連接，所述第一電容的第二端與所述第一場效應(yīng)管的柵極電連接。

4.如權(quán)利要求2所述的自動觸發(fā)cpu燒錄bios的電路，其特征在于，所述自鎖電路單元包括第三電阻及第二場效應(yīng)管，所述第三電阻的第一端與所述cpu電連接，所述第三電阻的第二端與所述第二場效應(yīng)管的柵極電連接；所述第二場效應(yīng)管的源極接地，所述第二場效應(yīng)管的漏極與所述第一電阻的第二端電連接。

5.如權(quán)利要求4所述的自動觸發(fā)cpu燒錄bios的電路，其特征在于，所述自鎖電路單元還包括第二電容，所述第二電容的第一端與所述第二場效應(yīng)管的柵極電連接，所述第二電容的第二端接地。

6.如權(quán)利要求4所述的自動觸發(fā)cpu燒錄bios的電路，其特征在于，所述自鎖電路單元還包括第一二極管，所述第一二極管的陽極與所述cpu電連接，所述第一二極管的陰極與所述第三電阻的第一端電連接；所述第三電阻通過所述第一二極管與所述cpu電連接。

7.如權(quán)利要求4所述的自動觸發(fā)cpu燒錄bios的電路，其特征在于，所述自鎖電路單元還包括第二二極管，所述第二二極管的陽極與所述第一場效應(yīng)管的漏極電連接，所述第二二極管的陰極與所述第二場效應(yīng)管的柵極電連接。

8.如權(quán)利要求7所述的自動觸發(fā)cpu燒錄bios的電路，其特征在于，所述指示電路單元包括第三二極管，所述第三二極管的陽極與所述第一場效應(yīng)管的漏極電連接，所述第三二極管的陰極接地。

9.如權(quán)利要求8所述的自動觸發(fā)cpu燒錄bios的電路，其特征在于，所述指示電路單元還包括第四電阻，所述第四電阻的第一端與所述三二極管的陰極電連接，所述第四電阻的第二端接地，所述第三二極管的陰極通過所述第四電阻接地。

10.如權(quán)利要求1所述的自動觸發(fā)cpu燒錄bios的電路，其特征在于，所述自動觸發(fā)cpu燒錄bios的電路還包括延時電路單元，所述延時電路單元包括第五電阻、第六電阻、第七電阻、第三電容、第四電容、第三場效應(yīng)管及第四場效應(yīng)管，所述第五電阻的第一端用于與電源電連接，所述第五電阻的第二端與所述第三場效應(yīng)管的柵極電連接；

技術(shù)總結(jié)
本技術(shù)公開一種自動觸發(fā)CPU燒錄BIOS的電路，其包括開關(guān)電路單元、自鎖電路單元及指示電路單元，所述開關(guān)電路單元與所述自鎖電路單元及所述指示電路單元電連接，用于開啟所述指示電路單元；所述自鎖電路單元與所述CPU及所述指示電路單元電連接，用于保持所述指示電路單元發(fā)出指示信號預(yù)設(shè)時間。本技術(shù)具有結(jié)構(gòu)簡單及成本低的優(yōu)點(diǎn)。

技術(shù)研發(fā)人員：陳振武
受保護(hù)的技術(shù)使用者：深圳市智微智能科技股份有限公司
技術(shù)研發(fā)日：20240122
技術(shù)公布日：2024/12/17