本申請實施例涉及計算機領(lǐng)域，具體而言，涉及一種pcie芯片的中斷測試系統(tǒng)和方法、存儲介質(zhì)及電子設(shè)備。

背景技術(shù)：

1、pcie(periphera1?component?interconnect?express)協(xié)議因為其低開銷、低延遲和高數(shù)據(jù)傳輸速率的特點，被廣泛應(yīng)用于多種場景和設(shè)備中。為了更好的服務(wù)pcie設(shè)備，對應(yīng)設(shè)備的專屬芯片應(yīng)運而生，如負責圖形處理的gpu芯片，負責存儲控制的raid卡芯片以及網(wǎng)絡(luò)通信的nic芯片，這些芯片都支持msi-x中斷特性。

2、在pcie的眾多特性中，msi-x(message?signaled?interrupts-extened)是一種中斷技術(shù)，它允許pcie設(shè)備發(fā)送多達2048個獨立的中斷向量給cpu，極大地提高了中斷處理的效率和靈活性，msi-x在高性能服務(wù)器、存儲設(shè)備和網(wǎng)絡(luò)設(shè)備中發(fā)揮重要作用。

3、現(xiàn)有的msi-x測試方法對dut的配置是在用戶態(tài)發(fā)起，對不同配置期望不同的結(jié)果，在內(nèi)核態(tài)處理msi-x中斷，增加了對預期結(jié)果檢測的難度。

4、針對相關(guān)技術(shù)中，對測試芯片的配置是在用戶態(tài)發(fā)起，對不同配置期望不同的結(jié)果，但在內(nèi)核態(tài)處理msi-x中斷，增加了對預期結(jié)果檢測的難度的技術(shù)問題，尚未提出有效的解決方案。

技術(shù)實現(xiàn)思路

1、本申請實施例提供了一種pcie芯片的中斷測試系統(tǒng)和方法、存儲介質(zhì)及電子設(shè)備，以至少解決相關(guān)技術(shù)中，對測試芯片的配置是在用戶態(tài)發(fā)起，對不同配置期望不同的結(jié)果，但在內(nèi)核態(tài)處理msi-x中斷，增加了對預期結(jié)果檢測的難度的問題。

2、根據(jù)本申請的一個實施例，提供了一種pcie芯片的中斷測試系統(tǒng)，包括：用戶態(tài)，用于通過多個線程分別將多個進程標識發(fā)送至內(nèi)核態(tài)，其中，所述多個線程與所述多個進程標識—一對應(yīng)，所述多個線程均用于執(zhí)行中斷測試任務(wù)；所述內(nèi)核態(tài)，用于根據(jù)所述多個進程標識觸發(fā)多個中斷測試任務(wù)，并在所述多個中斷測試任務(wù)執(zhí)行完成的情況下，通過回調(diào)函數(shù)將所述多個中斷測試任務(wù)對應(yīng)的目標信息發(fā)送至所述用戶態(tài)，其中，所述目標信息至少包括：執(zhí)行中斷測試任務(wù)的中斷通道的中斷號；所述用戶態(tài)，還用于在接收到多個所述目標信息的情況下，根據(jù)多個所述目標信息確定所述多個中斷測試任務(wù)的測試結(jié)果。

3、在一個示例性實施例中，所述用戶態(tài)，還用于：建立多個中斷通道與所述pcie芯片的多個任務(wù)隊列的綁定關(guān)系，其中，所述多個任務(wù)隊列中均存儲有中斷測試任務(wù)；根據(jù)所述綁定關(guān)系確定不同中斷測試任務(wù)的驗證方式，其中，所述驗證方式用于確定所述測試結(jié)果。

4、在一個示例性實施例中，所述用戶態(tài)，還包括：異步信號處理器，用于根據(jù)所述驗證方式和所述多個中斷通道的中斷號為所述多個中斷通道配置信號處理行為，得到多個信號處理行為，其中，所述多個中斷通道中每一個中斷通道與至少一個信號處理行為對應(yīng)。

5、在一個示例性實施例中，所述用戶態(tài)，還用于：通過多個第一線程分別獲取所述內(nèi)核態(tài)通過所述回調(diào)函數(shù)發(fā)送至所述用戶態(tài)的多個所述目標信息，其中，所述多個線程包括所述多個第一線程，所述多個第一線程與多個所述目標信息一一對應(yīng)；對多個所述目標信息進行解析，得到多個第一中斷號；根據(jù)所述多個第一中斷號分別匹配每一個第一中斷號對應(yīng)的一組第一信號處理行為，得到多組第一信號處理行為，其中，每一組第一信號處理行為包括至少一個第一信號處理行為；確定所述用戶態(tài)對應(yīng)的應(yīng)用層的類別；根據(jù)所述應(yīng)用層的類別分別在每一組第一信號處理行為中確定出第二信號處理行為，得到多個第二信號處理行為，其中，所述多個第一中斷號與所述多個第二信號處理行為一一對應(yīng)；通過所述多個第一線程分別執(zhí)行所述多個第二信號處理行為，得到多個信號處理結(jié)果；根據(jù)所述多個信號處理結(jié)果確定所述多個中斷測試任務(wù)的測試結(jié)果。

6、在一個示例性實施例中，所述內(nèi)核態(tài)，還包括：中斷控制器，用于生成多個中斷向量，其中，所述多個中斷向量用于指示多個內(nèi)核態(tài)標識與多個中斷通道之間的對應(yīng)關(guān)系。

7、在一個示例性實施例中，所述中斷控制器，還用于：在接收到所述多個進程標識的情況下，根據(jù)所述多個進程標識在所述pc?le芯片的多個任務(wù)隊列中匹配多個第一任務(wù)隊列；分別觸發(fā)所述多個第一任務(wù)隊列中的中斷測試任務(wù)；在多個所述中斷測試任務(wù)執(zhí)行完成的情況下，調(diào)用所述回調(diào)函數(shù)。

8、在一個示例性實施例中，所述中斷控制器，還用于：將所述多個進程標識轉(zhuǎn)換為多個所述內(nèi)核態(tài)標識；分別根據(jù)所述中斷號和配置信息生成多個所述目標信息，并將多個所述目標信息發(fā)送至所述用戶態(tài)。

9、根據(jù)本申請的另一個實施例，提供了一種pcie芯片的中斷測試方法，應(yīng)用于用戶態(tài)，包括：通過多個線程分別將多個進程標識發(fā)送至內(nèi)核態(tài)，其中，所述多個線程與所述多個進程標識一一對應(yīng)，所述多個線程均用于執(zhí)行中斷測試任務(wù)，所述多個進程標識用于指示所述內(nèi)核態(tài)觸發(fā)多個中斷測試任務(wù)，并在所述多個中斷測試任務(wù)執(zhí)行完成的情況下，通過回調(diào)函數(shù)將所述多個中斷測試任務(wù)對應(yīng)的目標信息發(fā)送至所述用戶態(tài)，所述目標信息至少包括：執(zhí)行中斷測試任務(wù)的中斷通道的中斷號；在接收到多個所述目標信息的情況下，根據(jù)多個所述目標信息確定所述多個中斷測試任務(wù)的測試結(jié)果。

10、根據(jù)本申請的又一個實施例，還提供了一種計算機可讀存儲介質(zhì)，所述計算機可讀存儲介質(zhì)中存儲有計算機程序，其中，所述計算機程序被設(shè)置為運行時執(zhí)行上述任一項方法實施例中的步驟。

11、根據(jù)本申請的又一個實施例，還提供了一種電子設(shè)備，包括存儲器和處理器，所述存儲器中存儲有計算機程序，所述處理器被設(shè)置為運行所述計算機程序以執(zhí)行上述任一項方法實施例中的步驟。

12、根據(jù)本申請的又一個實施例，還提供了一種計算機程序產(chǎn)品，包括計算機程序，所述計算機程序被處理器執(zhí)行時實現(xiàn)本申請各個實施例中所述方法的步驟。

13、通過本申請，提出了一種pcie芯片的中斷測試系統(tǒng)，包括：用戶態(tài)，用于通過多個線程分別將多個進程標識發(fā)送至內(nèi)核態(tài)，線程與進程標識一一對應(yīng)，這多個線程均用于執(zhí)行中斷測試任務(wù)；內(nèi)核態(tài)用于根據(jù)多個進程標識觸發(fā)多個中斷測試任務(wù)，并在中斷測試任務(wù)執(zhí)行完成的情況下，通過回調(diào)函數(shù)將這多個中斷測試任務(wù)對應(yīng)的目標信息發(fā)送至用戶態(tài)，其中，目標信息至少包括：執(zhí)行中斷測試任務(wù)的中斷通道的中斷號；用戶態(tài)還用于在接收到多個目標信息的情況下，根據(jù)這多個目標信息確定這些中斷測試任務(wù)的測試結(jié)果；采用上述系統(tǒng)，測試人員可以在用戶態(tài)對測試芯片的msi-x做相關(guān)配置并在用戶態(tài)檢測測試結(jié)果，減少了內(nèi)核態(tài)的編程工作，并提高了對預期結(jié)果檢測的精準度；從而解決了相關(guān)技術(shù)中對測試芯片的配置是在用戶態(tài)發(fā)起，對不同配置期望不同的結(jié)果，但在內(nèi)核態(tài)處理msi-x中斷，增加了對預期結(jié)果檢測的難度的問題。

技術(shù)特征：

1.一種pcie芯片的中斷測試系統(tǒng)，其特征在于，

2.根據(jù)權(quán)利要求1所述的pcie芯片的中斷測試系統(tǒng)，其特征在于，

3.根據(jù)權(quán)利要求2所述的pcie芯片的中斷測試系統(tǒng)，其特征在于，

4.根據(jù)權(quán)利要求3所述的pcie芯片的中斷測試系統(tǒng)，其特征在于，

5.根據(jù)權(quán)利要求1所述的pcie芯片的中斷測試系統(tǒng)，其特征在于，

6.根據(jù)權(quán)利要求5所述的pcie芯片的中斷測試系統(tǒng)，其特征在于，

7.根據(jù)權(quán)利要求6所述的pcie芯片的中斷測試系統(tǒng)，其特征在于，

8.一種pcie芯片的中斷測試方法，其特征在于，應(yīng)用于權(quán)利要求1至7中任一項所述的用戶態(tài)，

9.一種計算機可讀存儲介質(zhì)，其特征在于，

10.一種電子設(shè)備，包括存儲器、處理器以及存儲在所述存儲器上并可在所述處理器上運行的計算機程序，其特征在于，

技術(shù)總結(jié)
本申請實施例提供了一種PCIe芯片的中斷測試系統(tǒng)和方法、存儲介質(zhì)及電子設(shè)備，其中，該PCIe芯片的中斷測試系統(tǒng)包括：用戶態(tài)，用于通過多個線程分別將多個進程標識發(fā)送至內(nèi)核態(tài)，其中，所述多個線程與所述多個進程標識一一對應(yīng)，所述多個線程均用于執(zhí)行中斷測試任務(wù)；所述內(nèi)核態(tài)，用于根據(jù)所述多個進程標識觸發(fā)多個中斷測試任務(wù)，并在所述多個中斷測試任務(wù)執(zhí)行完成的情況下，通過回調(diào)函數(shù)將所述多個中斷測試任務(wù)對應(yīng)的目標信息發(fā)送至所述用戶態(tài)，其中，所述目標信息至少包括：執(zhí)行中斷測試任務(wù)的中斷通道的中斷號；所述用戶態(tài)，還用于在接收到多個所述目標信息的情況下，根據(jù)多個所述目標信息確定所述多個中斷測試任務(wù)的測試結(jié)果。

技術(shù)研發(fā)人員：張亮,寧寧
受保護的技術(shù)使用者：山東云海國創(chuàng)云計算裝備產(chǎn)業(yè)創(chuàng)新中心有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/19