技術(shù)特征：

1.一種FFT處理器，包括輸入模塊、運算模塊以及輸出模塊，所述運算模塊包括基2蝶式運算單元，其特征在于，所述基2蝶式運算單元至少包括一個用于統(tǒng)一浮點輸入數(shù)據(jù)指數(shù)的指數(shù)對齊電路,用于執(zhí)行定點數(shù)據(jù)運算的運算單元以及用于執(zhí)行指數(shù)規(guī)格化處理的規(guī)格化電路；

所述指數(shù)對齊電路將指數(shù)對齊后的浮點輸入數(shù)據(jù)的統(tǒng)一的指數(shù)部分傳輸至所述規(guī)格化電路；所述運算單元接收指數(shù)對齊后的浮點輸入數(shù)據(jù)的基數(shù)部分并執(zhí)行對應(yīng)的FFT運算；

所述規(guī)格化電路根據(jù)所述指數(shù)部分，對所述運算單元的運算結(jié)果執(zhí)行指數(shù)規(guī)格化處理以生成浮點輸出數(shù)據(jù)；

所述運算單元包括一個或多個定點加法器、定點乘法器和/或定點減法器；

所述運算模塊包括：輸入級運算模塊和若干遞歸運算模塊；

所述遞歸運算模塊至少包括延時單元、用于替換轉(zhuǎn)接器的緩存單元以及所述基2蝶式運算單元；

所述緩存單元在預(yù)定的時鐘周期內(nèi)，根據(jù)對應(yīng)的控制信號，輸入第一輸入信號或第二輸入信號至所述基2蝶式運算單元中；所述第一輸入信號為原始輸入信號，所述第二輸入信號為原始輸入信號經(jīng)過第一階段的基2蝶式運算的運算結(jié)果；

所述運算模塊包括：第一輸入級運算模塊；

所述第一輸入級運算模塊包括至少一個延時單元、用于保存參與第一級基2蝶式運算的旋轉(zhuǎn)因子的旋轉(zhuǎn)因子保存單元以及所述基2蝶式運算單元；

所述第一輸入級運算模塊接收輸入模塊的輸入信號，執(zhí)行FFT運算的第一級基2蝶式運算；

所述運算模塊還包括：第二輸入級運算模塊；

所述第二輸入級運算模塊至少包括一個延時轉(zhuǎn)換器和數(shù)據(jù)選擇器；所述第二輸入級運算模塊通過所述數(shù)據(jù)選擇器，在預(yù)定的時鐘周期，控制所述基2蝶式運算單元執(zhí)行第一級基2蝶式運算或第二級基2蝶式運算；

所述第一輸入級運算模塊的輸入信號包括2路并行輸入的基2運算數(shù)據(jù)DataA和DataBase、數(shù)據(jù)使能信號Ena和幀同步信號Sync；該第一輸入級運算模塊的輸出信號包括：2路并行輸出的基2運算結(jié)果DataA和DataBase、輸出結(jié)果使能信號Ena和輸出幀同步信號Sync；

所述基2蝶式運算單元用于基2蝶形運算，其輸入信號包括并行輸入運算數(shù)據(jù)DataA和DataBase、幀同步信號Sync、數(shù)據(jù)使能信號Ena和用于基2蝶形運算的旋轉(zhuǎn)因子；

延時單元將輸入Sync和Ena信號延時輸出，保證輸出信號Sync和Ena與基2蝶式運算單元的輸出結(jié)果DataA和DataB配合使用；

所述第二輸入級運算模塊，還包含了一個由延時轉(zhuǎn)接器和數(shù)據(jù)選擇器構(gòu)成的反饋環(huán)路。

2.根據(jù)權(quán)利要求1所述的FFT處理器，其特征在于，所述緩存單元包括：數(shù)據(jù)選擇器、輸入控制電路、輸出控制電路以及至少兩個雙接口RAM；

所述數(shù)據(jù)選擇器根據(jù)預(yù)定的切換控制信號，輸入對應(yīng)的輸入信號至所述輸入控制電路；所述輸入控制電路將數(shù)據(jù)緩存在所述雙接口RAM中，并由所述輸出控制電路調(diào)用存儲在所述雙接口RAM中的緩存數(shù)據(jù)。

3.根據(jù)權(quán)利要求2所述的FFT處理器，其特征在于，所述輸入控制電路包括至少一個第一計數(shù)器；

所述輸入控制電路接收緩存數(shù)據(jù)并通過所述第一計數(shù)器，令遞歸運算模塊執(zhí)行對應(yīng)的第一級蝶式運算或第二級蝶式運算。

4.根據(jù)權(quán)利要求2所述的FFT處理器，其特征在于，所述輸出控制電路至少包括一個第二計數(shù)器；所述第二計數(shù)器根據(jù)輸入信號，輸出控制所述遞歸運算模塊執(zhí)行對應(yīng)的蝶式運算的浮點信號。

5.根據(jù)權(quán)利要求1所述的FFT處理器，其特征在于，所述輸入模塊為串并轉(zhuǎn)換模塊；所述串并轉(zhuǎn)換模塊包括兩個延時器；

至少一個所述延時器用于并行輸出FFT運算的時域輸入數(shù)據(jù)以及與所述時域輸入數(shù)據(jù)延遲對應(yīng)個采樣點的延時信號。

6.根據(jù)權(quán)利要求1所述的FFT處理器，其特征在于，通過如下算式計算判斷值：

；其中，L為判斷值，N為FFT運算的采樣點數(shù)量，為向上取整函數(shù)；

在判斷值為奇數(shù)時，通過第一輸入級運算模塊執(zhí)行輸入級運算；

在判斷值為偶數(shù)時，通過第二輸入級運算模塊執(zhí)行輸入級運算。

7.根據(jù)權(quán)利要求6所述的FFT處理器，其特征在于，根據(jù)如下算式計算所述遞歸運算模塊的數(shù)量：

在判斷值為奇數(shù)時，；其中，L為判斷值，S為遞歸運算模塊的數(shù)量；

在判斷值為偶數(shù)時，；其中，L為判斷值，S為遞歸運算模塊的數(shù)量。