一種基于Vxworks的顯卡加速器的制造方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及信號(hào)處理設(shè)備領(lǐng)域,具體是指一種基于Vxworks的顯卡加速器。
【背景技術(shù)】
[0002]如今圖像系統(tǒng)的研究,主要借助于WindML媒體庫(kù)來(lái)實(shí)現(xiàn),但windML不是開(kāi)放的源代碼,所以基于WindML媒體庫(kù)來(lái)實(shí)現(xiàn)的顯示系統(tǒng)不支持3D加速且實(shí)時(shí)性較差。
[0003]采用Vxworks操作系統(tǒng)的PowerPC處理器,支持WindML圖形顯示,可用于3D加速并保障實(shí)時(shí)性。
【實(shí)用新型內(nèi)容】
[0004]本實(shí)用新型的目的在于提供一種基于Vxworks的顯卡加速器,采用基于Vxworks的PowerPC和VGA芯片相結(jié)合的方式,實(shí)現(xiàn)2D圖形加速顯示,具有較高的時(shí)效性,可滿足工業(yè)或航天的應(yīng)用要求。
[0005]本實(shí)用新型通過(guò)下述技術(shù)方案實(shí)現(xiàn):一種基于Vxworks的顯卡加速器,包括PowerPC模塊、FPGA模塊、顯卡加速處理模塊和用于外接插件的連接器,相互連接的PowerPC模塊、FPGA模塊分別通過(guò)顯卡加速處理模塊與連接器連接;所述PowerPC模塊包括PowerPC處理器和分別與PowerPC處理器連接的DDR2內(nèi)存芯片、NorFlash閃存芯片;所述FPGA模塊包括與PowerPC處理器連接的FPGA芯片和分別與FPGA芯片連接的eMMC芯片、NandFlash閃存芯片、Uart控制芯片、Prom配置加載芯片;所述顯卡加速處理模塊包括連接PowerPC處理器與連接器的I路采用VGA芯片的VGA接口。
[0006]進(jìn)一步地,所述PowerPC處理器設(shè)置有第一 LBC引腳、第一 SR1引腳、第一 PCIE引腳、第一 PIC引腳;所述FPGA芯片設(shè)置有與第一 LBC引腳通過(guò)LBC總線連接的第二 LBC引腳、與第一 SR1引腳通過(guò)Rapid1總線連接的第二 SR1引腳、與第一 PCIE引腳通過(guò)PCIe總線連接的第二 PCIE引腳、與第一 PIC引腳通過(guò)IRQ總線連接的第二 PIC引腳。
[0007]進(jìn)一步地,所述PowerPC處理器設(shè)置有與DDR2內(nèi)存芯片通過(guò)DDR總線連接DDR引腳、與NorFlash閃存芯片通過(guò)LBC總線連接的第三LBC引腳和與VGA芯片通過(guò)PCI總線連接的PCI引腳。
[0008]進(jìn)一步地,所述FPGA芯片設(shè)置有與eMMC芯片通過(guò)eMMC總線連接的eMMC引腳、與NandFlash閃存芯片通過(guò)LBC總線連接的第四LBC引腳、與Prom配置加載芯片通過(guò)LBC總線連接的第六LBC引腳。
[0009]進(jìn)一步地,所述顯卡加速處理模塊還包括分別與連接器連接的3路RS232串行接口、4路以太網(wǎng)接口、2路RS422串行接口、I路RS485串行接口;所述3路RS232串行接口中I路采用第一 RS232通信芯片并通過(guò)Uart總線與PowerPC處理器的Duart引腳連接,另外2路分別采用第二 RS232通信芯片、第三RS232通信芯片并通過(guò)Uart總線與Uart控制芯片連接;所述4路以太網(wǎng)接口分別與PowerPC處理器連接;所述2路RS422串行接口分別采用第一 RS422通信芯片、第二 RS422通信芯片且均通過(guò)Uart總線與Uart控制芯片連接;所述I路RS485串行接口采用RS485通信芯片與FPGA芯片連接。
[0010]進(jìn)一步地,所述4路以太網(wǎng)接口對(duì)應(yīng)2個(gè)以太網(wǎng)交換芯片,2路以太網(wǎng)接口為一組采用一個(gè)以太網(wǎng)交換芯片,與同一個(gè)以太網(wǎng)交換芯片對(duì)應(yīng)的2路以太網(wǎng)接口分別通過(guò)GMII總線、RGMII總線與PowerPC處理器連接。
[0011]進(jìn)一步地,所述PowerPC處理器設(shè)置有EMACO引腳、EMAC2引腳、EMACI引腳、EMAC3弓I腳;所述兩個(gè)以太網(wǎng)交換芯片為第一以太網(wǎng)交換芯片和第二以太網(wǎng)交換芯片,4路以太網(wǎng)接口為E0、E2、E1、E3,其中E0對(duì)應(yīng)第一以太網(wǎng)交換芯片并通過(guò)GMII總線與EMAC0引腳連接,E2對(duì)應(yīng)第一以太網(wǎng)交換芯片并通過(guò)RGMII總線與EMAC2引腳連接,El對(duì)應(yīng)第二以太網(wǎng)交換芯片并通過(guò)GMII總線與EMACl引腳連接,E3對(duì)應(yīng)第二以太網(wǎng)交換芯片并通過(guò)RGMII總線與EMAC3引腳連接。
[0012]進(jìn)一步地,還包括分別與PowerPC處理器、FPGA芯片連接的復(fù)位模塊;所述復(fù)位模塊采用CPLD芯片。
[0013]進(jìn)一步地,還包括分別與PowerPC處理器、FPGA芯片、CPLD芯片連接的時(shí)鐘模塊。
[0014]進(jìn)一步地,還包括DC/DC電源模塊。
[0015]本實(shí)用新型與現(xiàn)有技術(shù)相比,具有以下優(yōu)點(diǎn)及有益效果:
[0016](I)本實(shí)用新型采用基于Vxworks的PowerPC和VGA芯片相結(jié)合的方式,實(shí)現(xiàn)圖形顯示,具有較高的時(shí)效性,可滿足工業(yè)或航天的應(yīng)用要求。
[0017](2)本實(shí)用新型集成了RS232通信、RS422通信、RS485通信、以太網(wǎng)網(wǎng)口、eMMC存儲(chǔ)、更便于工業(yè)應(yīng)用。
[0018](3)本實(shí)用新型采用其上增加直接負(fù)責(zé)2D圖形處理和提高2D特殊效果能力的VGA芯片,進(jìn)一步起到2D加速效果。
【附圖說(shuō)明】
[0019]圖1為本實(shí)用新型的連接關(guān)系示意圖。
【具體實(shí)施方式】
[0020]下面結(jié)合實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步地詳細(xì)說(shuō)明,但本實(shí)用新型的實(shí)施方式不限于此。另外,為了更好的說(shuō)明本實(shí)用新型,在下文的【具體實(shí)施方式】中給出了眾多的具體細(xì)節(jié)。本領(lǐng)域技術(shù)人員將理解,沒(méi)有這些具體細(xì)節(jié),本實(shí)用新型同樣可以實(shí)施。在另外一些實(shí)例中,對(duì)于大家熟知的方法、流程、元件和電路未作詳細(xì)描述,以便于凸顯本實(shí)用新型的主匕曰ο
[0021]WindML即Wind Media Library(媒體庫(kù)),它支持多媒體程序運(yùn)行于嵌入式操作系統(tǒng),風(fēng)河公司設(shè)計(jì)它主要是用來(lái)提供基本的圖形、視頻和聲頻技術(shù)以及提供一個(gè)設(shè)計(jì)標(biāo)準(zhǔn)設(shè)備驅(qū)動(dòng)程序框架。
[0022]Vxworks,Wind River System公司推出的一個(gè)實(shí)時(shí)操作系統(tǒng)。
[0023]VxWorks操作系統(tǒng)是Wind River System公司設(shè)計(jì)開(kāi)發(fā)的一種嵌入式實(shí)時(shí)操作系統(tǒng)(RTOS),具有良好的持續(xù)發(fā)展能力、高性能的內(nèi)核以及友好的用戶開(kāi)發(fā)環(huán)境。它以其良好的可靠性和卓越的實(shí)時(shí)性被廣泛應(yīng)用在通信、軍事、航空和航天等高尖技術(shù)及實(shí)時(shí)性要求極高的領(lǐng)域中,如衛(wèi)星通信、軍事演習(xí)、彈道制導(dǎo)和飛機(jī)導(dǎo)航等。
[0024]ffindML(ffind Media Library,媒體庫(kù)),支持基于嵌入式操作系統(tǒng)的多媒體應(yīng)用程序,為多種操作系統(tǒng)提供基本的圖形、視頻、聲頻技術(shù),并且提供了一個(gè)設(shè)計(jì)標(biāo)準(zhǔn)設(shè)備驅(qū)動(dòng)程序的框架,WindML還提供了一系列工具用來(lái)處理輸入設(shè)備和過(guò)程事件,不具有實(shí)時(shí)操作功能。
[0025]實(shí)施例1:
[0026]本實(shí)施例的一種基于Vxworks的顯卡加速器,如圖1所示,主要是通過(guò)下述技術(shù)方案實(shí)現(xiàn):包括PowerPC模塊、FPGA模塊、顯卡加速處理模塊和用于外接插件的連接器,相互連接的PowerPC模塊、FPGA模塊分別通過(guò)顯卡加速處理模塊與連接器連接;所述PowerPC模塊包括PowerPC處理器和分別與PowerPC處理器連接的DDR2內(nèi)存芯片、NorFlash閃存芯片;所述FPGA模塊包括與PowerPC處理器連接的FPGA芯片和分別與FPGA芯片連接的eMMC芯片、NandFlash閃存芯片、Uart控制芯片、Prom配置加載芯片;所述顯卡加速處理模塊包括連接PowerPC處理器與連接器的I路采用VGA芯片的VGA接口。
[0027]在使用時(shí),VGA芯片直接2D圖像處理并給以2D特殊效果,從而使得整個(gè)顯卡加速器具有加速能力。
[0028]vxworks操作系統(tǒng)的實(shí)現(xiàn)實(shí)時(shí)性,支持任務(wù)優(yōu)先級(jí)和時(shí)間片輪詢(xún),即將任務(wù)按優(yōu)先級(jí)分類(lèi),當(dāng)優(yōu)先級(jí)高的任務(wù)到來(lái)優(yōu)先執(zhí)行,在優(yōu)先級(jí)相同的時(shí)候按照時(shí)間片輪換執(zhí)行,由于CPU的頻率很高,給用戶的體驗(yàn)感為,所有的任務(wù)都在執(zhí)行,而且保證不同任務(wù)執(zhí)行的先后無(wú)區(qū)別。
[0029]Vxfforks操作系統(tǒng)的實(shí)現(xiàn)實(shí)時(shí)性還體現(xiàn)在能在限定的時(shí)間內(nèi)執(zhí)行完所規(guī)定的功能,并能在限定的時(shí)間內(nèi)對(duì)外部的異步事件作出響應(yīng)。因此,實(shí)時(shí)性系統(tǒng)主要應(yīng)用于過(guò)程控制、數(shù)據(jù)采集、通信、多媒體信息處理等對(duì)時(shí)間敏感的場(chǎng)合。
[0030]實(shí)施例2:
[0031 ] 本實(shí)施例在實(shí)施例1的基礎(chǔ)上做進(jìn)一步優(yōu)化,進(jìn)一步地,一種基于Vxworks的顯卡加速器,包括PowerPC模塊、FPGA模塊、復(fù)位模塊、時(shí)鐘模塊、電源模塊、顯卡加速處理模塊和連接器,PowerPC模塊、FPGA模塊相互連接,且PowerPC模塊、FPGA模塊分別通過(guò)復(fù)位模塊、時(shí)鐘模塊、電源模塊、顯卡加速處理模塊與連接器連接。
[0032]所述PowerPC模塊用于數(shù)字圖像的處理,鼠標(biāo)鍵盤(pán)的數(shù)據(jù)處理和實(shí)現(xiàn)網(wǎng)絡(luò)通信。
[0033]所述FPGA模塊用于通過(guò)PowerPC處理器實(shí)現(xiàn)PowerPC處理器復(fù)位、NorFlash閃存芯片復(fù)位、NandFlash閃存芯片復(fù)位、通信芯片復(fù)位等功能。
[0034]所述復(fù)位模塊用于在上電時(shí)對(duì)整板進(jìn)行復(fù)位。
[0035]所述時(shí)鐘模塊用于對(duì)PowerPC處理器,顯示芯片,網(wǎng)絡(luò)交換芯片和FPGA芯片等提供整板復(fù)位。
[0036]所述電源模塊用于對(duì)板卡上的所有芯片進(jìn)行復(fù)位。
[0037]所述連接器用于外接插件,與外部連接器相連。
[0038]所述復(fù)位模塊采用CPLD芯片,CPLD芯片分別與PowerPC處理器、FPGA芯片連接。
[0039]所述時(shí)鐘模塊包括晶振芯片和時(shí)鐘芯片,晶振芯片分別與第一以太網(wǎng)交換芯片、第二以太網(wǎng)交換芯片、VGA芯片、Uart控制芯片連接,時(shí)鐘芯片分別與PowerPC處理器、FPGA芯片、CPLD芯片連接。
[0040]所述電源模塊分別與PowerPC處理器、DDR2內(nèi)存芯片、NorFlash閃存芯片、第一以太網(wǎng)交換芯片、第二以太網(wǎng)交換芯片、VGA芯片、FPGA芯片、e麗C芯片、NandFlash閃存芯片、Uart控制芯片、CPLD芯片連接。
[0041 ]所述連接器分別與PowerPC模塊、FPGA模塊、復(fù)位模塊、時(shí)鐘模塊、電源模塊、顯卡加速處理模塊連接。
[0042]本實(shí)施例的其他部分與實(shí)施例1相同,故不再贅述。
[0043]實(shí)施例3:
[0044]本實(shí)施例在實(shí)施例1或2的基礎(chǔ)上做進(jìn)一步優(yōu)化,進(jìn)一步地,一種基于Vxworks的顯卡加速器,包括PowerPC模塊、FPGA模塊、復(fù)位模塊、時(shí)鐘模塊、電源模塊、顯卡加速處理模塊和連接器,PowerPC模塊、FPGA模塊連接相互連接,且PowerPC模塊、FPGA模塊分別通過(guò)復(fù)位模塊、時(shí)鐘模塊、電源模塊、顯卡加速處理模塊與連接器連接。
[0045]所述PowerPC模塊包括PowerPC處理器和分別與PowerPC處理器連接的DDR2內(nèi)存芯片、NorFlash閃存芯片。
[0046]所述PowerPC處理器設(shè)置第一 LBC引腳、第一 SR1引腳、第一 PCIE引腳、第一 PIC引腳、DDR引腳、第三LBC引腳、Duart引腳、EMACO引腳、EMAC2引腳、EMACl引腳、EMAC3弓I腳和PCI引腳。
[0047]所述FPGA模塊包括與PowerPC處理器連接的FPGA芯片和分別與FPGA芯片連接的eMMC芯片、NandFlash閃存芯片、Uart控制芯片、Prom配置加載芯片。
[0048]所述FPGA模塊設(shè)置第二 LBC引腳、第二 SR1引腳、第二 PCIE引腳、第二 PIC引腳、eMMC引腳、第四LBC引腳、第五LBC引腳、第六LBC引腳、10引腳。
[0049]所述第一 LBC引腳與第二 LBC引腳通過(guò)LBC總線連接、第一 SR1引腳與第二 SR1引腳通過(guò)Rapid1總線連接、第一 PCIE引腳與第二 PCIE引腳通過(guò)PCIe總線連接、第一 PIC引腳與第二 PIC引腳通過(guò)IRQ總線連接。
[0050]所述DDR2內(nèi)存芯片通過(guò)DDR總線與DDR引腳連接。所述NorFlash閃存芯片通過(guò)LBC總線與第三LBC引腳連接。所述VGA芯片通過(guò)PCI總線與PCI引腳連接。
[0051 ] 所述eMMC芯片通過(guò)eMMC總線與eMMC引腳連接。所述NandFlash閃存芯片通過(guò)LBC總線與第四LBC引腳連接。所述Uar t控制芯片通過(guò)LBC總線與第五LBC引腳連接。
[0052]所述顯卡加速處理模塊包括I路VGA接口、3路RS232串行接口、4路以太網(wǎng)接口、2路RS422串行接口、I路RS485串行接口。
[0053]所述I路VGA接口采用VGA芯片,3路RS232串行接口分別采用3個(gè)RS232通信芯片,4路以太網(wǎng)接口分別采用2個(gè)以太網(wǎng)交換芯片,2路RS422串行接口采用2個(gè)RS422通信芯片,I路RS485串行接口采用I個(gè)RS485通信芯片。
[0054]所述3個(gè)RS232通信芯片為第一 RS232通信芯片、第二 RS232通信芯片、第三RS232通信芯片。其中,采用第一RS232通信芯片的I路RS232串行接口用于調(diào)試,分別采用第二RS232通信芯片、第三RS232通信芯片的2路RS232串行接口用于數(shù)據(jù)通信。所述第一RS232通信芯片一端與連接器連接且另一端通過(guò)Uar t總線與設(shè)置在PowerPC處理器上的Duart引腳連接。所述第二 RS232通信芯片、第三RS232通信芯片一端與連接器連接且另一端通過(guò)Uart總線與Uart控制芯片連接,再通過(guò)Uart控制芯片與FPGA連接。
[0055]所述2個(gè)以太網(wǎng)交換芯片為第一以太網(wǎng)交換芯片、第二以太網(wǎng)交換芯片。所述4路以太網(wǎng)接口為E0、E2、E1、E3。所述第一以太網(wǎng)交換芯片對(duì)應(yīng)E0、E2,并分別通過(guò)GMII總線與EMACO引腳連接、通過(guò)RGMII總線與EMAC2引腳連接。所述第二以太網(wǎng)交換芯片對(duì)應(yīng)El、E3與連接器連接,并分別通過(guò)GMII總線與EMACl引腳連接、通過(guò)RGMII總線與EMAC3引腳連接。
[0056]實(shí)施例4:
[0057]本實(shí)施例在實(shí)施例1-3任一項(xiàng)的基礎(chǔ)上做進(jìn)一步優(yōu)化,進(jìn)一步地,一種基于Vxworks的顯卡加速器,包括PowerPC模塊、FPGA模塊、鏈路信息處理模塊和用于外接插件接口的連接器,相互連接的PowerPC模塊、FPGA模塊分別通過(guò)鏈路信息處理模塊與連接器連接;所述PowerPC模塊包括PowerPC處理器和分別與PowerPC處理器連接的DDR2內(nèi)存芯片、NorFlash閃存芯片;所述FPGA模塊包括與PowerPC處理器連接的FPGA芯片和分別與FPGA芯片連接的eMMC芯片、NandFlash閃存芯片、Uart控制芯片、Prom配置加載芯片。
[0058]所述顯卡加速處理模塊包括分別與連接器連接的I路VGA接口、3路RS232串行接口、4路以太網(wǎng)接口、2路RS422串行接口、I路RS485串行接口。其中,I路VGA接口采用VGA芯片并與PowerPC處理器連接,3路RS232串行接口采用3個(gè)RS232通信芯片分別與PowerPC處理器、FPGA芯片連接,4路以太網(wǎng)接口分別采用2個(gè)以太網(wǎng)交換芯片與PowerPC處理器連接,2路RS422串行接口采用2個(gè)RS422通信芯片通過(guò)Uart控制芯片與FPGA芯片連接,I路RS485串行接口通過(guò)RS485通信芯片與FPGA芯片連接。
[0059]本實(shí)施例,以基于Vxworks操作系統(tǒng)的PowerPC處理器為核心并外接VGA芯片,用于圖像顯示;與PowerPC處理器連接的DDR2內(nèi)存芯片、與FPGA芯片連接的eMMC芯片,用于數(shù)據(jù)的存儲(chǔ)。
[0060]本實(shí)施例的其他部分與實(shí)施例1-3任一項(xiàng)相同,故不再贅述。
[0061 ] 實(shí)施例5:
[0062]本實(shí)施例在實(shí)施例1-4任一項(xiàng)的基礎(chǔ)上做進(jìn)一步優(yōu)化,所述4路以太網(wǎng)接口均分為2組并分別通過(guò)第一以太網(wǎng)交換芯片、第二以太網(wǎng)交換芯片將連接器與PowerPC處理器連接,同時(shí)第一以太網(wǎng)交換芯片、第二以太網(wǎng)交換芯片相互連接。所述第一以太網(wǎng)交換芯片一端與連接器連接,將從連機(jī)器傳輸?shù)腅O、E2兩路以太網(wǎng)信號(hào)分別通過(guò)GMII總線與EMACO弓I腳連接、通過(guò)RGMII總線與EMAC2引腳連接,實(shí)現(xiàn)連接器與PowerPC處理器之間以太網(wǎng)數(shù)據(jù)的傳輸;所述第二以太網(wǎng)交換芯片一端與連接器連接,將從連機(jī)器傳輸?shù)腅1、E3兩路以太網(wǎng)信號(hào)分別通過(guò)GMII總線與EMACl引腳連接、通過(guò)RGMI3總線與EMAC3引腳連接,實(shí)現(xiàn)連接器與PowerPC處理器之間以太網(wǎng)數(shù)據(jù)的傳輸。
[0063]所述PowerPC處理器的型號(hào)為MPC8548E,內(nèi)部集成4路千兆以太網(wǎng),4路千兆以太網(wǎng)交換口中2路使用GMII總線傳輸且2路使用RGMII總線傳輸。所述第一以太網(wǎng)交換芯片、第二以太網(wǎng)交換芯片的型號(hào)均為88E6046F,內(nèi)部集成4路百兆以太網(wǎng)、2路千兆以太網(wǎng),2路千兆以太網(wǎng)交換口中I路使用GMII總線傳輸且I路使用RGMII總線傳輸。所以,第一以太網(wǎng)交換芯片、第二以太網(wǎng)交換芯片各提供2路千兆以太網(wǎng)交換口用于與PowerPC處理器的連接,同時(shí)第一以太網(wǎng)交換芯片、第二以太網(wǎng)交換芯片各提供I路百兆以太網(wǎng)交換口用于二者互聯(lián),從而形成全交換網(wǎng)絡(luò),網(wǎng)絡(luò)端口經(jīng)網(wǎng)絡(luò)變壓器后通過(guò)連接器輸出。
[0064]本實(shí)施例的其他部分與實(shí)施例1-4任一項(xiàng)相同,故不再贅述。
[0065]實(shí)施例6:
[0066]本實(shí)施例在實(shí)施例1-5任一項(xiàng)的基礎(chǔ)上做進(jìn)一步優(yōu)化,所述PowerPC處理器的型號(hào)為MPC8548系列,具體是指MPCSSASEWowerPC處理器選用Freescale公司的MPC8548E處理器,該處理器屬于Freescale公司QUICCIII系列的中端產(chǎn)品,采用單E500內(nèi)核,最高工作頻率1500MHZ,處理性能3600DMIPS,MPC8548E內(nèi)部提供32KB—級(jí)緩存,提供512KB 二級(jí)緩存,提供4路10/100/10001?^8以太網(wǎng),提供01^1?1'、001?、1^(:、?(:1、?(:^、1^口丨(110等接口,采用CBGA783封裝。
[0067]所述DDR2內(nèi)存芯片的型號(hào)為MT47H128M16。
[0068]所述NorFlash閃存芯片的型號(hào)為S29GL512P系列。NorFlash閃存芯片采用Spans1n公司的NorFlash S29GL512PTF10V1,此芯片為異步操作芯片,最大容量為512Mbit,位寬為16位,存取速度為100ns,采用TS0P56封裝,因XC7K325T最大配置容量為128Mbit,因此,本板配置芯片可存儲(chǔ)4個(gè)配置版本。所述NorFlash閃存芯片用于存放BootRom及系統(tǒng)鏡象。
[0069]所述VGA芯片的型號(hào)為SM502 JGA芯片選用Silicon Mot1n公司的PCI接口嵌入式顯示芯片SM502,此芯片集成8MB顯示緩存,有數(shù)字輸出及模擬輸出,可接VGA顯示器與LCD屏,顯示分辨率最高達(dá)1280x1024。本實(shí)用新型中通過(guò)MPC8548E的PCI接口掛接SM502,通過(guò)底層驅(qū)動(dòng)操作SM502,應(yīng)用層通過(guò)WindML實(shí)現(xiàn)圖形界面顯示,滿足對(duì)VGA接口的要求。
[0070]SM502通過(guò)將優(yōu)化的128位的2D圖形引擎和一個(gè)與本地幀存儲(chǔ)器連接的高帶寬鏈接相結(jié)合,SM502嵌入式繪圖芯片提供面向工業(yè)的2D圖形加速功能。2D圖形引擎也包含一個(gè)命令翻譯器(一個(gè)增強(qiáng)型的DMA引擎),對(duì)于工作在150 MHz的32位數(shù)據(jù)寬度的SDRAM,SM502的DMA引擎讀取2D操作數(shù)的帶寬可達(dá)600 MB/s。這么高的存儲(chǔ)器帶寬使得2D引擎在無(wú)須等待和流水線停止工作的情況下高速運(yùn)行。當(dāng)它在讀取和翻譯命令時(shí),命令翻譯器也可以有條件地轉(zhuǎn)到存儲(chǔ)器空間的另一個(gè)地址上,等待由其他模塊發(fā)送過(guò)來(lái)的狀態(tài)信息。2D圖形引擎同時(shí)還包含一個(gè)色彩空間轉(zhuǎn)換單元。該單元允許從許多的YUV模式直接翻譯到RGB模式。2D圖形引擎還帶有一個(gè)雙線性標(biāo)量器,它可以支持4:1的壓縮和1:216的拉伸。SM502嵌入式繪圖芯片支持存儲(chǔ)器工作在UMA和本地32位模式下。
[0071]所述FPGA芯片的型號(hào)為XC7K325系列,具體是指Χ07Κ325Τ-2ΡΡ6900<^Ρ6Α芯片選用Xi I inx公司的XC7K325T-2FFG900,用于接口管理及部分功能邏輯等。
[0072]所述eMMC芯片的型號(hào)為SMeeiGESAAdMMC芯片為大容量存儲(chǔ)器,自帶嵌入式文件系統(tǒng),不存在壞塊管理,讀寫(xiě)速度也較快等眾多優(yōu)勢(shì),常被用于嵌入式系統(tǒng)中。本實(shí)施例中eMMC芯片選用4片SMI公司的SM661GE8AA,此芯片容量8GB,讀速度40MB/S,寫(xiě)速度20MB/S,滿足大容量存儲(chǔ)的要求,因MPC8548E無(wú)eMMC接口,本板通過(guò)FPGA芯片將eMMC接口轉(zhuǎn)成PCIE接□接入 MPC8548E。
[0073]所述NandFlash閃存芯片的型號(hào)為K9MDG08U5M。
[0074]所述Uart控制芯片的型號(hào)為5Τ160654<^Τ160654與MAX3160配套使用。Uart控制芯片選用Exar公司的Uart協(xié)議芯片ST16C654,集成4路獨(dú)立的Uart,每路Uart均可工作于最高1.5Mbps,每路Uart均帶有64Β的發(fā)送FIFO與接收FIFO。本實(shí)施例考慮到后期高層次應(yīng)用,將ST16C654先接入FPGA芯片,再通過(guò)LBC總線轉(zhuǎn)入MPC8548E。
[0075 ] 所述Prom配置加載芯片的型號(hào)為XCF128P。
[0076]所述第一 RS232通信芯片的型號(hào)為MAX3232。第一 RS232通信芯片,采用3.3V供電,TSS0P16 封裝。
[0077]所述第二 RS232通信芯片、第三RS232通信芯片、第一 RS442通信芯片、第二 RS442通信芯片的型號(hào)均為MAX3160JAX3160是Maxim公司的RS232/RS422電平轉(zhuǎn)換芯片:此芯片RS232接口可工作于IMbps波特率,并且波特率可通過(guò)配置寄存器更改,本板RS232滿足技術(shù)協(xié)議對(duì)最大波特率230400bps的要求;同時(shí),此芯片RS422接口可工作于1Mbps最高波特率,滿足技術(shù)協(xié)議對(duì)RS422最高波特率IMbps的要求。
[0078]所述RS485通信芯片連接FPGA芯片的1接口,所述RS485通信芯片的型號(hào)為AM26C32 系列,具體指 AM26C32MDREP。
[0079]本實(shí)施例的其他部分與實(shí)施例1-5任一項(xiàng)相同,故不再贅述。
[0080]以上所述,僅是本實(shí)用新型的較佳實(shí)施例,并非對(duì)本實(shí)用新型做任何形式上的限制,凡是依據(jù)本實(shí)用新型的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化,均落入本實(shí)用新型的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種基于Vxworks的顯卡加速器,其特征在于:包括PowerPC模塊、FPGA模塊、顯卡加速處理模塊和用于外接插件的連接器,相互連接的PowerPC模塊、FPGA模塊分別通過(guò)顯卡加速處理模塊與連接器連接;所述PowerPC模塊包括PowerPC處理器和分別與PowerPC處理器連接的DDR2內(nèi)存芯片、NorFlash閃存芯片;所述FPGA模塊包括與PowerPC處理器連接的FPGA芯片和分別與FPGA芯片連接的eMMC芯片、NandFlash閃存芯片、Uart控制芯片、Prom配置加載芯片;所述顯卡加速處理模塊包括連接PowerPC處理器與連接器的I路采用VGA芯片的VGA接口。2.根據(jù)權(quán)利要求1所述的一種基于Vxworks的顯卡加速器,其特征在于:所述PowerPC處理器設(shè)置有第一 LBC引腳、第一 SR1引腳、第一 PCIE引腳、第一 PIC引腳;所述FPGA芯片設(shè)置有與第一 LBC引腳通過(guò)LBC總線連接的第二 LBC引腳、與第一 SR1引腳通過(guò)Rapid1總線連接的第二 SR1引腳、與第一 PCIE引腳通過(guò)PCIe總線連接的第二 PCIE引腳、與第一 PIC引腳通過(guò)IRQ總線連接的第二 PIC引腳。3.根據(jù)權(quán)利要求1所述的一種基于Vxworks的顯卡加速器,其特征在于:所述PowerPC處理器設(shè)置有與DDR2內(nèi)存芯片通過(guò)DDR總線連接DDR引腳、與NorFlash閃存芯片通過(guò)LBC總線連接的第三LBC引腳和與VGA芯片通過(guò)PCI總線連接的PCI引腳。4.根據(jù)權(quán)利要求1所述的一種基于Vxworks的顯卡加速器,其特征在于:所述FPGA芯片設(shè)置有與eMMC芯片通過(guò)eMMC總線連接的e麗C引腳、與NandFlash閃存芯片通過(guò)LBC總線連接的第四LBC引腳、與Prom配置加載芯片通過(guò)LBC總線連接的第六LBC引腳。5.根據(jù)權(quán)利要求1-4任一項(xiàng)所述的一種基于Vxworks的顯卡加速器,其特征在于:所述顯卡加速處理模塊還包括分別與連接器連接的3路RS232串行接口、4路以太網(wǎng)接口、2路RS422串行接口、I路RS485串行接口 ;所述3路RS232串行接口中I路采用第一RS232通信芯片并通過(guò)Uart總線與PowerPC處理器的Duart引腳連接,另外2路分別采用第二 RS232通信芯片、第三RS232通信芯片并通過(guò)Uart總線與Uart控制芯片連接;所述4路以太網(wǎng)接口分別與PowerPC處理器連接;所述2路RS422串行接口分別采用第一 RS422通信芯片、第二 RS422通信芯片且均通過(guò)Uart總線與Uart控制芯片連接;所述I路RS485串行接口采用RS485通信芯片與FPGA芯片連接。6.根據(jù)權(quán)利要求5所述的一種基于Vxworks的顯卡加速器,其特征在于:所述4路以太網(wǎng)接口對(duì)應(yīng)2個(gè)以太網(wǎng)交換芯片,2路以太網(wǎng)接口為一組采用一個(gè)以太網(wǎng)交換芯片,與同一個(gè)以太網(wǎng)交換芯片對(duì)應(yīng)的2路以太網(wǎng)接口分別通過(guò)GMII總線、RGMII總線與PowerPC處理器連接。7.根據(jù)權(quán)利要求6所述的一種基于Vxworks的顯卡加速器,其特征在于:所述PowerPC處理器設(shè)置有EMACO引腳、EMAC2引腳、EMACl引腳、EMAC3引腳;所述兩個(gè)以太網(wǎng)交換芯片為第一以太網(wǎng)交換芯片和第二以太網(wǎng)交換芯片,4路以太網(wǎng)接口為E0、E2、E1、E3,其中EO對(duì)應(yīng)第一以太網(wǎng)交換芯片并通過(guò)GMII總線與EMACO引腳連接,E2對(duì)應(yīng)第一以太網(wǎng)交換芯片并通過(guò)RGMII總線與EMAC2引腳連接,El對(duì)應(yīng)第二以太網(wǎng)交換芯片并通過(guò)GMII總線與EMACl引腳連接,E3對(duì)應(yīng)第二以太網(wǎng)交換芯片并通過(guò)RGMII總線與EMAC3引腳連。8.根據(jù)權(quán)利要求1-4任一項(xiàng)所述的一種基于Vxworks的顯卡加速器,其特征在于:還包括分別與PowerPC處理器、FPGA芯片連接的復(fù)位模塊;所述復(fù)位模塊采用CPLD芯片。9.根據(jù)權(quán)利要求8所述的一種基于Vxworks的顯卡加速器,其特征在于:還包括分別與PowerPC處理器、FPGA芯片、CPLD芯片連接的時(shí)鐘模塊。10.根據(jù)權(quán)利要求9所述的一種基于Vxworks的顯卡加速器,其特征在于:還包括DC/DC電源模塊。
【專(zhuān)利摘要】本實(shí)用新型公開(kāi)了一種基于Vxworks的顯卡加速器,包括PowerPC模塊、FPGA模塊、顯卡加速處理模塊和用于外接插件的連接器,相互連接的PowerPC模塊、FPGA模塊分別通過(guò)顯卡加速處理模塊與連接器連接;所述顯卡加速處理模塊包括連接PowerPC處理器與連接器的1路采用VGA芯片的VGA接口。本實(shí)用新型采用基于Vxworks的PowerPC和VGA芯片相結(jié)合的方式,實(shí)現(xiàn)2D圖形加速顯示,具有較高的時(shí)效性,可滿足工業(yè)或航天的應(yīng)用要求。
【IPC分類(lèi)】G06F1/16
【公開(kāi)號(hào)】CN205384545
【申請(qǐng)?zhí)枴緾N201620113158
【發(fā)明人】范小飛
【申請(qǐng)人】成都國(guó)蓉科技有限公司
【公開(kāi)日】2016年7月13日
【申請(qǐng)日】2016年2月4日