技術(shù)總結(jié)
一種微處理器及其方法，該微處理器將±A*B±C形式的融合乘積?累加運(yùn)算分路為可由一乘法器與一加法器執(zhí)行的第一與第二乘積?累加子運(yùn)算；其中的第一子運(yùn)算至少將A與B相乘，且條件地將C累加至部分A與B的乘積、以產(chǎn)生一未舍入非冗余總和；此未舍入非冗余總和于一非限定時間內(nèi)暫存于由乘法器與加法器共享的存儲器中，以使乘法器與加法器得以執(zhí)行與該乘積?累加運(yùn)算無關(guān)的其他運(yùn)算；如果C值尚未加入計算，則第二子運(yùn)算條件地將C累加至未舍入非冗余總和中，并借此產(chǎn)生一最終舍入結(jié)果。

技術(shù)研發(fā)人員：湯瑪士·艾歐瑪
受保護(hù)的技術(shù)使用者：上海兆芯集成電路有限公司
文檔號碼：201610722859
技術(shù)研發(fā)日：2015.06.24
技術(shù)公布日：2017.01.04