一種高速電路板的制作方法
【專利摘要】本實(shí)用新型公開了一種高速電路板，包括FPGA芯片、千兆網(wǎng)卡芯片、SRAM存儲(chǔ)芯片、PROMs配置芯片、Flash存儲(chǔ)芯片、A/D轉(zhuǎn)換芯片、時(shí)鐘芯片、電源、網(wǎng)口、視頻口、SMA接口、LVDS接口和JTAG接口；本實(shí)用新型采用Xilinx公司的XC5VFX30T為主芯片，支持1.25Gbps數(shù)據(jù)傳輸，輔以4塊SRAM用于存儲(chǔ)數(shù)據(jù)，并添加千兆網(wǎng)卡實(shí)現(xiàn)電路板與電腦之間的通信，通過SMA接口實(shí)現(xiàn)FPGA與DSP之間的高速通信。
【專利說明】一種高速電路板

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種電路設(shè)計(jì)【技術(shù)領(lǐng)域】，尤其是一種高速電路板設(shè)計(jì)領(lǐng)域。

【背景技術(shù)】
[0002]隨著FPGA芯片的不斷發(fā)展，越來越多的算法被應(yīng)用在FPGA中，隨之而來人們對(duì)FPGA數(shù)據(jù)傳輸速度的要求也越來越高，高速電路板的設(shè)計(jì)成為了一種趨勢(shì)。
[0003]Virtex-5系列FPGA芯片采用第二代ASMBL?(高級(jí)硅片組合模塊)列式架構(gòu)，包含五種截然不同的平臺(tái)，每種平臺(tái)都包含不同的功能配比，以滿足諸多高級(jí)邏輯設(shè)計(jì)的需求。除了最先進(jìn)的高性能邏輯架構(gòu)，Virtex-5FPGA還包含多種硬IP系統(tǒng)級(jí)模塊，包括強(qiáng)大的36Kb Block RAM/FIFO、第二代25x 18DSP Slice、帶有內(nèi)置數(shù)控阻抗的Select1?技術(shù)、ChipSync?源同步接口模塊、系統(tǒng)監(jiān)視器功能、帶有集成DCM(數(shù)字時(shí)鐘管理器)和鎖相環(huán)(PLL)時(shí)鐘發(fā)生器的增強(qiáng)型時(shí)鐘管理模塊以及高級(jí)配置選項(xiàng)。Virtex-5FPGA以先進(jìn)的65nm銅工藝技術(shù)為基礎(chǔ)，是自定義ASIC技術(shù)的可編程替代方案，大多數(shù)高級(jí)系統(tǒng)設(shè)計(jì)都需要FPGA的可編程能力，Virtex-5FPGA以前所未有的邏輯、DSP、軟/硬微處理器和連接功能提供最佳解決方案，可滿足高性能邏輯設(shè)計(jì)人員、高性能DSP設(shè)計(jì)人員和高性能嵌入式系統(tǒng)設(shè)計(jì)人員的需求。
[0004]本實(shí)用新型所用FPGA主芯片XC5VFX30T的Rocket1 GTX收發(fā)器的設(shè)計(jì)運(yùn)行速度為150Mb/s到6.5Gb/s，可完全滿足高速板設(shè)計(jì)的要求。


【發(fā)明內(nèi)容】

[0005]針對(duì)現(xiàn)有技術(shù)中存在的問題，本實(shí)用新型在于提供一種支持高速數(shù)據(jù)傳輸?shù)母咚匐娐钒澹鉀Q數(shù)據(jù)傳輸速度慢、不穩(wěn)定的問題。
[0006]本實(shí)用新型的技術(shù)解決方案是:一種高速電路板，包括型號(hào)為XC5VFX30T的FPGA芯片，型號(hào)為88E1111的千兆網(wǎng)卡芯片，型號(hào)為IS61WV102416BLL的SRAM存儲(chǔ)芯片，型號(hào)為XCF32P的PROMs配置芯片，型號(hào)為S29GL032N的Flash存儲(chǔ)芯片，型號(hào)為ADV7180的A/D轉(zhuǎn)換芯片，型號(hào)為ICS844021的時(shí)鐘芯片，電源，網(wǎng)口，視頻口，SMA接口，LVDS接口，JTAG接口。
[0007]所述千兆網(wǎng)卡芯片與所述FPGA芯片的普通I/O 口相連；所述網(wǎng)口與所述千兆網(wǎng)卡芯片相連。
[0008]所述SRAM存儲(chǔ)芯片和所述Flash存儲(chǔ)芯片與所述FPGA芯片的普通I/O 口相連。
[0009]所述PROMs配置芯片與所述FPGA芯片的JTAG配置口相連。
[0010]所述A/D轉(zhuǎn)換芯片與所述FPGA芯片的普通I/O 口相連；所述視頻口與所述A/D轉(zhuǎn)換芯片相連。
[0011]所述時(shí)鐘芯片與所述的FPGA芯片的高速差分時(shí)鐘口相連；所述SMA接口與所述FPGA芯片的高速差分時(shí)鐘口相連；所述LVDS接口與所述FPGA芯片的普通I/O 口相連。
[0012]所述千兆網(wǎng)卡芯片與所述FPGA芯片的連接線和所述網(wǎng)口與千兆網(wǎng)卡芯片的連接線在PCB中要嚴(yán)格等長(zhǎng)。所述時(shí)鐘芯片與所述FPGA芯片的連接線和所述的SMA接口與FPGA芯片的連接線在PCB中要嚴(yán)格等長(zhǎng)。
[0013]本實(shí)用新型的有益效果是:本實(shí)用新型采用FPGA內(nèi)置的Rocket1功能作為高速接口的依據(jù)，傳輸性能更為穩(wěn)定；本實(shí)用新型設(shè)計(jì)方案接口豐富，可擴(kuò)展子板，應(yīng)用更為廣泛；本實(shí)用新型采用Xilinx公司的XC5VFX30T為主芯片，支持1.25Gbps數(shù)據(jù)傳輸，輔以4塊SRAM用于存儲(chǔ)數(shù)據(jù)，并添加千兆網(wǎng)卡實(shí)現(xiàn)電路板與電腦之間的通信，通過SMA接口實(shí)現(xiàn)FPGA與DSP之間的高速通信。

【專利附圖】

【附圖說明】
[0014]圖1為本實(shí)用新型結(jié)構(gòu)示意圖(一)；
[0015]圖2為本實(shí)用新型結(jié)構(gòu)示意圖(二)；
[0016]圖3為本實(shí)用新型結(jié)構(gòu)示意圖(三)；
[0017]圖4為本實(shí)用新型結(jié)構(gòu)示意圖(四)；
[0018]圖5為本實(shí)用新型結(jié)構(gòu)示意圖(五)；
[0019]圖6為本實(shí)用新型結(jié)構(gòu)示意圖(六)；
[0020]圖7為本實(shí)用新型局部結(jié)構(gòu)示意圖(一)。

【具體實(shí)施方式】
[0021]以下結(jié)合附圖和具體實(shí)施例對(duì)本實(shí)用新型技術(shù)方案作進(jìn)一步的詳細(xì)說明。
[0022]本實(shí)施例的高速電路板是在Altium Designer 10中完成的，如圖1所示，圖中包括型號(hào)為XC5VFX30T的FPGA芯片，型號(hào)為88E1111的千兆網(wǎng)卡芯片，型號(hào)為IS61WV102416BLL的SRAM存儲(chǔ)芯片，型號(hào)為XCF32P的PROMs配置芯片，型號(hào)為S29GL032N的Flash存儲(chǔ)芯片，型號(hào)為ADV7180的A/D轉(zhuǎn)換芯片，型號(hào)為ICS844021的時(shí)鐘芯片，電源Power Supply 以及網(wǎng)口 RJ45、視頻口 AV、SMA 接口、LVDS 接口、JTAG 接口。
[0023]如圖2所示，圖中，BAT54S為視頻口，并與A/D轉(zhuǎn)換芯片的2、3腳相連；除電源及接地之外的引腳均與FPGA相連，以便用FPGA控制A/D轉(zhuǎn)換芯片；放置必要的電容和電阻對(duì)信號(hào)進(jìn)行濾波和分壓。
[0024]如圖3所示，圖中，時(shí)鐘芯片的3、4引腳與一個(gè)25Mhz的無源晶振相連，上電后可從6、7引腳輸出125Mhz的差分時(shí)鐘，再將該時(shí)鐘與FPGA中的差分時(shí)鐘引腳相連；在？08布線時(shí)，差分時(shí)鐘要嚴(yán)格等長(zhǎng)且相鄰。
[0025]如圖4所示，圖中，網(wǎng)卡芯片的數(shù)據(jù)發(fā)送引腳即帶有TX字樣的引腳與FPGA相連，且要嚴(yán)格等長(zhǎng)；網(wǎng)卡芯片的數(shù)據(jù)接收引腳即帶有RX字樣的引腳與FPGA相連，且要嚴(yán)格等長(zhǎng)；網(wǎng)卡芯片上帶有LED字樣的引腳與LED相連，以便觀察網(wǎng)卡的工作狀態(tài)。
[0026]如圖5所示，圖中，PROMs配置芯片與FPGA中的特定引腳相連接，完成配置芯片的連接。該配置芯片可存儲(chǔ)下載程序，且可斷電后保存，即在電路板上電后，無需下載程序便可使FPGA正常工作。
[0027]如圖6所示，圖中，SRAM芯片中帶有1字樣的引腳與FPGA中的普通1引腳相連接，且連接線要盡量等長(zhǎng)；SRAM芯片中帶有A字樣的引腳與FPGA中的普通1引腳相連，且連接線要等長(zhǎng)。LVDS接口與FPGA中普通差分1引腳相連，且每對(duì)連接線要嚴(yán)格相鄰且等長(zhǎng)。
[0028]如圖7所示，圖中，高速電路板I通過LVDS接口 2、4與一子板3相連接，可通過LVDS接口 2、4完成數(shù)據(jù)的通信，這樣便可在子板中實(shí)現(xiàn)或擴(kuò)展其他功能。
[0029]雖然本發(fā)明已以較佳實(shí)施例公開如上，但它們并不是用來限定本發(fā)明，任何熟習(xí)此技藝者，在不脫離本發(fā)明之精神和范圍內(nèi)，自當(dāng)可作各種變化或潤(rùn)飾，但同樣在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種高速電路板，其特征在于:包括？?以芯片、千兆網(wǎng)卡芯片、3狀1存儲(chǔ)芯片、？如18配置芯片、存儲(chǔ)芯片、八/0轉(zhuǎn)換芯片、時(shí)鐘芯片、電源、網(wǎng)口、視頻口、3嫩接口、^08接口和II接口 ；所述千兆網(wǎng)卡芯片與所述？?以芯片的普通1/0 口相連；所述網(wǎng)口與所述千兆網(wǎng)卡芯片相連；所述3狀1存儲(chǔ)芯片和所述存儲(chǔ)芯片與所述？？以芯片的普通1/0 口相連；所述？卩018配置芯片與所述？?以芯片的II配置口相連；所述^0轉(zhuǎn)換芯片與所述？？以芯片的普通1/0 口相連；所述視頻口與所述八/0轉(zhuǎn)換芯片相連。
2.根據(jù)權(quán)利要求1所述的高速電路板，其特征在于:所述時(shí)鐘芯片與所述的？？以芯片的高速差分時(shí)鐘口相連；所述3嫩接口與所述？?(仏芯片的高速差分時(shí)鐘口相連；所述1^03接口與所述？?以芯片的普通1/0 口相連。
3.根據(jù)權(quán)利要求1所述的高速電路板，其特征在于:所述千兆網(wǎng)卡芯片與所述？?以芯片的連接線和所述網(wǎng)口與千兆網(wǎng)卡芯片的連接線在口⑶中要嚴(yán)格等長(zhǎng)。
4.根據(jù)權(quán)利要求1所述的高速電路板，其特征在于:所述時(shí)鐘芯片與所述？?以芯片的連接線和所述的3嫩接口與？?以芯片的連接線在中要嚴(yán)格等長(zhǎng)。
5.根據(jù)權(quán)利要求1所述的高速電路板，其特征在于:所述？?以芯片的型號(hào)為；所述千兆網(wǎng)卡芯片的型號(hào)為8821111 ；所述3狀1存儲(chǔ)芯片的型號(hào)為1861^102416811 ；所述？如此配置芯片的型號(hào)為父⑶〗〗？；所述？匕也存儲(chǔ)芯片的型號(hào)為82961032^ ；所述八/0轉(zhuǎn)換芯片的型號(hào)為八1^7180 ；所述時(shí)鐘芯片的型號(hào)為1(^844021。
【文檔編號(hào)】G06F13/38GK204215398SQ201420565830
【公開日】2015年3月18日 申請(qǐng)日期:2014年9月28日 優(yōu)先權(quán)日:2014年9月28日
【發(fā)明者】張海波, 王齊, 王兆明, 孫邦伍 申請(qǐng)人:南京冠亞電源設(shè)備有限公司