單spi控制多can接口裝置制造方法
【專利摘要】本實用新型提供一種單SPI控制多CAN接口裝置。使用SPI控制信號加RES和INT控制端口控制CAN協(xié)議處理芯片MCP2510和CAN總線收發(fā)器VP230實現(xiàn)一組SPI控制多組CAN接口。僅使用一組SPI總線控制多組CAN接口，節(jié)省控制芯片資源。
【專利說明】單SPI控制多CAN接口裝置
【技術領域】
[0001]本實用新型涉及電子設備中數(shù)據(jù)傳輸領域，尤其涉及一種單SPI控制多CAN接口
>J-U ρ?α裝直。
【背景技術】
[0002]SPI (Serial Peripheral Interface)總線是一種串行外設接口，通過一個主設備控制一個或多個從設備來完成設備間的數(shù)據(jù)傳輸交換技術。SPI由使能信號CS、時鐘信號SC，串行輸出S0、串行輸入SI協(xié)作完成數(shù)據(jù)傳輸交換。CAN (Controller Area Network)總線是控制器局域網(wǎng)絡，由于CAN總線可以很好的為一些高要求的設備構(gòu)成良好的控制系統(tǒng)且能很好的對其進行控制，在各種自動化控制中被廣泛使用。
[0003]目前在大多的計算機芯片中提供的CAN接口都是單SPI總線控制但CAN接口且數(shù)量不多，對于接口的擴展帶來一定局限性。CAN接口的數(shù)量就受到了 SPI總線數(shù)量的限制。

【發(fā)明內(nèi)容】

[0004]為解決傳統(tǒng)CAN接口都是單SPI總線控制，對于接口的擴展帶來局限性的問題。 [0005]本實用新型的解決方案如下:
[0006]所述單SPI控制多CAN接口裝置還包括控制引腳RES和INT ;所述引腳RES和INT由帶SPI總線芯片的兩個I/O控制引腳定義而來。
[0007]所述單SPI控制多CAN接口裝置還包括協(xié)議處理芯片和總線收發(fā)器，所述控制引腳RES、CS、SO、SC、S1、INT分別控制所述CAN協(xié)議處理芯片的12腳、13腳、14腳、15腳、16腳、17腳；所述CAN協(xié)議處理芯片的12腳過電阻Rl連接到地；將SPI控制信號送入所述CAN協(xié)議處理芯片處理以后由所述CAN協(xié)議處理芯片的2腳、3腳將數(shù)據(jù)分別傳輸至所述CAN總線收發(fā)器的4腳和I腳；CAN總線收發(fā)器的6腳、7腳即可作為CAN的兩個外接端口對信息進行接收處理。
[0008]優(yōu)選的:引出與所述RES、CS、SC、S0、S1、INT控制引腳并聯(lián)數(shù)據(jù)線，控制CAN協(xié)議處理芯片；將RES、CS、SO、SC、S1、INT分別接至CAN協(xié)議處理芯片的12腳、13腳、14腳、15腳、16腳、17腳，信號由CAN協(xié)議處理芯片處理后將數(shù)據(jù)由其2腳、3腳送入CAN總線收發(fā)器上的4腳、I腳，構(gòu)成第二組CAN接口。
[0009]進一步優(yōu)選的，引出與所述1?5、05、5(:、50、51、1見'控制引腳并聯(lián)的數(shù)據(jù)線為一組或多組；引出的一組或多組數(shù)據(jù)線控制一片或多片CAN協(xié)議處理芯片；所述每片CAN協(xié)議處理芯片的2腳、3腳將數(shù)據(jù)分別傳輸至一片CAN總線收發(fā)器的4腳和I腳；所述每片CAN總線收發(fā)器的6腳、7腳即可作為CAN的兩個外接端口對信息進行接收處理。
[0010]優(yōu)選的:所述協(xié)議處理芯片的型號為MCP2510 ;所述總線收發(fā)器的型號為VP230。
[0011]本實用型的有益效果:僅使用一組SPI總線控制多組CAN接口，節(jié)省控制芯片資源?！緦＠綀D】

【附圖說明】
[0012]圖1為單SPI控制主CAN接口電路。
[0013]圖2為單SPI控制從CAN接口電路。
【具體實施方式】
[0014]下面結(jié)合實施方式及附圖對本實用新型作進一步詳細、完整地說明。
[0015]本發(fā)明的目的是提供一種單SPI控制多CAN接口裝置。該裝置的目的在于將單個SPI (串行外設接口)總線同計算機主控芯片一起控制多個CAN (控制器局域網(wǎng)絡)接口，除SPI總線的四個控制引腳(或稱為端口)(CS、SC、S0、SI)還增加了使用帶SPI總線芯片的兩個I/o控制引腳，將這兩個引腳定義為RES、INT，裝置的工作由這六個引腳控制。
[0016]如圖1所示。CAN協(xié)議處理芯片Ul的12腳接INT控制端；CAN協(xié)議處理芯片Ul的13腳接SC控制端；CAN協(xié)議處理芯片Ul的14腳接SO控制端；CAN協(xié)議處理芯片Ul的15腳接SI控制端；CAN協(xié)議處理芯片Ul的16腳接CS控制端；CAN協(xié)議處理芯片Ul的17腳接RES控制端；CAN協(xié)議處理芯片Ul的18腳接電源VCC ；CAN協(xié)議處理芯片Ul的12腳過電阻Rl接CAN協(xié)議處理芯片Ul的9腳到地；CAN協(xié)議處理芯片Ul的2腳接CAN總線收發(fā)器U2的4腳；CAN協(xié)議處理芯片Ul的3腳接CAN總線收發(fā)器U2的I腳；CAN總線收發(fā)器U2的2腳接地；CAN總線收發(fā)器U2的3腳接電源VCC ；CAN總線收發(fā)器U2的7腳為CAN接口的CH端口 ；CAN總線收發(fā)器U2的6腳為CAN接口的CL端口。
[0017]本裝置有一個主CAN接口，使用控制端口 RES、CS、SO、SC、S1、INT分別控制一個CAN協(xié)議處理芯片Ul (這里的CAN協(xié)議處理芯片為MCP2510)的12腳、13腳、14腳、15腳、16腳、17腳。CAN協(xié)議處理芯片MCP2510的12腳過電阻Rl連接到地。將SPI控制信號送入CAN協(xié)議處理芯片MCP2510處理以后由CAN協(xié)議處理芯片MCP2510的2腳、3腳將數(shù)據(jù)分別傳輸至CAN總線收發(fā)器U2(這里的CAN總線收發(fā)器芯片為VP230)的4腳和I腳。CAN總線收發(fā)器VP230的6腳、7腳即可作為CAN的兩個外接端口對信息進行接收處理。目前僅是SPI控制單CAN接口。CH和CL為CAN總線收發(fā)器VP230擴展出的一組CAN總線接口。若并入單SPI控制從CAN接口電路則CAN總線接口數(shù)加一。
[0018]如圖2所示，CAN協(xié)議處理芯片U3的12腳接INT控制端；CAN協(xié)議處理芯片U3的13腳接SC控制端；CAN協(xié)議處理芯片U3的14腳接SO控制端；CAN協(xié)議處理芯片U3的15腳接SI控制端；CAN協(xié)議處理芯片U3的16腳接CS控制端；CAN協(xié)議處理芯片U3的17腳接RES控制端；CAN協(xié)議處理芯片U3的18腳接VCC ；CAN協(xié)議處理芯片U3的2腳接CAN總線收發(fā)器U4的4腳；CAN協(xié)議處理芯片U3的3腳接CAN總線收發(fā)器U4的I腳；CAN總線收發(fā)器U4的2腳接地；CAN總線收發(fā)器U4的3腳接電源VCC ；CAN總線收發(fā)器U4的7腳為CAN接口的CHl端口 ；CAN總線收發(fā)器U4的6腳為CAN接口的CLl端口。
[0019]如還需控制更多的CAN接口，則通過計算機主控芯片引出與RES、CS、SC、SO、S1、INT控制引腳并聯(lián)的一組或多組數(shù)據(jù)線，控制一組或多組CAN協(xié)議處理芯片MCP2510。例如:將RES、CS、SO、SC、S1、INT分別接至另一片CAN協(xié)議處理芯片MCP2510的12腳、13腳、14腳、15腳、16腳、17腳，信號由CAN協(xié)議處理芯片MCP2510處理后將數(shù)據(jù)由其2腳、3腳送入另一片CAN總線收發(fā)器VP230上的4腳、I腳，構(gòu)成第二組CAN接口。將圖2電路接法重復接入計算機則實現(xiàn)單SPI控制多CAN接口。[0020]本實用型的有益效果:僅使用一組SPI總線控制多組CAN接口，節(jié)省控制芯片資源。
【權(quán)利要求】
1.單SPI控制多CAN接口裝置，所述裝置包括四個控制引腳CS、SC、SO、SI，其特征在于:所述單SPI控制多CAN接口裝置還包括控制引腳RES和INT ;所述引腳RES和INT由帶SPI總線芯片的兩個I/O控制引腳定義而來。
2.如權(quán)利要求1所述單SPI控制多CAN接口裝置，其特征在于:所述單SPI控制多CAN接口裝置還包括協(xié)議處理芯片和總線收發(fā)器，所述控制引腳RES、CS、SO、SC、S1、INT分別控制所述CAN協(xié)議處理芯片的12腳、13腳、14腳、15腳、16腳、17腳；所述CAN協(xié)議處理芯片的12腳過電阻Rl連接到地；將SPI控制信號送入所述CAN協(xié)議處理芯片處理以后由所述CAN協(xié)議處理芯片的2腳、3腳將數(shù)據(jù)分別傳輸至所述CAN總線收發(fā)器的4腳和I腳；CAN總線收發(fā)器的6腳、7腳即可作為CAN的兩個外接端口對信息進行接收處理。
3.如權(quán)利要求2所述單SPI控制多CAN接口裝置，其特征在于:引出與所述RES、CS、SC、SO、S1、INT控制引腳并聯(lián)數(shù)據(jù)線，控制CAN協(xié)議處理芯片；將RES、CS、SO、SC、S1、INT分別接至CAN協(xié)議處理芯片的12腳、13腳、14腳、15腳、16腳、17腳，信號由CAN協(xié)議處理芯片處理后將數(shù)據(jù)由其2腳、3腳送入CAN總線收發(fā)器上的4腳、I腳，構(gòu)成第二組CAN接口。
4.如權(quán)利要求3所述單SPI控制多CAN接口裝置，其特征在于:引出與所述RES、CS、SC、SO、S1、INT控制引腳并聯(lián)的數(shù)據(jù)線為一組或多組；引出的一組或多組數(shù)據(jù)線控制一片或多片CAN協(xié)議處理芯片；所述每片CAN協(xié)議處理芯片的2腳、3腳將數(shù)據(jù)分別傳輸至一片CAN總線收發(fā)器的4腳和I腳；所述每片CAN總線收發(fā)器的6腳、7腳即可作為CAN的兩個外接端口對信息進行接收處理。
5.如權(quán)利要求2至4任一所述單SPI控制多CAN接口裝置，其特征在于:所述協(xié)議處理芯片的型號為MCP2510 ;所述總線收發(fā)器的型號為VP230。
【文檔編號】G06F13/40GK203746066SQ201420128866
【公開日】2014年7月30日 申請日期:2014年3月21日 優(yōu)先權(quán)日:2014年3月21日
【發(fā)明者】蘇昭 申請人:江西科技學院