一種用于構(gòu)建高性能雙iSCSI主機通道的嵌入式CPCI主控板的制作方法
【專利摘要】本實用新型公開了一種用于構(gòu)建高性能雙iSCSI主機通道的嵌入式CPCI主控板，包括CPCI接口模塊，所述CPCI接口模塊分別與電源控制模塊、SATA控制器、供電模塊和SATA信號線連接，所述SATA控制器模塊還與磁盤信號指示燈和通信芯片連接，所述通信芯片與緩存存儲器連接，所述緩存存儲器與以太網(wǎng)模塊連接。采用嵌入式技術(shù)，包括嵌入式芯片和嵌入式操作系統(tǒng)，實現(xiàn)了主控板功耗小于25W，使用車載電源或其它小功率電源供電就可以持續(xù)工作。通過選用工業(yè)級芯片實現(xiàn)了-25度至+65度的寬工作溫度范圍，是一種適應(yīng)惡劣環(huán)境的高可靠性產(chǎn)品。通過獨立供電的電源控制模塊實現(xiàn)了通過WEB網(wǎng)絡(luò)存儲管理軟件進行遠程關(guān)機操作。
【專利說明】—種用于構(gòu)建高性能雙iSCSI主機通道的嵌入式CPCI主控板
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及網(wǎng)絡(luò)信息【技術(shù)領(lǐng)域】，尤其涉及一種用于構(gòu)建高性能雙iSCSI主機通道的嵌入式CPCI主控板。
【背景技術(shù)】
[0002]設(shè)計用于構(gòu)建雙iSCSI主機通道的嵌入式CPCI主控板的【背景技術(shù)】包括:磁盤陣列技術(shù)，網(wǎng)絡(luò)存儲IP-SAN技術(shù)，SerDes技術(shù)，嵌入式系統(tǒng)技術(shù)，CPCI板卡技術(shù)。
[0003]磁盤陣列(RAID,Redundant Array of Inexpensive Disks)是一種把多塊獨立的磁盤按某種規(guī)則組合起來形成一個磁盤組。這樣做的目的是提供比單個磁盤更大的容量，提高數(shù)據(jù)的讀寫性能，實現(xiàn)數(shù)據(jù)備份功能或?qū)崿F(xiàn)數(shù)據(jù)容錯能力。組成磁盤陣列的不同方式稱為RAID級別(RAID Levels)，不同的RAID級別性能或功能均有差異，面向不同的用戶需求。雖然RAID包含多塊磁盤，但是在操作系統(tǒng)下是作為一個獨立的大型存儲設(shè)備出現(xiàn)。在用戶看起來，組成的磁盤組就像是一個磁盤，用戶可以對它進行分區(qū)，格式化，劃分建立邏輯卷等操作。
[0004]網(wǎng)絡(luò)存儲是將專用的存儲設(shè)備通過標準的網(wǎng)絡(luò)拓撲結(jié)構(gòu)(例如以太網(wǎng))連接到一群計算機上，網(wǎng)絡(luò)存儲技術(shù)基于多種標準網(wǎng)絡(luò)協(xié)議實現(xiàn)數(shù)據(jù)傳輸，如smb，nfs和iSCSI網(wǎng)絡(luò)存儲兼容網(wǎng)絡(luò)中不同操作系統(tǒng)的計算機進行數(shù)據(jù)的存儲。網(wǎng)絡(luò)存儲技術(shù)的重點在于幫助解決迅速增加存儲容量的需求。磁盤陣列技術(shù)通過增加磁盤組的磁盤數(shù)量可以提供存儲容量的不斷擴容。因此磁盤陣列技術(shù)是網(wǎng)絡(luò)存儲技術(shù)的核心支撐技術(shù)。
[0005]SerDes是英文Serializer (串行器)/Deserializer (解串器)的簡稱。它是一種主流的時分多路復(fù)用、點對點的串行通信技術(shù)。即在發(fā)送端多路低速并行信號被轉(zhuǎn)換成高速串行信號，經(jīng)過傳輸媒體，最后在接收端高速串行信號重新轉(zhuǎn)換成低速并行信號。這種點對點的串行通信技術(shù)充分利用傳輸媒體的信道容量，減少所需的傳輸信道和器件引腳數(shù)目，從而大大降低通信成本。這種點對點的通信技術(shù)可以提升信號的傳輸速度，并且降低通信成本。
[0006]隨著信息技術(shù)和工業(yè)自動化技術(shù)的發(fā)展，網(wǎng)絡(luò)信息技術(shù)在工業(yè)領(lǐng)域的應(yīng)用越來越多。隨著軍隊的現(xiàn)代化和信息化，網(wǎng)絡(luò)信息技術(shù)在軍事領(lǐng)域的應(yīng)用也越來越多。工業(yè)與軍事領(lǐng)域也需要網(wǎng)絡(luò)存儲技術(shù)解決數(shù)據(jù)存儲的需求，但是要求網(wǎng)絡(luò)存儲具備較高的高低溫性能，電磁兼容性能，防潮防腐蝕性能；要求體積小、功耗低適用于移動部署。同時又要求大的容量以適應(yīng)視頻、圖像等大數(shù)據(jù)量需求；要求能夠滿足一個局域網(wǎng)內(nèi)全部客戶端同時發(fā)起iSCSI Lun通道占用請求；要求RAID5讀寫速度達到一定的水平以滿足數(shù)據(jù)訪問帶寬要求。
[0007]在網(wǎng)絡(luò)存儲領(lǐng)域，目前國內(nèi)商用市場主要分為兩類產(chǎn)品:一類是大型機架式的存儲區(qū)域網(wǎng)絡(luò)(SAN, Storage Area Network)服務(wù)器,大都采用x86硬件平臺和商業(yè)化操作系統(tǒng)，可以提供很高的存儲容量和性能，但是體積大，功耗高，價格昂貴。另一類是小型網(wǎng)絡(luò)存儲(NAS Network Access Storage)設(shè)備,一般將處理器板,硬盤和電源安裝在一個小型機箱內(nèi)，體積小可移動，但是存儲容量有限(一般可接4塊硬盤)，性能較低，一般不支持iSCSI標準網(wǎng)絡(luò)協(xié)議，通常面向家用，可靠性較低?？梢姡鲜鰞深惿逃檬袌鲋饕a(chǎn)品都不能同時工業(yè)與軍事領(lǐng)域出現(xiàn)的網(wǎng)絡(luò)存儲技術(shù)的需求。因此，需要設(shè)計開發(fā)一種新型能構(gòu)建高性能雙iSCSI主機通道的嵌入式CPCI主控板來滿足上述需求。這種新型主控板要解決這些技術(shù)問題:
[0008](I) iSCSI主機通道是客戶端訪問磁盤陣列中數(shù)據(jù)的一種高性能數(shù)據(jù)通信技術(shù)。
[0009](2)高性能iSCSI主機通道數(shù)目要達到2個，帶寬達到IGB ；
[0010](3)為構(gòu)建iSCSI主機通道而通過SerDes技術(shù)將SATA (串口磁盤)控制器，以太網(wǎng)MAC控制器連接；
[0011](4)為提高iSCSI主機通道性能而使用帶AES運算加速器的通信芯片；
[0012](5)應(yīng)支持大數(shù)量的iSCSI主機通道邏輯單元號(iSCSI Lun, iSCSI Logic unitnumber)以滿足網(wǎng)內(nèi)大量客戶端同時發(fā)起的連接請求。
[0013](6)應(yīng)由硬件控制磁盤指示燈，準確實時的反應(yīng)每個磁盤的連接，斷開，讀寫和故障狀態(tài)；
[0014](7)通過邏輯卷管理功能實現(xiàn)增加磁盤時磁盤陣列容量的在線擴容；
[0015](8)為保護磁盤陣列，主控板應(yīng)具備電源控制模塊以實現(xiàn)遠程關(guān)機功能；
[0016](9)為實現(xiàn)緊湊的結(jié)構(gòu)和接口的兼容性使用符合PICMG2.16規(guī)范CPCI接口 ；
[0017](10)為達到大的存儲容量應(yīng)擁有足夠多的硬盤接口，至少為8個，超出一般小型網(wǎng)絡(luò)存儲產(chǎn)品，磁盤接口速率應(yīng)達到SATAII型標準也就是3.0Ghz以滿足存儲速度要求；
[0018](11)為使主控板具備低功耗，低發(fā)熱量，寬溫特性而應(yīng)使用嵌入式系統(tǒng)。
實用新型內(nèi)容
[0019]本實用新型的目的就是為了解決上述問題，提供一種用于構(gòu)建高性能雙iSCSI主機通道的嵌入式CPCI主控板。該主控板基于SerDes技術(shù)，提供至少1024個iSCSI Lun。該主控板具備較高的高低溫性能，電磁兼容性能，防潮防腐蝕性能；體積小、功耗低適用于移動部署；容量和速度性能優(yōu)于小型網(wǎng)絡(luò)存儲設(shè)備。
[0020]為了實現(xiàn)上述目的，本實用新型采用如下技術(shù)方案:
[0021]一種用于構(gòu)建高性能雙iSCSI主機通道的嵌入式CPCI主控板，它包括CPCI接口模塊，所述CPCI接口模塊分別與電源控制模塊、SATA控制器、供電模塊和SATA信號線連接，所述SATA控制器模塊還與磁盤信號指示燈和通信芯片連接，所述通信芯片與緩存存儲器連接，所述緩存存儲器與以太網(wǎng)模塊連接。
[0022]所述通信芯片采用飛思卡爾公司的QorIQ系列中的P2020型號。所述通信芯片上設(shè)有安全引擎SEC。
[0023]所述安全引擎SEC (SEC, Security Engine)配置為先進加密標準單元(AESU,Advanced Encryption Standard unit)模式,用來作為RAID5級別磁盤陣列生成校驗位算法的運算器。
[0024]所述緩存存儲器由4個2Gbit的DDR2型667MHz總線頻率的SDRAM顆粒組成，總?cè)萘縄GB。
[0025]所述SATA控制器是SATAII3.0Ghz型，所述SATA控制器包括88SE9235芯片，所述88SE9235芯片分別與時鐘電路、外部電壓調(diào)節(jié)器、SPI串行EEPROM電路、數(shù)字電源電路、模擬電源電路、Host端和Target端連接。
[0026]所述SPI串行EEPROM電路可存儲控制88SE9235芯片工作方式的配置字，主控板上電啟動時會自動讀取配置字從而對88SE9235芯片進行初始化。
[0027]所述Host端是PCIE高速串行點對點接口，連接通信芯片。
[0028]所述Target端與CPCI接口模塊連接。
[0029]所述磁盤指示燈包括8個紅綠雙色LED，分別指示8個磁盤。
[0030]所述以太網(wǎng)絡(luò)模塊是兩個具備獨立MAC的千兆以太網(wǎng)卡。所述千兆以太網(wǎng)卡能夠分別使用，也能夠配置為冗余熱備綁定模式或者負載均衡綁定模式。千兆以太網(wǎng)卡接口采用IB8芯雷莫航空插座。
[0031]所述供電模塊，其輸入電源由CPCI接口模塊提供，CPCI接口模塊共提供三種供電電源:5VSB等待電壓、12V風扇控制電路電壓、5V控制模塊電路電壓。5V控制模塊電路電壓輸出電源供主控板使用，分別提供3.3V、2.5V、1.8V、1.2V、1.05V、0.9V電源。
[0032]所述電源控制模塊，在遠程關(guān)機過程中，主處理器通過LOCAL BUS總線操作CPLD芯片通過I/o管腳31驅(qū)動電源控制電路，控制關(guān)閉電源輸入。此時，CPCI接口模塊提供三種供電電源5VSB等待電壓、12V風扇控制電路電壓和5V控制模塊電路電壓中只保留5VSB等待電壓，實現(xiàn)切斷給主控板供電的電源功能。
[0033]所述CPCI接口模塊符合PICMG2.16規(guī)范。由IEC60917和IEC61076-101定義的屏蔽式2mm間距5行的連接器接口。
[0034]所述通信芯片提供SerDes通道(Lane )管理功能,共提供四個Lane。其中，LaneO和Lanel的一端連接一個SATA控制器的Host接口，另一端連接eTSECl的SGMII接口 ；Lane2和Lane3的一端連接另一個SATA控制器的Host接口，另一端連接eTSEC2的SGMII接口。從而構(gòu)建了從磁盤到網(wǎng)絡(luò)接口的2條高速串行通信通道，從而實現(xiàn)了雙iSCSI主機通道。
[0035]本實用新型的有益效果是:
[0036]I通過SerDes技術(shù)，SATA技術(shù)和千兆以太網(wǎng)技術(shù)構(gòu)建高速串行鏈路，在該高速串行鏈路上實現(xiàn)了 2條iSCSI主機通道，可實現(xiàn)存儲區(qū)域網(wǎng)絡(luò)(SAN)服務(wù)功能。
[0037]2在本主控板的控制下，iSCSI主機通道達到300MB/S的高速度性能，達到SATAII型磁盤線速。
[0038]3兩條iSCSI主機通道可分別使用，也可以通過配置以太網(wǎng)卡和磁盤陣列實現(xiàn)冗余熱備或者負載均衡兩種使用模式。
[0039]4通過2個SATA控制器，在6U(233mm*160mm)尺寸限制下實現(xiàn)了 8個磁盤SATAII接口，當使用4TB磁盤時可以達到32TB的總?cè)萘俊?br> [0040]5每條iSCSI主機通道實現(xiàn)了大于等于1024個iSCSI Lun,以滿足網(wǎng)內(nèi)大量客戶端同時發(fā)起的連接請求，是一種高可用性產(chǎn)品。
[0041]6采用嵌入式技術(shù)實現(xiàn)了主控板功耗小于25W，使用車載電源或其它小功率電源供電就可以持續(xù)工作。
[0042]7通過選用工業(yè)級芯片實現(xiàn)了-25度至+65度的寬工作溫度范圍，是一種適應(yīng)惡劣環(huán)境的高可靠性產(chǎn)品。
[0043]8采用符合PICMG2.16規(guī)范的CPCI接口，使主控板可以方便的在標準CPCI背板和標準CPCI機箱中使用。
[0044]通過獨立供電的電源控制模塊實現(xiàn)了通過指令進行遠程關(guān)機操作。
【專利附圖】

【附圖說明】
[0045]圖1為本實用新型的系統(tǒng)結(jié)構(gòu)框圖；
[0046]圖2為實施例1的SATA控制器的結(jié)果框圖；
[0047]圖3為實施例2的SATA控制器的結(jié)果框圖；
[0048]1、CPCI接口模塊，2、電源控制模塊，3、SATA控制器，4、供電模塊，5、SATA信號線，
6、磁盤指示燈，7、通信芯片，8、安全引擎SEC，9、緩存存儲器，10、以太網(wǎng)模塊，11、通道I，12、通道II，31、88SE9235芯片，32、時鐘電路，33、外部電壓調(diào)節(jié)器，34、SPI串行EEPROM電路，35、模擬電源電路，36、Target端，37、Host端，38、數(shù)字電源電路。
【具體實施方式】
[0049]下面結(jié)合附圖與實施例對本實用新型作進一步說明。
[0050]實施例1:
[0051]如圖1所示，一種用于構(gòu)建高性能雙iSCSI主機通道的嵌入式CPCI主控板，它包括CPCI接口模塊I，所述CPCI接口模塊I分別與電源控制模塊2、SATA控制器3、供電模塊4和SATA信號線5連接，所述SATA控制器3還與磁盤信號指示燈和通信芯片7連接，所述通信芯片7與緩存存儲器9連接，所述緩存存儲器9與以太網(wǎng)模塊10連接。
[0052]所述通信芯片7采用飛思卡爾公司的QorIQ系列中的P2020型號。所述通信芯片7上設(shè)有安全引擎SEC8。
[0053]所述安全引擎SEC8 (SEC, Security Engine)配置為先進加密標準單元(AESU,Advanced Encryption Standard unit)模式,用來作為RAID5級別磁盤陣列生成校驗位算法的運算器。
[0054]所述緩存存儲器9由4個2Gbit的DDR2型667MHz總線頻率的SDRAM顆粒組成，總?cè)萘縄GB。
[0055]如圖2所示，所述SATA控制器3是SATAII3.0Ghz型，所述SATA控制器3包括88SE9235芯片31，所述88SE9235芯片31分別與時鐘電路32、外部電壓調(diào)節(jié)器33、SPI串行EEPROM電路34、數(shù)字電源電路38、模擬電源電路35、Host端37和Target端36連接。
[0056]所述SPI串行EEPROM電路34可存儲控制88SE9235芯片31工作方式的配置字，主控板上電啟動時會自動讀取配置字從而對88SE9235芯片31進行初始化。
[0057]所述SATA控制器3的Host端37是PCIE高速串行點對點接口，連接通信芯片。
[0058]所述SATA控制器3的Target端36與CPCI接口模塊I連接。SATA控制器3可以引出4根SATA信號線5，也就是說連接4塊磁盤。
[0059]所述磁盤指示燈6包括8個紅綠雙色LED，分別指示8個磁盤。LED滅表示SATA控制器3未連接磁盤，LED常亮表示連接了磁盤且磁盤空閑，LED閃爍表示磁盤正在讀寫，LED紅色表示磁盤故障。
[0060]所述以太網(wǎng)絡(luò)模塊是具備獨立MAC的兩個千兆以太網(wǎng)卡。兩個千兆以太網(wǎng)卡可分別使用，也可以配置為冗余熱備綁定模式或者負載均衡綁定模式。千兆以太網(wǎng)卡接口采用IB8芯雷莫航空插座。
[0061]所述供電模塊4，其輸入電源由CPCI接口模塊I提供，CPCI接口模塊I共提供三種供電電源5VSB等待電壓、12V風扇控制電路電壓、5V控制模塊電路電壓。5V控制模塊電路電壓輸出電源共主控板使用，分別提供3.3V、2.5V、1.8V、1.2V、1.05V、0.9V電源。
[0062]所述電源控制模塊2遠程關(guān)機過程中，主處理器通過LOCAL BUS總線操作CPLD芯片通過I/o管腳31驅(qū)動電源控制電路，控制關(guān)閉電源輸入。此時，CPCI接口模塊I提供三種供電電源5VSB等待電壓、12V風扇控制電路電壓和5V控制模塊電路電壓中只保留5VSB等待電壓，實現(xiàn)切斷給主控板供電的電源功能。
[0063]所述CPCI 接 口模塊 I 符合 PICMG2.16 規(guī)范。由 IEC60917 和 IEC61076-101 定義的屏蔽式2mm間距5行的連接器接口。包括以下特性:針孔互聯(lián)機制、多供應(yīng)商支持、能夠提供固定編碼鍵的編碼機制、引腳長短交錯以支持熱插拔功能、選裝后面板，以滿足直通背板的IO應(yīng)用需求、高密度PCI能力、有效屏蔽電磁干擾EMO/射頻干擾RF1、最終用戶的可擴展性。
[0064]所述通信芯片7提供SerDes通道(Lane)管理功能,共提供四個Lane。其中，LaneO和Lanel的一端連接一個SATA控制器3的Host接口，另一端連接eTSECl的SGMII接口 ；Lane2和Lane3的一端連接另一個SATA控制器3的Host接口，另一端連接eTSEC2的SGMII接口。從而構(gòu)建了從磁盤到網(wǎng)絡(luò)接口的2條高速串行通信通道，從而實現(xiàn)了雙iSCSI主機通道。
[0065]如圖1所示，通信芯片7 (包括安全引擎SEC8)和緩存存儲器9構(gòu)成SerDes通道，SerDes通道的一端連接SATA控制器3，另一端連接以太網(wǎng)模塊10。
[0066]以太網(wǎng)模塊10的兩個千兆以太網(wǎng)口分別作為iSCSI主機通道的通道Ill和通道1112。接口器件為1B8芯雷莫航空插座，也可以選用RJ45插座。
[0067]SATA控制器3包括第一 SATA控制器和第二 SATA控制器，通過CPCI接口模塊I引出SATA信號線5連接磁盤。第一 SATA控制器和第二 SATA控制器的host端分別與通信芯片7的PCIE#1和PCIE#3連接。通信芯片7將磁盤組建為磁盤陣列，并通過SEC引擎8加速組建的過程。SATA控制器3連接磁盤指示燈6，通過自身的Link和ACT狀態(tài)寄存器實現(xiàn)磁盤狀態(tài)的指示。
[0068]供電模塊4的輸入是CPCI接口引入的電源信號，通過濾波后，輸出為各個模塊和器件使用的電源，包括5V，3.3V，1.0V電壓的電源信號。
[0069]電源控制模塊2接收客戶端發(fā)來的遠程關(guān)機指令，首先關(guān)閉正在運行的磁盤陣列，再控制電源控制模塊2，通過CPCI接口模塊I向給主控板供電的電源發(fā)出斷電信號。
[0070]整個雙iSCSI主機通道布置在具備PICMG2.16規(guī)范CPCI接口的6U尺寸的電路板上。
[0071]實施例2:
[0072]實施例2的其它部件均與實施例1 一致，唯一不同的是SATA控制器中的88SE9235芯片的個數(shù)在實施例2中為2個。
[0073]如圖3所示，所述SATA控制器3是SATAII3.0Ghz型，所述SATA控制器3包括2個88SE9235芯片31，每個88SE9235芯片31分別與時鐘電路32、外部電壓調(diào)節(jié)器33、SPI串行EEPROM電路34、數(shù)字電源電路38、模擬電源電路35、Host端37和Target端36連接。[0074]所述SPI串行EEPROM電路34可存儲控制88SE9235芯片31工作方式的配置字，主控板上電啟動時會自動讀取配置字從而對88SE9235芯片31進行初始化。
[0075]所述SATA控制器3的Host端37是PCIE高速串行點對點接口，連接通信芯片。
[0076]所述SATA控制器3的Target端36與CPCI接口模塊I連接。SATA控制器3可以引出8根SATA信號線5，也就是說連接8塊磁盤。
[0077]上述雖然結(jié)合附圖對本實用新型的【具體實施方式】進行了描述，但并非對本實用新型保護范圍的限制，所屬領(lǐng)域技術(shù)人員應(yīng)該明白，在本實用新型的技術(shù)方案的基礎(chǔ)上，本領(lǐng)域技術(shù)人員不需要付出創(chuàng)造性勞動即可做出的各種修改或變形仍在本實用新型的保護范圍以內(nèi)。
【權(quán)利要求】
1.一種用于構(gòu)建高性能雙iSCSI主機通道的嵌入式CPCI主控板，其特征是，包括CPCI接口模塊，所述CPCI接口模塊分別與電源控制模塊、SATA控制器、供電模塊和SATA信號線連接，所述SATA控制器模塊還與磁盤信號指示燈和通信芯片連接，所述通信芯片與緩存存儲器連接，所述緩存存儲器與以太網(wǎng)模塊連接。
2.如權(quán)利要求1所述的一種用于構(gòu)建高性能雙iSCSI主機通道的嵌入式CPCI主控板，其特征是，所述通信芯片采用飛思卡爾公司的QorIQ系列中的P2020型號，所述通信芯片上設(shè)有安全引擎SEC。
3.如權(quán)利要求1所述的一種用于構(gòu)建高性能雙iSCSI主機通道的嵌入式CPCI主控板，其特征是，所述緩存存儲器由4個2Gbit的DDR2型667MHz總線頻率的SDRAM顆粒組成，總?cè)萘縄GB。
4.如權(quán)利要求1所述的一種用于構(gòu)建高性能雙iSCSI主機通道的嵌入式CPCI主控板，其特征是，所述SATA控制器是SATAII3.0Ghz型，所述SATA控制器包括88SE9235芯片，所述88SE9235芯片分別與時鐘電路、外部電壓調(diào)節(jié)器、SPI串行EEPROM電路、數(shù)字電源電路、模擬電源電路、Host端和Target端連接，所述Host端是PCIE高速串行點對點接口，連接通信芯片；所述Target端與CPCI接口模塊連接。
5.如權(quán)利要求1所述的一種用于構(gòu)建高性能雙iSCSI主機通道的嵌入式CPCI主控板，其特征是，所述磁盤指示燈包括8個紅綠雙色LED，分別指示8個磁盤。
6.如權(quán)利要求1所述的一種用于構(gòu)建高性能雙iSCSI主機通道的嵌入式CPCI主控板，其特征是，所述以太網(wǎng)絡(luò)模塊是兩個具備獨立MAC的千兆以太網(wǎng)卡，所述千兆以太網(wǎng)卡的接口采用IB8芯雷莫航空插座。
7.如權(quán)利要求1所述的一種用于構(gòu)建高性能雙iSCSI主機通道的嵌入式CPCI主控板，其特征是，所述供電模塊的輸入電源由CPCI接口模塊提供，CPCI接口模塊共提供三種供電電源:5VSB等待電壓、12V風扇控制電路電壓、5V控制模塊電路電壓；所述5V控制模塊電路電壓的輸出電源供主控板使用，分別提供3.3V、2.5V、1.8V、1.2V、1.05V、0.9V電源。
8.如權(quán)利要求1所述的一種用于構(gòu)建高性能雙iSCSI主機通道的嵌入式CPCI主控板，其特征是，所述CPCI接口模塊符合PICMG2.16規(guī)范，由IEC60917和IEC61076-101定義的屏蔽式2mm間距5行的連接器接口。
【文檔編號】G06F1/16GK203658918SQ201420008906
【公開日】2014年6月18日 申請日期:2014年1月7日 優(yōu)先權(quán)日:2014年1月7日
【發(fā)明者】侯萌, 尋廣龍, 李慶華, 李亞楠 申請人:侯萌, 李慶華, 尋廣龍