一種基于載荷地面測試接口適配器的高速存儲模塊及其存儲方法
【專利摘要】本發(fā)明公開了一種基于載荷地面測試接口適配器的高速存儲模塊及其存儲方法，它包括PHY芯片、光纖收發(fā)器、LED狀態(tài)顯示器、存儲器、第一處理器和第二處理器，第一處理器與PHY芯片連接，PHY芯片通過網(wǎng)口與外部主控計算機連接，第一處理器通過EMIF接口與第二處理器連接進行數(shù)據(jù)交換，第二處理器通過光纖收發(fā)器與光口連接，第二處理器的顯示輸出與LED狀態(tài)顯示器連接，第二處理器與存儲器連接進行數(shù)據(jù)交換，第二處理器通過接口J3與外部數(shù)傳接收模塊連接進行數(shù)據(jù)交換。本發(fā)明具有高速存儲，容量大和可靠性高的特點。
【專利說明】—種基于載荷地面測試接口適配器的高速存儲模塊及其存儲方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種基于載荷地面測試接口適配器的高速存儲模塊及其存儲方法。

【背景技術(shù)】
[0002]人造衛(wèi)星是發(fā)射數(shù)量最多，發(fā)展最快的航天器，廣泛用于電信、氣象、資源普查和軍事偵察等領(lǐng)域。現(xiàn)在人造衛(wèi)星主要由結(jié)構(gòu)系統(tǒng)、推進系統(tǒng)、熱控系統(tǒng)、供配電系統(tǒng)、星物系統(tǒng)、遙測遙控系統(tǒng)、姿態(tài)軌道控制系統(tǒng)、數(shù)據(jù)傳輸系統(tǒng)和有效載荷等多個部分組成。其中有效載荷是衛(wèi)星中直接執(zhí)行特定任務(wù)的分系統(tǒng)是衛(wèi)星的核心部分，它是決定衛(wèi)星性能水平的主要分系統(tǒng)。而數(shù)據(jù)傳輸系統(tǒng)是實現(xiàn)有效載荷信息在空間與地面間實時傳輸?shù)年P(guān)鍵分系統(tǒng)。隨著衛(wèi)星性能和指標(biāo)的提升，對有效載荷和數(shù)據(jù)傳輸系統(tǒng)也有了更高的要求。由于衛(wèi)星在軌工作的特殊性，升空后對其維護極為困難，因此，發(fā)射前的地面測試工作顯得尤為重要。對于載荷地面測試接口適配器來說，自身高速存儲模塊的性能影響到整個接口適配器的性能。


【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，提供一種基于載荷地面測試接口適配器的高速存儲模塊及其存儲方法，具有高速存儲，容量大和可靠性高的特點。
[0004]本發(fā)明的目的是通過以下技術(shù)方案來實現(xiàn)的:一種基于載荷地面測試接口適配器的高速存儲模塊，它包括PHY芯片、光纖收發(fā)器、LED狀態(tài)顯示器、存儲器、第一處理器和第二處理器，第一處理器與PHY芯片連接，PHY芯片通過網(wǎng)口與外部主控計算機連接，第一處理器通過EMIF接口與第二處理器連接進行數(shù)據(jù)交換，第二處理器通過光纖收發(fā)器與光口連接，第二處理器的顯示輸出與LED狀態(tài)顯示器連接，第二處理器與存儲器連接進行數(shù)據(jù)交換，第二處理器通過接口 J3與外部數(shù)傳接收模塊連接進行數(shù)據(jù)交換。
[0005]所述的存儲器為由32片MLC Nand Flash組成的存儲器。
[0006]所述的第一處理器包括C6455主處理芯片。
[0007]所述的第二處理器為FPGA集成電路。
[0008]所述的存儲器由FLASH多級緩存子模塊、多級流水線控制器和流水線頂層控制器組成。
[0009]一種基于載荷地面測試接口適配器的高速存儲模塊的存儲方法，它包括以下步驟:
51.PHY芯片通過網(wǎng)口接收來自主控計算機的控制命令，并將控制命令傳送給第一處理器；
52.第一處理器對所述的控制命令進行解析，并將解析后的控制命令發(fā)送給第二處理器，第二處理器控制其GTP接收子模塊做好接收數(shù)據(jù)的準(zhǔn)備；
53.該GTP接收子模塊通過GTP接口即接口J3接收來自數(shù)傳接收模塊的數(shù)據(jù)； 54.第二處理器根據(jù)解析后的控制命令向相應(yīng)的流水線頂層控制器轉(zhuǎn)發(fā)存儲指令，流水線頂層控制器根據(jù)該存儲指令控制相應(yīng)的FLASH多級子模塊將GTP接收子模塊所接收到的數(shù)據(jù)暫存到對應(yīng)的緩存區(qū)中；
55.流水線頂層控制器根據(jù)存儲指令控制多級流水線控制器將緩存區(qū)中的數(shù)據(jù)存放到對應(yīng)的存儲單元，完成相應(yīng)的存儲操作，同時，多級流水線控制器還通過流水線頂層控制器向第二處理器發(fā)送相應(yīng)的存儲狀態(tài)信息；
56.第二處理器通過第一處理器將存儲狀態(tài)信息反饋給主控計算機。
[0010]本發(fā)明的有益效果是:(I)采用MLC Nand Flash作為存儲介質(zhì)，具有高速存儲，容量大和可靠性高的特點；(2)采用GTP接口與外部數(shù)傳接收模塊連接，可實現(xiàn)7.2Gbps的有效傳輸速度；(3)采用FPGA，可實現(xiàn)高速存儲控制；(4)采用C6455芯片，可實現(xiàn)靈活實用的存儲管理。

【專利附圖】

【附圖說明】
[0011]圖1為本發(fā)明基于載荷地面測試接口適配器的高速存儲模塊的結(jié)構(gòu)框圖；
圖2為本發(fā)明基于載荷地面測試接口適配器的高速存儲模塊的存儲方法的流程圖。

【具體實施方式】
[0012]下面結(jié)合附圖進一步詳細描述本發(fā)明的技術(shù)方案，但本發(fā)明的保護范圍不局限于以下所述。
[0013]如圖1所示，一種基于載荷地面測試接口適配器的高速存儲模塊，它包括PHY芯片、光纖收發(fā)器、LED狀態(tài)顯示器、存儲器、第一處理器和第二處理器，第一處理器與PHY芯片連接，PHY芯片通過網(wǎng)口與外部主控計算機連接，第一處理器通過EMIF接口與第二處理器連接進行數(shù)據(jù)交換，第二處理器通過光纖收發(fā)器與光口連接，第二處理器的顯示輸出與LED狀態(tài)顯示器連接，第二處理器與存儲器連接進行數(shù)據(jù)交換，第二處理器通過接口 J3與外部數(shù)傳接收模塊連接進行數(shù)據(jù)交換。
[0014]所述的存儲器為由32片MLC Nand Flash組成的存儲器。
[0015]所述的第一處理器包括C6455主處理芯片。
[0016]所述的第二處理器為FPGA集成電路。
[0017]所述的存儲器由FLASH多級緩存子模塊、多級流水線控制器和流水線頂層控制器組成。
[0018]所述的FLASH多級緩存子模塊是由多個緩存單元組成，接受來自流水線頂層控制器的控制；多級流水線控制器是一組獨立的控制子模塊，包含兩個層次:一是邏輯層，完成該流水線與頂層控制器的接口交互、狀態(tài)反饋等功能；二是物理層，完成FLASH芯片的時序控制。流水線頂層控制器實現(xiàn)頂層控制，實現(xiàn)流水線管理等功能。
[0019]如圖2所示，一種基于載荷地面測試接口適配器的高速存儲模塊的存儲方法，它包括以下步驟:
51.PHY芯片通過網(wǎng)口接收來自主控計算機的控制命令，并將控制命令傳送給第一處理器；
52.第一處理器對所述的控制命令進行解析，并將解析后的控制命令發(fā)送給第二處理器，第二處理器控制其GTP接收子模塊做好接收數(shù)據(jù)的準(zhǔn)備；
53.該GTP接收子模塊通過GTP接口即接口J3接收來自數(shù)傳接收模塊的數(shù)據(jù)；
54.第二處理器根據(jù)解析后的控制命令向相應(yīng)的流水線頂層控制器轉(zhuǎn)發(fā)存儲指令，流水線頂層控制器根據(jù)該存儲指令控制相應(yīng)的FLASH多級子模塊將GTP接收子模塊所接收到的數(shù)據(jù)暫存到對應(yīng)的緩存區(qū)中；
55.流水線頂層控制器根據(jù)存儲指令控制多級流水線控制器將緩存區(qū)中的數(shù)據(jù)存放到對應(yīng)的存儲單元，完成相應(yīng)的存儲操作，同時，多級流水線控制器還通過流水線頂層控制器向第二處理器發(fā)送相應(yīng)的存儲狀態(tài)信息；
56.第二處理器通過第一處理器將存儲狀態(tài)信息反饋給主控計算機。
[0020]圖2中，GTPO和GTPl的數(shù)據(jù)完全獨立存儲，保證數(shù)傳存儲系統(tǒng)的穩(wěn)定可靠；另外，F(xiàn)LASH陣列的多級流水線控制保證了高速數(shù)據(jù)實時可靠存儲。
【權(quán)利要求】
1.一種基于載荷地面測試接口適配器的高速存儲模塊，其特征在于:它包括PHY芯片、光纖收發(fā)器、LED狀態(tài)顯示器、存儲器、第一處理器和第二處理器，第一處理器與PHY芯片連接，PHY芯片通過網(wǎng)口與外部主控計算機連接，第一處理器通過EMIF接口與第二處理器連接進行數(shù)據(jù)交換，第二處理器通過光纖收發(fā)器與光口連接，第二處理器的顯示輸出與LED狀態(tài)顯示器連接，第二處理器與存儲器連接進行數(shù)據(jù)交換，第二處理器通過接口 J3與外部數(shù)傳接收模塊連接進行數(shù)據(jù)交換。
2.根據(jù)權(quán)利要求1所述的一種基于載荷地面測試接口適配器的高速存儲模塊，其特征在于:所述的存儲器為由32片MLC Nand Flash組成的存儲器。
3.根據(jù)權(quán)利要求1所述的一種基于載荷地面測試接口適配器的高速存儲模塊，其特征在于:所述的第一處理器包括C6455主處理芯片。
4.根據(jù)權(quán)利要求1所述的一種基于載荷地面測試接口適配器的高速存儲模塊，其特征在于:所述的第二處理器為FPGA集成電路。
5.根據(jù)權(quán)利要求1所述的一種基于載荷地面測試接口適配器的高速存儲模塊，其特征在于:所述的存儲器由FLASH多級緩存子模塊、多級流水線控制器和流水線頂層控制器組成。
6.一種基于載荷地面測試接口適配器的高速存儲模塊的存儲方法，其特征在于:它包括以下步驟: .51.PHY芯片通過網(wǎng)口接收來自主控計算機的控制命令，并將控制命令傳送給第一處理器； .52.第一處理器對所述的控制命令進行解析，并將解析后的控制命令發(fā)送給第二處理器，第二處理器控制其GTP接收子模塊做好接收數(shù)據(jù)的準(zhǔn)備； .53.該GTP接收子模塊通過GTP接口即接口J3接收來自數(shù)傳接收模塊的數(shù)據(jù)； .54.第二處理器根據(jù)解析后的控制命令向相應(yīng)的流水線頂層控制器轉(zhuǎn)發(fā)存儲指令，流水線頂層控制器根據(jù)該存儲指令控制相應(yīng)的FLASH多級子模塊將GTP接收子模塊所接收到的數(shù)據(jù)暫存到對應(yīng)的緩存區(qū)中； . 55.流水線頂層控制器根據(jù)存儲指令控制多級流水線控制器將緩存區(qū)中的數(shù)據(jù)存放到對應(yīng)的存儲單元，完成相應(yīng)的存儲操作，同時，多級流水線控制器還通過流水線頂層控制器向第二處理器發(fā)送相應(yīng)的存儲狀態(tài)信息； . 56.第二處理器通過第一處理器將存儲狀態(tài)信息反饋給主控計算機。
【文檔編號】G06F3/06GK104360960SQ201410708462
【公開日】2015年2月18日 申請日期:2014年11月28日 優(yōu)先權(quán)日:2014年11月28日
【發(fā)明者】龍寧, 張星星 申請人:成都龍騰中遠信息技術(shù)有限公司