一種性價比較好的pcb設計方法
【專利摘要】本發(fā)明公開了一種性價比較好的PCB設計方法，所述PCB采用PCB材料混壓設計方式，PCB板上使用normalloss和lowloss材料兩種，其中，在PCB板上高速信號走線層使用Lowloss材料，普通低速信號走線層使用normalloss材料。本發(fā)明提供了一種PCB材料混壓設計方法，不僅能滿足長PCB走線的高速信號質量，而且可有效降低產(chǎn)品開發(fā)成本，提升產(chǎn)品的性價比，滿足高速信號質量且有效降低產(chǎn)品設計質量。
【專利說明】一種性價比較好的PCB設計方法

【技術領域】
[0001]本發(fā)明涉及一種性價比較好的PCB設計方法。

【背景技術】
[0002]目前主板設計時，為考慮開發(fā)成本，提升產(chǎn)品市場競爭力。在電子器件和PCB材料選擇上都趨向于成本較低的設計方案。因而，對于PCB材料的選擇,一般會首先normalloss材料進行設計，當PCB打板信號測試出現(xiàn)問題話，再考慮更換性能較好的Low loss材料進行設計。這樣，不僅會延長產(chǎn)品的開發(fā)周期，而且，PCB整板材料切換成low loss模式，將大幅提升產(chǎn)品開發(fā)費用。low loss材料價格一般為normal loss材料的3?4倍,這樣對于PCB板疊層數(shù)較高時(比如:10層板以上)，其材料替換后的產(chǎn)品開發(fā)將會更高。
[0003]目前Server產(chǎn)品PCB設計正趨向于信號高速度，走線互連高密度方向發(fā)展。為提升高速信號設計余量，PCB設計者可從以下方面考慮:
(1)Re-driver/Re-timer 的使用；
(2)更好的Connector/Cable 連接器；
(3)更優(yōu)化的Trace走線拓撲,如較短的PCB走線；
(4)更好的PCB材料,如lowloss材料等。
[0004]其中，(I)、( 2 )、( 4 )方法都是采用更好的器件及PCB材料來滿足信號性能，這樣會導致產(chǎn)品開發(fā)成本的大幅提升。而對于方法3:縮短PCB走線長度的方式又存在一定的局限性，其受到PCB板上器件的擺放位置影響較大。
[0005]以Server產(chǎn)品為例，傳統(tǒng)8層板疊層設計及高速信號走線層如圖1所示，QPI/PCIE等高速信號在疊層中的每信號層上均有分布，其PCB材料選擇為normal loss。因此，若設計存在差異化功能，可能會造成外層或內層高速信號線PCB trace走線較長，引起信號裳減失效。
[0006]因而，為滿足設計的需求，一般會更換較好的材料，按圖2所示，為滿足設計需求，其PCB整板更換成較好的low loss材料，這樣勢必會增加產(chǎn)品開發(fā)費用，降低產(chǎn)品市場競爭力。


【發(fā)明內容】

[0007]本發(fā)明要解決的技術問題是:提供一種性價比較好的PCB設計方法。
[0008]本發(fā)明所采用的技術方案為:
一種性價比較好的PCB設計方法，所述PCB采用PCB材料混壓設計方式，PCB板上使用normal loss和low loss材料兩種,其中,在PCB板上高速信號走線層使用Low loss材料，普通低速信號走線層使用normal loss材料。
[0009]事先將主板上的高速信號全部集中在PCB同層或幾層上，這樣，PCB板上使用的low loss材料的數(shù)量將大幅降低。因此，可有效降低產(chǎn)品的開發(fā)成本。
[0010]根據(jù)layout實際走線模式,在PCB疊層中，位于某Signal Layer上的PCIE trace長度超出spec規(guī)定，而其他信號層QPI/PCIE長度均滿足spec要求，將該信號層所在的Prepreg材料，由normal loss材料更換為low loss材料。
[0011]注:core又叫內芯板；PP的英文是prepreg,也叫預浸或半固化片。PP和core相比要軟一些，并且有一定的粘性，它有很多種厚度可供選擇，以便對電路板的疊層厚度進行調整以達到控制阻抗的目的。core是兩面帶銅箔的，pp就是單純的介質。
[0012]對于PCB疊層中，當位于CORE層走線的信號較長時，其他信號仍滿足spec要求時，將該信號走線布置到Prepreg材料層，同時將該Prepreg材料層由normal loss材料更換為low loss材料。
[0013]本發(fā)明的有益效果為:本發(fā)明提供了一種PCB材料混壓設計方法，不僅能滿足長PCB走線的高速信號質量，而且可有效降低產(chǎn)品開發(fā)成本，提升產(chǎn)品的性價比。

【專利附圖】

【附圖說明】
[0014]圖1為傳統(tǒng)8層疊層及材料選擇；
圖2為PCB走線較長時，材料替換方式；
圖3為Layerl上PCIE走線較長時，PCB板材替換方式；
圖4為芯板core更換low loss材料；
圖5為化片Prepreg更換low loss材料。

【具體實施方式】
[0015]下面參照附圖，通過【具體實施方式】，對本發(fā)明進一步說明:
一種性價比較好的PCB設計方法，為滿足高速信號質量且有效降低產(chǎn)品設計質量，所述PCB采用PCB材料混壓設計方式，PCB板上使用normal loss和low loss材料兩種，其中,在PCB板上高速信號走線層使用Low loss材料,普通低速信號走線層使用normal loss材料。
[0016]事先將主板上的高速信號全部集中在PCB同層或幾層上，這樣，PCB板上使用的low loss材料的數(shù)量將大幅降低。因此，可有效降低產(chǎn)品的開發(fā)成本。
[0017]根據(jù)layout實際走線模式,在PCB疊層中，位于某Signal Layer上的PCIE trace長度超出spec規(guī)定，而其他信號層QPI/PCIE長度均滿足spec要求，將該信號層所在的Prepreg材料，由normal loss材料更換為low loss材料。
[0018]為滿足產(chǎn)品設計需求和有效降低產(chǎn)品開發(fā)費用，對違反spec規(guī)定的設計，將采用PCB疊層材料壓合設計模式,根據(jù)layout實際走線模式,確定材料替換及l(fā)ayout優(yōu)化方式。如上圖1在PCB疊層中，對于位于Signal Layerl上的PCIE trace長度超出spec規(guī)定,而其他信號層QPI/PCIE長度均滿足spec要求，那樣，我們僅需更換Iayerl和layer2之間的Prepreg材料即可,如圖3所示。
[0019]對于PCB疊層中，當位于CORE層走線的信號較長時，其他信號仍滿足spec要求時，將該信號走線布置到Prepreg材料層，同時將該Prepreg材料層由normal loss材料更換為low loss材料。
[0020]如圖4所示，由于器件擺放問題，原先內層走線的QPI信號較長，而外層PCIE仍滿足spec要求時，通常會考慮更換layer2與layer3之間芯板corel和layer6與layer7之間芯板core3的材料為low loss性能。
[0021]但經(jīng)過咨詢材料商，通常芯板Core的價格要高于化片Pr印reg。因此，我們將內層QPI信號布置到外層Layerl&Layerf進行布線，這樣，不僅能有效保證信號質量，也可進步降低產(chǎn)品開發(fā)成本，如圖5所示。
【權利要求】
1.一種性價比較好的PCB設計方法，其特征在于:所述PCB采用PCB材料混壓設計方式,PCB板上使用normal loss和low loss材料兩種,其中,在PCB板上高速信號走線層使用Low loss材料,普通低速信號走線層使用normal loss材料。
2.根據(jù)權利要求1所述的一種性價比較好的PCB設計方法，其特征在于:將主板上的高速信號全部集中在PCB同層或幾層上。
3.根據(jù)權利要求1或2所述的一種性價比較好的PCB設計方法，其特征在于:根據(jù)layout實際走線模式,在PCB疊層中，位于某Signal Layer上的PCIE trace長度超出spec規(guī)定，而其他信號層QPI/PCIE長度均滿足spec要求，將該信號層所在的Pi^preg材料，由normal loss材料更換為low loss材料。
4.根據(jù)權利要求2或3所述的一種性價比較好的PCB設計方法，其特征在于:對于PCB疊層中，當位于CORE層走線的信號較長時，其他信號仍滿足spec要求時，將該信號走線布置到Prepreg材料層，同時將該Prepreg材料層由normal loss材料更換為low loss材料。
【文檔編號】G06F17/50GK104182593SQ201410448203
【公開日】2014年12月3日 申請日期:2014年9月4日 優(yōu)先權日:2014年9月4日
【發(fā)明者】武寧, 吳福寬 申請人:浪潮電子信息產(chǎn)業(yè)股份有限公司