經(jīng)由總線的地址信道的協(xié)作寫入的制作方法
【專利摘要】本發(fā)明涉及經(jīng)由總線的地址信道的協(xié)作寫入。本發(fā)明揭示一種用于在處理系統(tǒng)中經(jīng)由總線進(jìn)行通信的處理系統(tǒng)及方法。所述處理系統(tǒng)包含接收裝置、具有第一、第二及第三信道的總線及發(fā)送裝置，所述發(fā)送裝置經(jīng)配置以在所述第一信道上尋址所述接收裝置，并在所述第二信道上從所述接收裝置讀取有效負(fù)載，所述發(fā)送裝置進(jìn)一步經(jīng)配置以在所述第一信道上向所述接收裝置寫入有效負(fù)載的第一部分且在所述第三信道上向所述接收裝置寫入所述有效負(fù)載的第二部分。
【專利說明】經(jīng)由總線的地址信道的協(xié)作寫入
[0001]分案申請(qǐng)
[0002]本發(fā)明專利申請(qǐng)是申請(qǐng)日為2007年2月23日，申請(qǐng)?zhí)枮?00780006259.5，以及發(fā)明名稱為“經(jīng)由總線的地址信道的協(xié)作寫入”的發(fā)明專利申請(qǐng)案的分案申請(qǐng)。
[0003]相關(guān)申請(qǐng)交叉參考案
[0004]本專利申請(qǐng)案主張基于在2006年2月24日提出申請(qǐng)的名稱為“經(jīng)由地址信道的協(xié)作寫入(Cooperative Writes Over Address Channel) ”的臨時(shí)申請(qǐng)案第 60/776，529 號(hào)的優(yōu)先權(quán)，且受讓于本發(fā)明受讓人且以此以引入方式明確并入本文中。
[0005]本專利申請(qǐng)案涉及下列與本文同時(shí)提出申請(qǐng)且名稱為“經(jīng)由地址信道的輔助寫入(Auxiliary Writes Over Address Channel) ”的同在申請(qǐng)中的代理檔案號(hào)第060485號(hào)美國(guó)專利申請(qǐng)案，其受讓于本發(fā)明受讓人且以引用的方式明確地并入本文中。

【技術(shù)領(lǐng)域】
[0006]本發(fā)明大體來說涉及處理系統(tǒng)，且更具體來說涉及用于經(jīng)由具有總線背景的地址信道來執(zhí)行協(xié)作寫入的系統(tǒng)及技術(shù)。

【背景技術(shù)】
[0007]大多數(shù)現(xiàn)代處理系統(tǒng)的核心是稱作總線的互連。所述總線在所述系統(tǒng)中的各種處理實(shí)體之間移動(dòng)信息。如今，大多數(shù)總線架構(gòu)是極為標(biāo)準(zhǔn)的。這些標(biāo)準(zhǔn)總線架構(gòu)通常具有獨(dú)立及單獨(dú)的讀取、寫入及地址信道。
[0008]在處理系統(tǒng)中，這種類型的總線架構(gòu)常被發(fā)現(xiàn)具有由存儲(chǔ)器支持的一個(gè)或一個(gè)以上一般用途。在這些系統(tǒng)中，所述存儲(chǔ)器提供存儲(chǔ)媒體，所述存儲(chǔ)媒體可保存處理器執(zhí)行其功能所需要的程序及數(shù)據(jù)。處理器可通過將地址設(shè)置在地址信道上并發(fā)送適當(dāng)?shù)淖x取/寫入控制信號(hào)來讀取或?qū)懭氲酱鎯?chǔ)器。根據(jù)讀取/寫入控制的狀態(tài)，處理器經(jīng)由寫入信道寫入到存儲(chǔ)器或經(jīng)由讀取信道從存儲(chǔ)器中讀取。在這些類型的處理系統(tǒng)以及許多其它處理系統(tǒng)中，可需要減小寫入延遲及增大寫入帶寬。


【發(fā)明內(nèi)容】

[0009]以下揭示一種處理系統(tǒng)的一個(gè)方面。所述處理系統(tǒng)包含:接收裝置；總線，其具有第一、第二及第三信道；及發(fā)送裝置，其經(jīng)配置以在所述第一信道上尋址所述接收裝置并在所述第二信道上從所述接收裝置讀取有效負(fù)載，所述發(fā)送裝置進(jìn)一步經(jīng)配置以在第一信道上向接收裝置寫入有效負(fù)載的第一部分且在第三信道上向接收裝置寫入所述有效負(fù)載的第二部分。
[0010]以下揭示一種處理系統(tǒng)的另一方面。所述處理系統(tǒng)包含:接收裝置；總線，其具有第一、第二及第三信道；用尋址裝置，其用于在所述第一信道上尋址所述接收裝置；讀取裝置，其用于在所述第二信道上從接收裝置讀取有效負(fù)載；及寫入裝置，其用于在所述第一信道上向接收裝置寫入有效負(fù)載的第一部分且在所述第三信道上向接收裝置寫入所述有效負(fù)載的第二部分。
[0011]以下揭示一種經(jīng)由總線在發(fā)送裝置與接收裝置之間進(jìn)行通信的方法的一個(gè)方面。所述總線包含第一、第二及第三信道。所述方法包含:在第一信道上尋址接收裝置；在第二信道上從所述接收裝置讀取有效負(fù)載；及在第一信道上向所述接收裝置寫入有效負(fù)載的第一部分且在所述第三信道上向所述接收裝置寫入所述有效負(fù)載的第二部分。
[0012]以下揭示總線主控裝置的一個(gè)方面。所述總線主控裝置包含:處理器；及總線接口，其經(jīng)配置以將所述處理器介接到具有第一、第二及第三信道的總線，所述總線接口進(jìn)一步經(jīng)配置以在所述第一信道上尋址從屬裝置、在所述第二信道上從所述從屬裝置接收有效負(fù)載并在第一信道上向從屬裝置寫入有效負(fù)載的第一部分且在第三信道上向從屬裝置寫入所述有效負(fù)載的第二部分。
[0013]本發(fā)明還揭示一種總線主控裝置的另一方面。所述總線主控裝置包含:處理器；及介接裝置，其用于將所述處理器介接到具有第一、第二及第三信道的總線；介接裝置，其用于將處理器介接到所述總線，其中包括用于在第一信道上尋址從屬裝置的裝置；接收裝置，其用于在第二信道上從從屬裝置接收有效負(fù)載；及寫入裝置，其用于在第一信道上向從屬裝置寫入有效負(fù)載的第一部分且在第三信道上向從屬裝置寫入有效負(fù)載的第二部分。
[0014]以下揭示一種從屬裝置的一個(gè)方面。所述從屬裝置包含:存儲(chǔ)器；及總線接口，其經(jīng)配置以將存儲(chǔ)器介接到具有第一、第二及第三信道的總線，所述總線接口經(jīng)配置以在第一信道上從總線主控裝置接收地址及有效負(fù)載的第一部分、在第二信道上向總線主控裝置發(fā)送有效負(fù)載并在第三信道上從總線主控裝置接收所述有效負(fù)載的第二部分。
[0015]以下揭示一種從屬裝置的另一方面。所述從屬裝置包含:存儲(chǔ)器；及介接裝置，其用于將所述存儲(chǔ)器介接到具有第一、第二及第三信道的總線；介接裝置，其用于將存儲(chǔ)器介接到所述總線，其中包括用于在第一信道上從總線主控裝置接收地址及有效負(fù)載的第一部分的裝置；發(fā)送裝置，其用于在第二信道上向總線主控裝置發(fā)送有效負(fù)載；及接收裝置，其用于在第三信道上從總線主控裝置接收所述有效負(fù)載的第二部分。
[0016]應(yīng)了解，根據(jù)下文詳細(xì)說明，所屬【技術(shù)領(lǐng)域】的技術(shù)人員將易于了解本發(fā)明的其它實(shí)施例，其中以圖解說明的方式顯示及描述本發(fā)明的各種實(shí)施例。正如人們將要了解，本發(fā)明能夠具有其它及不同實(shí)施例，且能夠以各種其它方面對(duì)其若干細(xì)節(jié)進(jìn)行修改，所有這些均不背離本發(fā)明。因此，應(yīng)將本文的圖式及說細(xì)說明視為具圖解說明性質(zhì)而非限定性。

【專利附圖】

【附圖說明】
[0017]本文以舉例方式而非限定方式在附圖中圖解說明本發(fā)明的各個(gè)方面，其中:
[0018]圖1是圖解說明處理系統(tǒng)中經(jīng)由總線進(jìn)行通信的兩個(gè)裝置的實(shí)例的簡(jiǎn)化方塊圖；
[0019]圖2是顯示圖1的處理系統(tǒng)中的總線的地址及寫入信道上的信息流動(dòng)的圖解說明，其中所述地址信道提供用于地址及數(shù)據(jù)的類屬媒體；
[0020]圖3是顯示在圖1的處理系統(tǒng)中經(jīng)由總線的兩個(gè)寫入操作的時(shí)序圖；
[0021]圖4是圖解說明高速緩存一致性處理系統(tǒng)的簡(jiǎn)化方塊圖，所述系統(tǒng)具有通過總線互連與共享資源進(jìn)行通信的兩個(gè)處理裝置；
[0022]圖5是顯示在圖4的高速緩存一致性處理系統(tǒng)中的一個(gè)處理裝置與總線互連之間的地址及寫入信道上的信息流動(dòng)的圖解說明。
[0023]圖6是圖解說明在處理系統(tǒng)中經(jīng)由4信道的總線進(jìn)行通信的兩個(gè)裝置的實(shí)例的簡(jiǎn)化方塊圖。
[0024]圖7是顯示圖6的處理系統(tǒng)中的4信道總線的地址及寫入信道上的信息流動(dòng)的圖解說明，其中讀取及寫入地址信道提供用于地址及數(shù)據(jù)的屬類媒體。

【具體實(shí)施方式】
[0025]下文結(jié)合附圖列舉的詳細(xì)說明打算作為本發(fā)明各種實(shí)施例的說明，而不打算代表本發(fā)明僅可實(shí)施為這些實(shí)施例。為使讀者透徹地了解本發(fā)明，在詳細(xì)說明中包含若干具體細(xì)節(jié)。然而，所屬【技術(shù)領(lǐng)域】的技術(shù)人員將易于了解，可不以這些具體細(xì)節(jié)來實(shí)踐本發(fā)明。在某些實(shí)例中，為避免模糊本發(fā)明的概念，以方塊圖形式顯示眾所周知的結(jié)構(gòu)及組件。
[0026]圖1是圖解說明在處理系統(tǒng)中經(jīng)由總線進(jìn)行通信的兩個(gè)裝置的實(shí)例的簡(jiǎn)化方塊圖。處理系統(tǒng)100可以是協(xié)作以執(zhí)行一個(gè)或一個(gè)以上處理功能的硬件裝置的集合。處理系統(tǒng)100的典型應(yīng)用包含但不限于:桌上型計(jì)算機(jī)、膝上型計(jì)算機(jī)、服務(wù)器、蜂窩電話、個(gè)人數(shù)字助理(PDA)、游戲控制臺(tái)、傳呼機(jī)、調(diào)制解調(diào)器、音頻設(shè)備、醫(yī)療裝置、機(jī)動(dòng)車、視頻設(shè)備、工業(yè)設(shè)備或任何其它能夠處理、檢索及存儲(chǔ)信息的機(jī)器或裝置。
[0027]圖中顯示處理系統(tǒng)100具有經(jīng)由總線106與接收裝置104通信的發(fā)送裝置102?？偩€106包含三個(gè)信道:地址信道106a、寫入信道106b及讀取信道106c。將“信道”定義為一組電導(dǎo)體，所述電導(dǎo)體可用于在兩個(gè)裝置之間攜載信息且具有一組共用的控制信號(hào)。在此實(shí)例中，每一信道為32位寬。通常，總線互連(未顯示)將用于經(jīng)由總線106在發(fā)送裝置102與接收裝置104之間建立點(diǎn)對(duì)點(diǎn)通信路徑?；蛘?，總線106可以是專用總線、共享總線或任何其它類型的合適總線架構(gòu)。
[0028]發(fā)送裝置102可以是任何類型的總線主控裝置。在此實(shí)例中，發(fā)送裝置102包含處理器108及總線接口 110。處理器108可以是通用處理器(例如微處理器)、專用處理器(例如數(shù)字處理器(DSP))、專用集成電路(ASIC)、直接存儲(chǔ)器存取(DMA)控制器、橋接器、可編程邏輯組件或任何其它需要對(duì)總線106的存取的實(shí)體。總線接口 110用于驅(qū)動(dòng)地址及寫入信道106a、106b以及提供適當(dāng)?shù)目刂菩盘?hào)?？偩€接口 110還充當(dāng)讀取信道106c的接收器。
[0029]接收裝置104可以是任何類型的從屬裝置。接收裝置104可以是臨時(shí)存儲(chǔ)器(例如，SDRAM、DRAM或RAM)或較長(zhǎng)期存儲(chǔ)裝置(例如，快閃存儲(chǔ)器、ROM存儲(chǔ)器、EPROM存儲(chǔ)器、EEPROM存儲(chǔ)器、⑶-R0M、DVD、磁盤、可重寫光盤等)?；蛘?，接收裝置104可以是橋接器或任何其它能夠檢索及存儲(chǔ)信息的裝置。在此實(shí)例中，接收裝置104包含接口總線112及存儲(chǔ)器114。接口總線112用于驅(qū)動(dòng)讀取信道106c及適當(dāng)?shù)目刂菩盘?hào)?？偩€接口 112還充當(dāng)用于地址及寫入信道106a、106b的接收器。存儲(chǔ)器114可以是內(nèi)容可被任意存取(S卩，讀取及寫入)的任何裝置。
[0030]在此總線架構(gòu)中，發(fā)送裝置102可從接收裝置104讀取或?qū)懭氲浇邮昭b置104。當(dāng)發(fā)送裝置102執(zhí)行寫入操作時(shí)，用適當(dāng)?shù)目刂菩盘?hào)在地址信道106a上向接收裝置104發(fā)送地址。有效負(fù)載可在地址信道106a、寫入信道106b或這兩者上發(fā)送。所述“有效負(fù)載”是指與特定讀取或?qū)懭氩僮飨嚓P(guān)聯(lián)的數(shù)據(jù)，且在此情況下為寫入操作。當(dāng)發(fā)送裝置執(zhí)行讀取操作時(shí)，其用適當(dāng)?shù)目刂菩盘?hào)在地址信道106a上向接收裝置104發(fā)送地址。作為響應(yīng)，接收裝置104在讀取信道106c上向發(fā)送裝置102發(fā)送有效負(fù)載。
[0031]現(xiàn)在將參照?qǐng)D2描述兩個(gè)寫入操作的實(shí)例。圖2是顯示地址及寫入信道上的信息流動(dòng)的圖解說明。在此實(shí)例中，所述發(fā)送裝置起始兩個(gè)16字節(jié)的寫入操作。
[0032]參照?qǐng)D2，在第一時(shí)鐘循環(huán)202上，發(fā)送裝置通過用適當(dāng)?shù)目刂菩盘?hào)在地址信道106a上向接收裝置發(fā)送4字節(jié)的地址Al來起始第一 16字節(jié)寫入操作。在相同時(shí)鐘循環(huán)202期間，發(fā)送裝置還可在寫入信道106b上向接收裝置發(fā)送第一有效負(fù)載的第一 4個(gè)字節(jié)Wl(I)。
[0033]在第二時(shí)鐘循環(huán)204上，發(fā)送裝置使用地址信道106a及寫入信道106b兩者來發(fā)送數(shù)據(jù)。發(fā)送裝置在寫入信道106b上發(fā)送第一有效負(fù)載的第二 4個(gè)字節(jié)Wl (2)且在地址信道106a上發(fā)送第一有效負(fù)載的第三4個(gè)字節(jié)Wl (3)。
[0034]發(fā)送裝置通過用適當(dāng)?shù)目刂菩盘?hào)在地址信道106a上向接收裝置發(fā)送4字節(jié)地址A2而在第三時(shí)鐘循環(huán)206期間起始下一 16字節(jié)寫入操作。發(fā)送裝置通過在寫入信道106b上向接收裝置發(fā)送最后4個(gè)字節(jié)Wl (4)而在下一寫入操作的相同時(shí)鐘循環(huán)期間完成第一有效負(fù)載的傳輸。
[0035]然后，發(fā)送裝置使用下兩個(gè)時(shí)鐘循環(huán)來向接收裝置發(fā)送第二有效負(fù)載。在第四時(shí)鐘循環(huán)208上，發(fā)送裝置在寫入信道106b上向接收裝置發(fā)送第二有效負(fù)載的第一 4個(gè)字節(jié)W2 (I)，且在地址信道106a上向所述接收裝置發(fā)送第二有效負(fù)載的第二 4個(gè)字節(jié)W2 (3)。在下一時(shí)鐘循環(huán)210上，發(fā)送裝置在寫入信道106b上向接收裝置發(fā)送第二有效負(fù)載的第三4個(gè)字節(jié)W2 (3)，且在地址信道106a上向所述接收裝置發(fā)送第二有效負(fù)載的最后4個(gè)字節(jié)W2(4)。
[0036]可使用兩種類型的控制信號(hào)來支持用于地址及數(shù)據(jù)傳輸?shù)拿襟w。第一控制信號(hào)稱作“地址/數(shù)據(jù)”信號(hào)，其用于地址信道106a上來指示所傳輸?shù)男畔⑹堑刂愤€是數(shù)據(jù)。在此實(shí)例中，當(dāng)斷定地址/數(shù)據(jù)信號(hào)時(shí)，在地址信道106a上傳輸?shù)刂?。相反，?dāng)去斷定地址/數(shù)據(jù)信號(hào)時(shí)，在地址信道106a上傳輸數(shù)據(jù)。
[0037]第二控制信號(hào)稱作“節(jié)拍ID”，其用于地址及寫入信道106a、106b兩者上以指示正在傳輸?shù)漠?dāng)前有效負(fù)載的節(jié)拍。應(yīng)注意，所述“節(jié)拍ID “為基于零的指示符，從而值”0 “指示正在傳輸?shù)挠行ж?fù)載的第一節(jié)拍。在此實(shí)例中，每一有效負(fù)載均在傳輸下一有效負(fù)載之前被整體地傳輸，且因此不需要信令來識(shí)別每一有效負(fù)載。在所述處理系統(tǒng)的替代實(shí)施例中，其中所述負(fù)載不按次序傳輸，或不同有效負(fù)載的節(jié)拍是交錯(cuò)的，所述信令可包含有效負(fù)載序列號(hào)。
[0038]現(xiàn)在將參照?qǐng)D3來描述圖解說明可如何使用兩個(gè)控制信號(hào)的實(shí)例。地址及寫入信道106a、106b的總線協(xié)議顯示于下文表I中。此總線協(xié)議用于圖解說明本發(fā)明處理系統(tǒng)的各方面，且應(yīng)了解，本發(fā)明的這些方面可用于其它總線協(xié)議。所屬【技術(shù)領(lǐng)域】的技術(shù)人員在對(duì)本文描述的總線架構(gòu)的實(shí)際實(shí)施中將能夠容易地改變及/或?qū)⑿盘?hào)添加到此協(xié)議中。
[0039]表I
[0040]地址信道信號(hào)定義驅(qū)動(dòng)裝置地址傳輸?shù)刂芳皵?shù)據(jù)的32位媒體_發(fā)送裝置地址/數(shù)據(jù)指示地址信道上正在傳輸?shù)挠行畔⑹堑刂愤€是數(shù)據(jù)_發(fā)送裝置
A有效指示有效信息是否正在地址信道上傳輸__
地址節(jié)拍ID指示在數(shù)據(jù)使用期限期間在地址信道上傳輸有效負(fù)載的哪一節(jié)拍發(fā)送裝置讀取/寫入指示在地址使用期限期間請(qǐng)求讀取操作還是寫入操作_發(fā)送裝置有效負(fù)載大小指示當(dāng)前地址的有效負(fù)載的大小_發(fā)送裝置地址傳送Ack指示接收裝置是否已成功接收到在地址信道上傳輸?shù)男畔⒔邮昭b置寫入傳輸數(shù)據(jù)的32位媒體_發(fā)送裝置
W有效指示有效信息是否正在寫入信道上傳輸_發(fā)送裝置寫入節(jié)拍ID指示正在寫入信道上傳輸有效負(fù)載的哪一節(jié)拍__
寫入傳送Ack|指示接收裝置是否已成功接收到在寫入信道上傳輸?shù)男畔?I接收裝置
[0041]表2
[0042]
節(jié)拍ID_MX_
PO_指示正在信道上傳輸有效負(fù)載的第一節(jié)拍_
01_指示正在信道上傳輸有效負(fù)載的第二節(jié)拍_
10_指示正在信道上傳輸有效負(fù)載的第三節(jié)拍_
11_指示正在信道上傳輸有效負(fù)載的第四節(jié)拍_
[0043]圖3是顯示用于上文結(jié)合圖2描述的相同的兩個(gè)16字節(jié)寫入操作的控制信號(hào)的時(shí)序圖?？墒褂孟到y(tǒng)時(shí)鐘306來同步發(fā)送與接收裝置之間的通信。顯示系統(tǒng)時(shí)鐘306具有五個(gè)時(shí)鐘循環(huán)，其中每一時(shí)鐘循環(huán)均被依序編號(hào)。
[0044]可由發(fā)送裝置在第一時(shí)鐘循環(huán)301期間在地址信道106a上起始寫入操作。此寫入操作可通過在32位的地址媒體308上傳輸?shù)谝粚懭氩僮鞯牡刂稟l來實(shí)現(xiàn)。發(fā)送裝置斷定A有效312信號(hào)以指示正在地址信道106a上傳輸有效信息。發(fā)送裝置102還斷定地址/數(shù)據(jù)信號(hào)313以指示正在地址信道上傳輸?shù)男畔?06a為地址。發(fā)送裝置102去斷定讀取/寫入信號(hào)316以請(qǐng)求寫入操作。可使用有效負(fù)載大小318來指示有效負(fù)載的大小，所述大小在此情況下為16字節(jié)。在地址信道106a上地址使用期限期間地址節(jié)拍ID 314的狀態(tài)可忽略。
[0045]在相同的第一時(shí)鐘循環(huán)301期間，發(fā)送裝置使用寫入媒體320來傳輸?shù)谝挥行ж?fù)載的第一 4個(gè)字節(jié)Wl (I)并將寫入節(jié)拍ID 326設(shè)置為“O”。發(fā)送裝置還斷定W有效信號(hào)324以指示正在寫入信道106b上傳輸有效信息。
[0046]在第一時(shí)鐘循環(huán)301末端,發(fā)送裝置檢驗(yàn)已斷定的地址傳送Ack信號(hào)310以確認(rèn)地址Al經(jīng)由地址信道106a到接收裝置的成功遞送。發(fā)送裝置還檢驗(yàn)已斷定的寫入傳送Ack信號(hào)322以確認(rèn)第一有效負(fù)載的第一 4個(gè)字節(jié)Wl (I)經(jīng)由寫入信道106b到接收裝置的成功遞送。
[0047]在第二時(shí)鐘循環(huán)302上，發(fā)送裝置使用寫入媒體320來發(fā)送第一有效負(fù)載的第二4個(gè)字節(jié)Wl (2)并將寫入節(jié)拍ID 326設(shè)置為“01”。此發(fā)送裝置還斷定W有效信號(hào)324以指不正在寫入信道106b上傳輸有效信息。
[0048]在相同的第二時(shí)鐘循環(huán)302期間，發(fā)送裝置在地址媒體308上向接收裝置傳輸?shù)谝挥行ж?fù)載的第三4個(gè)字節(jié)Wl (3)并將地址節(jié)拍ID 314設(shè)置為“10”。發(fā)送裝置還斷定A有效312信號(hào)以指示正在地址信道106a上傳輸有效信息，且去斷定地址/數(shù)據(jù)信號(hào)313以指示正在地址信道106a上傳輸?shù)男畔閿?shù)據(jù)。在地址信道106a上數(shù)據(jù)使用期限期間，讀取/寫入信號(hào)316及有效負(fù)載大小318的狀態(tài)可忽略。在圖3中，讀取/寫入信號(hào)316及有效負(fù)載大小318保持不變,但可被設(shè)置為任何狀態(tài)。
[0049]在第二時(shí)鐘循環(huán)302的末端，發(fā)送裝置檢驗(yàn)已斷定的寫入傳送Ack信號(hào)322以確認(rèn)第一有效負(fù)載的第二 4個(gè)字節(jié)Wl (2)經(jīng)由寫入信道106b到接收裝置的成功遞送。發(fā)送裝置還檢驗(yàn)已斷定的地址傳送Ack信號(hào)310以確認(rèn)第一有效負(fù)載的第三4個(gè)字節(jié)Wl (3)經(jīng)由地址信道106a到接收裝置的成功遞送。
[0050]在第三時(shí)鐘循環(huán)303上，發(fā)送裝置使用寫入媒體320來發(fā)送第一有效負(fù)載的最后4個(gè)字節(jié)Wl(4)并將寫入節(jié)拍ID 326設(shè)置為“11”。發(fā)送裝置還斷定W有效信號(hào)324以指不正在寫入信道106b上傳輸有效信息。
[0051]在完成第一寫入操作的相同的第三時(shí)鐘循環(huán)303期間，發(fā)送裝置在地址媒體308上傳輸用于第二 16字節(jié)寫入操作的地址A2。發(fā)送裝置斷定A有效312信號(hào)以指示正在地址信道106a上傳輸有效信息。發(fā)送裝置102還斷定地址/數(shù)據(jù)信號(hào)313以指示正在地址信道106a上傳輸?shù)男畔榈刂稟2。發(fā)送裝置102去斷定讀取/寫入信號(hào)316以請(qǐng)求寫入操作。有效負(fù)載大小318可用于指示有效負(fù)載大小，所述大小在此情況下為16字節(jié)。在地址信道106a上地址使用期限期間，地址節(jié)拍ID 314的狀態(tài)可忽略。.
[0052]在第三時(shí)鐘循環(huán)303的末端,發(fā)送裝置檢驗(yàn)已斷定的地址傳送Ack信號(hào)310以確認(rèn)地址A2經(jīng)由地址信道106a到接收裝置的成功遞送。發(fā)送裝置還檢驗(yàn)已斷定的寫入傳送Ack信號(hào)322以確認(rèn)第一有效負(fù)載的最后4個(gè)字節(jié)Wl (4)經(jīng)由寫入信道106b到接收裝置的成功遞送。
[0053]發(fā)送裝置使用下兩個(gè)時(shí)鐘循環(huán)來向接收裝置發(fā)送第二有效負(fù)載。在第四時(shí)鐘循環(huán)304上，發(fā)送裝置使用寫入媒體320向接收裝置發(fā)送第二有效負(fù)載的第一 4個(gè)字節(jié)W2 (I)，并將寫入節(jié)拍ID 326設(shè)置為“00”。發(fā)送裝置繼續(xù)斷定W有效信號(hào)324以指示寫入信道106b上正傳輸有效信息。
[0054]在相同的第四時(shí)鐘循環(huán)304期間，發(fā)送裝置在地址媒體308上傳輸?shù)诙行ж?fù)載的第二 4個(gè)字節(jié)W2 (2)，并將地址節(jié)拍ID 314設(shè)置為“O”。發(fā)送裝置還斷定A有效312信號(hào)以指示正在地址信道106a上傳輸有效信息，且去斷定地址/數(shù)據(jù)信號(hào)313以指示正在地址信道106a上傳輸?shù)男畔閿?shù)據(jù)。在地址信道106a上數(shù)據(jù)使用期限期間，讀取/寫入信號(hào)316及有效負(fù)載大小318的狀態(tài)可忽略。
[0055]在第四時(shí)鐘循環(huán)304的末端，發(fā)送裝置檢驗(yàn)已斷定的寫入傳送Ack信號(hào)322以確認(rèn)第二有效負(fù)載的第一 4個(gè)字節(jié)W2 (2)經(jīng)由寫入信道106b到接收裝置的成功遞送。發(fā)送裝置還檢驗(yàn)已斷定的地址傳送Ack信號(hào)310以確認(rèn)第二有效負(fù)載的第二 4個(gè)字節(jié)W2 (2)經(jīng)由地址信道106a到接收裝置的成功遞送。
[0056]在第五時(shí)鐘循環(huán)305上，發(fā)送裝置使用寫入媒體320向接收裝置發(fā)送第二有效負(fù)載的第三4個(gè)字節(jié)W2 (3)，并將寫入節(jié)拍ID 326設(shè)置為“10”。發(fā)送裝置斷定W有效信號(hào)324以指示正在寫入信道106b上傳輸有效信息。
[0057]在相同的第五時(shí)鐘循環(huán)305期間，發(fā)送裝置在地址媒體308上傳輸?shù)诙行ж?fù)載的最后4個(gè)字節(jié)W2(4)并將地址節(jié)拍ID 314設(shè)置為“11”。發(fā)送裝置還斷定A有效312信號(hào)以指示正在地址信道106a上傳輸有效信息，且去斷定地址/數(shù)據(jù)信號(hào)313以指示正在地址信道106a上傳輸?shù)男畔⑹菙?shù)據(jù)。在地址信道106a上數(shù)據(jù)使用期限期間，讀取/寫入信號(hào)316的狀態(tài)及有效負(fù)載大小318可忽略。
[0058]在第五時(shí)鐘循環(huán)305的末端，發(fā)送裝置檢驗(yàn)已斷定的寫入傳送Ack信號(hào)322以確認(rèn)第二有效負(fù)載的第三4個(gè)字節(jié)W2 (3)經(jīng)由寫入信道106b到接收裝置的成功遞送。發(fā)送裝置還檢驗(yàn)已斷定的地址傳送Ack信號(hào)310以確認(rèn)第二有效負(fù)載的最后4個(gè)字節(jié)W2 (4)經(jīng)由地址信道106a到接收裝置的成功遞送。
[0059]信令的減少可通過用隱含的尋址方案取代節(jié)拍ID來實(shí)現(xiàn)。這一隱含尋址方案的實(shí)例顯示于圖2中。在此實(shí)例中，隱含的尋址方案要求在可用的最早的時(shí)鐘循環(huán)上傳輸當(dāng)前有效負(fù)載的下4個(gè)字節(jié)序列,優(yōu)選地要求寫入信道106b而不是地址信道106a。
[0060]參照?qǐng)D2，可用于發(fā)送第一有效負(fù)載的第一 4個(gè)字節(jié)Wl (I)的最早時(shí)鐘循環(huán)為第一時(shí)鐘循環(huán)202,且寫入信道106b在時(shí)鐘循環(huán)202期間可用。可用于發(fā)送第一有效負(fù)載的第二 4個(gè)字節(jié)Wl (2)的最早時(shí)鐘循環(huán)為第二時(shí)鐘循環(huán)204，且寫入信道106b同樣可用。第二時(shí)鐘循環(huán)204也可用于傳輸?shù)谝挥行ж?fù)載的第三4個(gè)字節(jié)Wl (3)，但寫入信道106b不可用。因此，第一有效負(fù)載的第三4個(gè)字節(jié)Wl (3)在地址信道106a上傳輸?？捎糜诎l(fā)送第一有效負(fù)載的最后4個(gè)字節(jié)Wl (4)的最早時(shí)鐘循環(huán)為第三時(shí)鐘循環(huán)206，且寫入信道106b同樣可用。
[0061]在第三時(shí)鐘循環(huán)206期間，向接收裝置傳輸用于第二寫入操作的地址A2。然而，寫入信道106a不能用于發(fā)送第二有效負(fù)載的第一 4個(gè)字節(jié)W2 (I)，因?yàn)樵诘谌龝r(shí)鐘循環(huán)206期間需要發(fā)送第一有效負(fù)載的最后4個(gè)字節(jié)Wl (4)?？捎糜诎l(fā)送第二有效負(fù)載的第一 4個(gè)字節(jié)W2(l)的最早時(shí)鐘循環(huán)為第四時(shí)鐘循環(huán)208，且寫入信道106b在時(shí)鐘循環(huán)208期間可用。第四時(shí)鐘循環(huán)208可用于傳輸?shù)诙行ж?fù)載的第二 4個(gè)字節(jié)W2 (2)，但寫入信道106b不可用。因此，第二有效負(fù)載的第二 4個(gè)字節(jié)W2 (2)在地址信道106a上傳輸?？捎糜诎l(fā)送第二有效負(fù)載的最后8個(gè)字節(jié)W2 (3)、W2 (4)的最早時(shí)鐘循環(huán)為第五時(shí)鐘循環(huán)210。第二有效負(fù)載的第三4個(gè)字節(jié)W2 (3)在寫入信道306b (B卩，優(yōu)選信道)上傳輸，且第二有效負(fù)載的最后4個(gè)字節(jié)W2 (4)在地址信道106a上傳輸。
[0062]將地址信道用作傳輸?shù)刂芳皵?shù)據(jù)的媒體可用于各種處理環(huán)境中。舉例來說，可使用此技術(shù)來減小處理器從硬件強(qiáng)制的高速緩存一致性系統(tǒng)中的另一處理器獲得高速緩存線所花費(fèi)的時(shí)間量。將參照?qǐng)D4進(jìn)一步描述此實(shí)例。圖4中顯示高速緩存一致性處理系統(tǒng)400具有通過總線互連406與共享資源(例如存儲(chǔ)器裝置404)通信的兩個(gè)處理裝置402a、402b。在此實(shí)例中，第一處理裝置402a通過用適當(dāng)?shù)目刂菩盘?hào)在其地址信道406?上設(shè)置地址來從存儲(chǔ)器裝置404讀取。所述地址由總線互連406在存儲(chǔ)器的地址信道406a3上轉(zhuǎn)發(fā)給存儲(chǔ)器裝置404。作為響應(yīng)，總線接口 408從存儲(chǔ)器410檢索數(shù)據(jù)塊并將其設(shè)置在存儲(chǔ)器的讀取信道406c3上?？偩€互連406經(jīng)由第一處理器裝置的讀取信道406Cl將數(shù)據(jù)從存儲(chǔ)器裝置404a轉(zhuǎn)發(fā)到第一處理裝置402a。一旦第一處理裝置402a接收到數(shù)據(jù)，即可將數(shù)據(jù)設(shè)置在高速緩存器412中、由處理器414進(jìn)行修改，并由總線接口 416將其寫入回存儲(chǔ)器裝置404?？膳c上文結(jié)合圖2及圖3描述的相同的方式來執(zhí)行寫入操作。
[0063]高速緩存一致性處理第二處理裝置402b隨后試圖從相同地址讀取的情形。由于不具備可確保高速緩存一致性的機(jī)構(gòu)，所以如果第一處理裝置402a中的高速緩存器412中的數(shù)據(jù)已被修改但尚未寫回到存儲(chǔ)器裝置404，則第二處理裝置402b可從存儲(chǔ)器裝置404接收過期數(shù)據(jù)。
[0064]通常使用一種稱作“探聽”的過程來維持高速緩存器與存儲(chǔ)器之間的一致性。探聽是這樣的過程:處理裝置(例如此實(shí)例中的第二處理裝置402b)向存儲(chǔ)器裝置404中不存在于其自身的高速緩存器418中的可高速緩存地址發(fā)布讀取請(qǐng)求，從而導(dǎo)致總線互連406在將所述讀取請(qǐng)求轉(zhuǎn)發(fā)給用于數(shù)據(jù)的存儲(chǔ)器裝置404之前向系統(tǒng)中的其它處理裝置廣播探聽地址。如果另一處理裝置(例如第一處理裝置402a)將所請(qǐng)求的數(shù)據(jù)以修改后的狀態(tài)存儲(chǔ)在其高速緩存器412中，則其將修改后的數(shù)據(jù)寫入回存儲(chǔ)器裝置404。同時(shí)，總線互連406將經(jīng)由中間的讀取信道406c2將修改后的數(shù)據(jù)發(fā)送給第二處理裝置402b。第二處理裝置402將修改后的數(shù)據(jù)設(shè)置在高速緩存器418中以供處理器422使用。
[0065]圖5是顯示第一處理裝置402a與總線互連406之間的地址及寫入信道406&1、406b!上的信息流動(dòng)的圖解說明。參照?qǐng)D4及圖5，第一處理裝置402a響應(yīng)于總線互連406所廣播的探聽地址將32字節(jié)的有效負(fù)載從其高速緩存器412寫入到存儲(chǔ)器裝置404。寫入操作是通過使用地址及寫入信道^ea1JOeb1兩者將32字節(jié)的有效負(fù)載發(fā)送給總線互連406來執(zhí)行的。在第一時(shí)鐘循環(huán)502上，第一處理裝置402a用適當(dāng)?shù)目刂菩盘?hào)在其地址信道406?上將已探聽地址A發(fā)送給總線互連406。在相同的時(shí)鐘循環(huán)502期間，有效負(fù)載的第一 4個(gè)字節(jié)W(I)由第一處理裝置402a在寫入信道4061^上發(fā)送給總線互連406。
[0066]有效負(fù)載的剩余部分經(jīng)由下四個(gè)時(shí)鐘循環(huán)被從第一處理裝置402a發(fā)送給總線互連406。在第二時(shí)鐘循環(huán)504上，第一處理裝置402a在寫入信道4061^上發(fā)送有效負(fù)載的第二 4個(gè)字節(jié)W (2)并在地址信道40631上發(fā)送有效負(fù)載的第三4個(gè)字節(jié)W (3)。有效負(fù)載的第四4個(gè)字節(jié)W (4)、有效負(fù)載的第六4個(gè)字節(jié)W (6)及有效負(fù)載的最后4個(gè)字節(jié)W (8)由第一處理裝置402a經(jīng)由下三個(gè)時(shí)鐘循環(huán)506、508、510在寫入信道4061^上發(fā)送給總線互連406。有效負(fù)載的第五4個(gè)字節(jié)W(5)及有效負(fù)載的第七4個(gè)字節(jié)W(7)由第一處理裝置402a經(jīng)由下兩個(gè)時(shí)鐘循環(huán)506、508在地址信道406&1上發(fā)送給總線互連406。
[0067]總線互連406可使用地址及寫入信道406a3、40663兩者以類似方式將32字節(jié)的有效負(fù)載發(fā)送給存儲(chǔ)器裝置404以在5個(gè)時(shí)鐘循環(huán)中發(fā)送所述有效負(fù)載?？偩€互連406還響應(yīng)于處理裝置402b的原始讀取請(qǐng)求在8個(gè)時(shí)鐘循環(huán)中在讀取信道406c2上將32字節(jié)的有效負(fù)載發(fā)送給第二處理裝置402b。32字節(jié)的有效負(fù)載到存儲(chǔ)器裝置404及第二處理裝置402的傳輸可與有效負(fù)載在第一處理裝置402a與總線互連406之間的傳輸重疊或在其之后。
[0068]對(duì)控制信令的解釋已結(jié)合圖3詳細(xì)描述，且此處將不再重復(fù)，只指出一點(diǎn):地址及寫入信道406^,4061^兩者的節(jié)拍ID均需要擴(kuò)充為3位代碼以處理8節(jié)拍有效負(fù)載。
[0069]圖6為圖解說明在處理系統(tǒng)600中經(jīng)由4信道的總線進(jìn)行通信的兩個(gè)裝置的實(shí)例的簡(jiǎn)化方塊圖。為每一讀取及寫入信道提供一個(gè)單獨(dú)且獨(dú)立的地址信道。在此實(shí)例中，每一信道均為32位寬，但在實(shí)踐中也可以是任何寬度，這取決于特定應(yīng)用及整體設(shè)計(jì)約束?？赏ㄟ^在寫入地址信道606a上向接收裝置604發(fā)送地址且在寫入地址信道606a、寫入信道606b及/或讀取地址信道606d上向接收裝置604發(fā)送數(shù)據(jù)來執(zhí)行經(jīng)由4信道總線的寫入操作。通過在讀取地址信道606d上向接收裝置604發(fā)送地址來執(zhí)行經(jīng)由4信道總線的讀取操作。作為響應(yīng)，接收裝置604在讀取信道606c上向發(fā)送裝置602發(fā)送有效負(fù)載。
[0070]圖7是顯示經(jīng)由4信道總線在發(fā)送裝置與接收裝置之間的寫入地址信道、讀取地址信道及寫入信道上的信息流的圖解說明。在第一時(shí)鐘循環(huán)702上，發(fā)送裝置通過用適當(dāng)?shù)目刂菩盘?hào)在寫入地址信道606a上向接收裝置發(fā)送4字節(jié)的地址Al來起始第一 16個(gè)字節(jié)的寫入操作。在相同的時(shí)鐘循環(huán)702期間，發(fā)送裝置還在寫入信道606b上傳輸?shù)谝挥行ж?fù)載的第一 4個(gè)字節(jié)Wl (I)且在讀取地址信道606d上發(fā)送相同有效負(fù)載的第二 4個(gè)字節(jié)Wl (2)。
[0071]在第二時(shí)鐘循環(huán)704上，由發(fā)送裝置向接收裝置發(fā)送第一有效負(fù)載的剩余部分。更具體來說，在完成第一寫入操作的第二時(shí)鐘循環(huán)704上，發(fā)送裝置在寫入信道606b上傳輸?shù)谝挥行ж?fù)載的第三4個(gè)字節(jié)Wl (3)且在讀取地址信道606d上傳輸?shù)谝挥行ж?fù)載的最后4個(gè)字節(jié)Wl (4)。在相同的時(shí)鐘循環(huán)704期間，發(fā)送裝置在寫入地址信道606a上向接收裝置發(fā)送用于第二 16字節(jié)寫入操作的地址A2。
[0072]然后發(fā)送裝置使用下兩個(gè)時(shí)鐘循環(huán)向接收裝置發(fā)送第二有效負(fù)載。在第三時(shí)鐘循環(huán)706上，發(fā)送裝置在寫入信道606b上向接收裝置發(fā)送第二有效負(fù)載的第一 4個(gè)字節(jié)W2 (I)、在讀取地址信道606d上向接收裝置發(fā)送第二有效負(fù)載的第二 4個(gè)字節(jié)W2 (2)且在寫入地址信道606a上向接收裝置發(fā)送第二有效負(fù)載的第三4個(gè)字節(jié)W2 (3)。在下一時(shí)鐘循環(huán)708上，發(fā)送裝置在寫入信道606b上向接收裝置發(fā)送第二有效負(fù)載的最后4個(gè)字節(jié)W2(4)。
[0073]與本文所揭示實(shí)施例結(jié)合來描述的各種說明性邏輯塊、模塊及電路均可由下列裝置實(shí)施或執(zhí)行:通用處理器、數(shù)字信號(hào)處理器(DSP)、專用集成電路(ASIC)、現(xiàn)場(chǎng)可編程門陣列(FPGA)或其它可編程邏輯組件、離散門或晶體管邏輯、離散硬件組件、或其經(jīng)設(shè)計(jì)以用于執(zhí)行本文所描述的功能的任何組合。通用處理器可以是微處理器，但另一選擇為，所述處理器可以是任何常規(guī)的處理器、控制器、微控制器或狀態(tài)機(jī)。處理器還可實(shí)施為計(jì)算組件的組合，例如，DSP與微處理器的組合、多個(gè)微處理器的組合、一個(gè)或一個(gè)以上微處理器與DSP核心的聯(lián)合或任何其它這種配置。
[0074]結(jié)合本文所揭示實(shí)施例來描述的方法或算法可直接包含在硬件、可由處理器執(zhí)行的軟件模塊或兩者的組合中。軟件模塊可駐留于RAM存儲(chǔ)器、快閃存儲(chǔ)器、ROM存儲(chǔ)器、EPROM存儲(chǔ)器、EEPROM存儲(chǔ)器、寄存器、硬磁盤、可裝卸磁盤、⑶-ROM或所屬【技術(shù)領(lǐng)域】中已知的任何其它形式的存儲(chǔ)媒體中。存儲(chǔ)媒體可耦合到處理器以使所述處理器可從存儲(chǔ)媒體讀取信息或?qū)⑿畔懭氲酱鎯?chǔ)媒體。另一選擇為，存儲(chǔ)媒體可與處理器成一體。處理器和存儲(chǔ)媒體可駐留在ASIC中。所述ASIC可駐留在發(fā)送及/或接收組件中或別處。另一選擇為，處理器及存儲(chǔ)媒體可作為離散組件而駐留在發(fā)送及/或接收組件中或別處。
[0075]提供上文對(duì)所揭示實(shí)施例的說明以使所屬【技術(shù)領(lǐng)域】的技術(shù)人員能夠制作或使用本發(fā)明。所屬【技術(shù)領(lǐng)域】的技術(shù)人員將易于得知這些實(shí)施例的各種修改方式，且本文所定義的一般原理也可適用于其它實(shí)施例而不背離本發(fā)明的精神或范圍。因此，本文并不打算將本發(fā)明限定為本文所示實(shí)施例，而將賦予其與本文所揭示原理及新穎特征相一致的最寬廣范圍。
【權(quán)利要求】
1.一種處理系統(tǒng)，其包括: 接收裝置； 總線，其具有地址信道、讀取信道及寫入信道 '及 發(fā)送裝置，其經(jīng)配置以在所述地址信道上尋址所述接收裝置，且在所述讀取信道上從所述接收裝置讀取有效負(fù)載；所述發(fā)送裝置進(jìn)一步經(jīng)配置以在一個(gè)時(shí)鐘循環(huán)期間，在地址信道上尋址所述接收裝置的同時(shí)在寫入信道上向所述接收裝置寫入所述有效負(fù)載的一部分，且在另一時(shí)鐘循環(huán)期間，同時(shí)在所述寫入信道上向所述接收裝置寫入有效負(fù)載的一部分并在所述地址信道上向所述接收裝置寫入所述有效負(fù)載的另一部分； 其中，為了在所述總線上同時(shí)發(fā)送所述負(fù)載的多個(gè)連續(xù)的部分，所述發(fā)送裝置經(jīng)配置以通過在所述寫入信道上發(fā)送所述多個(gè)連續(xù)的部分中的第一連續(xù)部分，且在所述地址信道上發(fā)送所述第一連續(xù)部分的后續(xù)部分，來使所述寫入信道的數(shù)據(jù)順序優(yōu)先于所述地址信道。
2.如權(quán)利要求1所述的處理系統(tǒng)，其中在所述一個(gè)時(shí)鐘循環(huán)期間寫入的有效負(fù)載的一部分為有效負(fù)載的第一部分，在所述另一時(shí)鐘循環(huán)期間寫入的有效負(fù)載的一部分及另一部分分別為有效負(fù)載的第二及第三部分，其中所述發(fā)送裝置進(jìn)一步經(jīng)配置以在所述寫入信道上向所述接收裝置的第一地址發(fā)送所述有效負(fù)載的第四部分的同時(shí)，在所述地址信道上向所述接收裝置發(fā)送第二地址。
3.如權(quán)利要求1所述的處理系統(tǒng)，其中所述發(fā)送裝置包括第一處理裝置且所述接收裝置包括總線互連，所述處理系統(tǒng)進(jìn)一步包括第二處理裝置，所述總線互連經(jīng)配置以將所述第一及第二處理裝置連接到共享資源，且其中所述第一處理裝置進(jìn)一步經(jīng)配置以響應(yīng)于來自所述第二處理裝置的探聽地址向所述總線互連寫入有效負(fù)載的多個(gè)部分。
4.如權(quán)利要求1所述的處理系統(tǒng)，其中所述總線進(jìn)一步包括第二地址信道，所述發(fā)送裝置進(jìn)一步經(jīng)配置以在所述地址信道上尋址所述接收裝置以用于寫入操作，且在第二地址信道上尋址所述接收裝置以用于讀取操作，且其中所述發(fā)送裝置進(jìn)一步經(jīng)配置以在所述第二地址信道上向所述接收裝置寫入所述有效負(fù)載的額外部分。
5.如權(quán)利要求4所述的處理系統(tǒng)，其中所述發(fā)送裝置進(jìn)一步經(jīng)配置以向所述接收裝置同時(shí)寫入所述有效負(fù)載的第一、第二及所述額外部分。
6.如權(quán)利要求4所述的處理系統(tǒng)，其中所述發(fā)送裝置進(jìn)一步經(jīng)配置以在所述寫入信道上向所述接收裝置寫入所述有效負(fù)載的第三部分，且在所述第二地址信道上向所述接收裝置寫入所述有效負(fù)載的第四部分的同時(shí)，在所述地址信道上向所述接收裝置發(fā)送第二地址。
7.如權(quán)利要求1所述的處理系統(tǒng)，其中所述發(fā)送裝置進(jìn)一步經(jīng)配置以向所述接收裝置提供控制信號(hào)，所述控制信號(hào)指示所述地址信道當(dāng)前正用于尋址所述接收裝置還是向所述接收裝置寫入所述有效負(fù)載的一部分。
8.如權(quán)利要求1所述的處理系統(tǒng)，其中所述發(fā)送裝置進(jìn)一步經(jīng)配置以在所述地址信道及寫入信道中的每一者上提供控制信號(hào)，所述控制信號(hào)中的每一者均識(shí)別所述有效負(fù)載的正在其對(duì)應(yīng)信道上發(fā)送的各部分。
9.一種處理系統(tǒng),其包括: 接收裝置； 總線，其具有地址信道、讀取信道及寫入信道； 尋址裝置，其用于在所述地址信道上尋址所述接收裝置； 讀取裝置，其用于在所述讀取信道上從所述接收裝置讀取有效負(fù)載；及 寫入裝置，其用于在一個(gè)時(shí)鐘循環(huán)期間，在地址信道上尋址所述接收裝置的同時(shí)在寫入信道上向所述接收裝置寫入所述有效負(fù)載的一部分，且在另一個(gè)時(shí)鐘循環(huán)期間，同時(shí)在所述寫入信道上向所述接收裝置寫入有效負(fù)載的一部分且在所述地址信道上向所述接收裝置寫入所述有效負(fù)載的另一部分； 其中，為了在所述總線上同時(shí)發(fā)送所述負(fù)載的多個(gè)連續(xù)的部分，所述寫入裝置通過在所述寫入信道上發(fā)送所述多個(gè)連續(xù)的部分中的第一連續(xù)部分，且在所述地址信道上發(fā)送所述第一連續(xù)部分的后續(xù)部分，來使所述寫入信道的數(shù)據(jù)順序優(yōu)先于所述地址信道。
10.一種經(jīng)由總線在發(fā)送裝置與接收裝置之間進(jìn)行通信的方法，所述總線包括地址信道、讀取信道及寫入信道，所述方法包括: 在所述地址信道上尋址接收裝置； 在所述讀取信道上從所述接收裝置讀取有效負(fù)載；及 在一個(gè)時(shí)鐘循環(huán)期間，在地址信道上尋址所述接收裝置的同時(shí)在寫入信道上向所述接收裝置寫入所述有效負(fù)載的一部分，且在另一個(gè)時(shí)鐘循環(huán)期間，同時(shí)在所述寫入信道上向所述接收裝置寫入有效負(fù)載的一部分且在所述地址信道上向所述接收裝置寫入所述有效負(fù)載的另一部分； 其中，為了在所述總線上同時(shí)發(fā)送所述負(fù)載的多個(gè)連續(xù)的部分，通過在所述寫入信道上發(fā)送所述多個(gè)連續(xù)的部分中的第一連續(xù)部分，且在所述地址信道上發(fā)送所述第一連續(xù)部分的后續(xù)部分，來使所述寫入信道的數(shù)據(jù)順序優(yōu)先于所述地址信道。
11.如權(quán)利要求10所述的方法，其中在所述一個(gè)時(shí)鐘循環(huán)期間寫入的有效負(fù)載的一部分為有效負(fù)載的第一部分，在所述另一時(shí)鐘循環(huán)期間寫入的有效負(fù)載的一部分及另一部分分別為有效負(fù)載的第二及第三部分，所述方法進(jìn)一步包括:在所述寫入信道上向所述接收裝置的第一地址寫入所述有效負(fù)載的第四部分的同時(shí)，在所述地址信道上向所述接收裝置發(fā)送第二地址。
12.如權(quán)利要求10所述的方法，其中所述發(fā)送裝置包括第一處理裝置且所述接收裝置包括總線互連，所述處理系統(tǒng)進(jìn)一步包括第二處理裝置，所述總線互連經(jīng)配置以將所述第一及第二處理裝置連接到共享資源，且其中響應(yīng)于來自所述第二處理裝置的探聽地址向所述總線互連寫入有效負(fù)載的所述多個(gè)部分。
13.如權(quán)利要求10所述的方法，其中所述總線進(jìn)一步包括第二地址信道，在所述地址信道上對(duì)所述接收裝置的所述尋址是用于寫入操作，所述方法進(jìn)一步包括在所述第二地址信道上尋址所述接收裝置以用于讀取操作及在所述第二地址信道上向所述接收裝置寫入所述有效負(fù)載的額外部分。
14.如權(quán)利要求13所述的方法，其中所述發(fā)送裝置進(jìn)一步經(jīng)配置以向所述接收裝置同時(shí)寫入所述有效負(fù)載的第一、第二部分及所述額外部分。
15.如權(quán)利要求14所述的方法進(jìn)一步包括在所述寫入信道上向所述接收裝置寫入所述有效負(fù)載的第三部分，且在所述第二地址信道上向所述接收裝置寫入所述有效負(fù)載的第四部分的同時(shí)，在所述地址信道上向所述接收裝置發(fā)送第二地址。
16.如權(quán)利要求10所述的方法，其進(jìn)一步包括向所述接收裝置提供控制信號(hào)，所述控制信號(hào)指示所述地址信道當(dāng)前正被用于尋址所述接收裝置還是向所述接收裝置寫入所述有效負(fù)載的一部分。
17.如權(quán)利要求10所述的方法，其進(jìn)一步包括在所述地址信道及寫入信道中的每一者上提供控制信號(hào)，所述控制信號(hào)中的每一者均識(shí)別所述有效負(fù)載的正在其對(duì)應(yīng)信道上發(fā)送的各部分。
18.一種總線主控裝置，其包括: 處理器 '及 總線接口，其經(jīng)配置以將所述處理器介接到具有地址信道、讀取信道及寫入信道的總線，所述總線接口進(jìn)一步經(jīng)配置以在所述地址信道上尋址從屬裝置、在所述讀取信道上從所述從屬裝置接收有效負(fù)載，并在一個(gè)時(shí)鐘循環(huán)期間，在地址信道上尋址所述從屬裝置的同時(shí)在地址信道上向所述從屬裝置寫入所述有效負(fù)載的一部分，且在另一個(gè)時(shí)鐘循環(huán)期間，同時(shí)在所述寫入信道上向所述從屬裝置寫入有效負(fù)載的一部分且在所述地址信道上向所述從屬裝置寫入所述有效負(fù)載的另一部分； 其中，為了在所述總線上同時(shí)發(fā)送所述負(fù)載的多個(gè)連續(xù)的部分，按照所述寫入信道的數(shù)據(jù)順序優(yōu)先于所述地址信道，在所述寫入信道上發(fā)送所述多個(gè)連續(xù)的部分中的第一連續(xù)部分，且在所述地址信道上發(fā)送所述第一連續(xù)部分的后續(xù)部分。
19.如權(quán)利要求18所述的總線主控裝置，其中在所述一個(gè)時(shí)鐘循環(huán)期間寫入的有效負(fù)載的一部分為有效負(fù)載的第一部分，在所述另一時(shí)鐘循環(huán)期間寫入的有效負(fù)載的一部分及另一部分分別為有效負(fù)載的第二及第三部分，其中所述總線接口進(jìn)一步經(jīng)配置以在所述寫入信道上向所述從屬裝置的第一地址寫入所述有效負(fù)載的第四部分的同時(shí)，在所述地址信道上向所述從屬裝置發(fā)送第二地址。
20.如權(quán)利要求18所述的總線主控裝置，其中所述從屬裝置包括總線互連，所述總線互連經(jīng)配置以將所述總線主控裝置及第二總線主控裝置連接到共享資源，且其中所述總線主控裝置進(jìn)一步經(jīng)配置以響應(yīng)于來自所述第二總線主控裝置的探聽地址向所述總線互連寫入有效負(fù)載的多個(gè)部分。
21.如權(quán)利要求18所述的總線主控裝置，其中所述總線進(jìn)一步包括第二地址信道，所述總線接口進(jìn)一步經(jīng)配置以在所述地址信道上尋址所述從屬裝置以用于寫入操作，并在所述第二地址信道上尋址所述從屬裝置以用于讀取操作，且其中所述總線接口進(jìn)一步經(jīng)配置以在所述第二地址信道上向所述從屬裝置寫入所述有效負(fù)載的額外部分。
22.如權(quán)利要求21所述的總線主控裝置，其中所述總線接口進(jìn)一步經(jīng)配置以向所述從屬裝置同時(shí)寫入所述有效負(fù)載的第一、第二部分及所述額外部分。
23.如權(quán)利要求21所述的總線主控裝置，其中所述總線接口進(jìn)一步經(jīng)配置以在所述寫入信道上向所述從屬裝置寫入所述有效負(fù)載的第三部分，且在所述第二地址信道上向所述接收裝置寫入所述有效負(fù)載的第四部分的同時(shí)，在所述地址信道上向所述從屬裝置發(fā)送第二地址。
24.如權(quán)利要求18所述的總線主控裝置，其中所述總線接口進(jìn)一步經(jīng)配置以向所述從屬裝置提供控制信號(hào)，所述控制信號(hào)指示所述地址信道當(dāng)前正用于尋址所述從屬裝置還是向所述從屬裝置寫入所述有效負(fù)載的一部分。
25.如權(quán)利要求18所述的總線主控裝置，其中所述總線接口進(jìn)一步經(jīng)配置以在所述地址信道及寫入信道中的每一者上提供控制信號(hào)，所述控制信號(hào)中的每一者均識(shí)別所述有效負(fù)載的正在其對(duì)應(yīng)信道上發(fā)送的各部分。
26.一種總線主控裝置，其包括: 處理器 '及 介接裝置，其用于將所述處理器介接到具有地址信道、讀取信道及寫入信道的總線；所述用于將所述處理器介接到所述總線裝置包括:用于在所述地址信道上尋址從屬裝置的裝置；用于在所述讀取信道上從所述從屬裝置接收有效負(fù)載的裝置；及用于在一個(gè)時(shí)鐘循環(huán)期間，在地址信道上尋址所述從屬裝置的同時(shí)在地址信道上向所述從屬裝置寫入所述有效負(fù)載的一部分，且在另一個(gè)時(shí)鐘循環(huán)期間，同時(shí)在所述寫入信道上向所述從屬裝置寫入有效負(fù)載的一部分且在所述地址信道上向所述從屬裝置寫入所述有效負(fù)載的另一部分的裝置； 其中，為了在所述總線上同時(shí)發(fā)送所述負(fù)載的多個(gè)連續(xù)的部分，按照所述寫入信道的數(shù)據(jù)順序優(yōu)先于所述地址信道，在所述寫入信道上發(fā)送所述多個(gè)連續(xù)的部分中的第一連續(xù)部分，且在所述地址信道上發(fā)送所述第一連續(xù)部分的后續(xù)部分。
27.一種從屬裝置，其包括: 存儲(chǔ)器；及 總線接口，其經(jīng)配置以將所述存儲(chǔ)器介接到具有地址信道、讀取信道及寫入信道的總線，所述總線接口進(jìn)一步經(jīng)配置以在所述地址信道上從總線主控裝置接收地址、在所述讀取信道上向所述總線主控裝置發(fā)送有效負(fù)載，并在一個(gè)時(shí)鐘循環(huán)期間，在地址信道上從所述總線主控裝置接收地址的同時(shí)在寫入信道上從所述總線主控裝置接收所述有效負(fù)載的一部分，且在另一個(gè)時(shí)鐘循環(huán)期間，同時(shí)在所述寫入信道上從所述總線主控裝置接收有效負(fù)載的一部分且在所述地址信道上從所述總線主控裝置接收所述有效負(fù)載的另一部分； 其中，為了在所述總線上同時(shí)接收所述負(fù)載的多個(gè)連續(xù)的部分，按照所述寫入信道的數(shù)據(jù)順序優(yōu)先于所述地址信道，在所述寫入信道上接收所述多個(gè)連續(xù)的部分中的第一連續(xù)部分，且在所述地址信道上接收所述第一連續(xù)部分的后續(xù)部分。
28.如權(quán)利要求27所述的從屬裝置，其中在所述一個(gè)時(shí)鐘循環(huán)期間寫入的有效負(fù)載的一部分為有效負(fù)載的第一部分，在所述另一時(shí)鐘循環(huán)期間寫入的有效負(fù)載的一部分及另一部分分別為有效負(fù)載的第二及第三部分，其中所述總線接口進(jìn)一步經(jīng)配置以與在所述寫入信道上接收所述有效負(fù)載的第四部分同時(shí)，在所述地址信道上接收第二地址。
29.如權(quán)利要求27所述的從屬裝置，其中所述總線進(jìn)一步包括第二地址信道，所述總線接口進(jìn)一步經(jīng)配置以在所述第一信道上接收所述地址以用于寫入操作，并在所述第二地址信道上接收地址以用于讀取操作，且其中所述總線接口進(jìn)一步經(jīng)配置以在所述第二地址信道上從所述總線主控裝置接收所述有效負(fù)載的額外部分。
30.如權(quán)利要求29所述的從屬裝置，其中所述總線接口進(jìn)一步經(jīng)配置以同時(shí)接收所述有效負(fù)載的第一、第二部分及所述部分。
31.如權(quán)利要求29所述的從屬裝置，其中所述總線接口進(jìn)一步經(jīng)配置以在所述寫入信道上從所述總線主控裝置接收所述有效負(fù)載的第三部分，且在所述第二地址信道上從所述總線主控裝置接收所述有效負(fù)載的第四部分的同時(shí)，在所述地址信道上從所述總線主控裝置接收第二地址。
32.如權(quán)利要求27所述的從屬裝置，其中所述總線接口進(jìn)一步經(jīng)配置以從所述總線主控裝置接收控制信號(hào)，所述控制信號(hào)指示所述地址信道當(dāng)前正用于發(fā)送所述地址還是所述有效負(fù)載的一部分。
33.如權(quán)利要求27所述的從屬裝置，其中所述總線接口進(jìn)一步經(jīng)配置以在所述地址信道及寫入信道中的每一者上接收控制信號(hào)，所述控制信號(hào)中的每一者均識(shí)別所述有效負(fù)載的正在其對(duì)應(yīng)信道上發(fā)送的各部分。
34.一種從屬裝置，其包括: 存儲(chǔ)器；及 介接裝置，其用于將所述存儲(chǔ)器介接到具有地址信道、讀取信道及寫入信道的總線；所述用于將所述存儲(chǔ)器介接到所述總線的裝置包括:用于在所述地址信道上從總線主控裝置接收地址的裝置；用于在所述讀取信道上向所述總線主控裝置發(fā)送有效負(fù)載的裝置；及用于在一個(gè)時(shí)鐘循環(huán)期間，在地址信道上從所述總線主控裝置接收地址的同時(shí)在寫入信道上從所述總線主控裝置接收所述有效負(fù)載的一部分，且在另一個(gè)時(shí)鐘循環(huán)期間，同時(shí)在所述寫入信道上從所述總線主控裝置接收有效負(fù)載的一部分且在所述地址信道上從所述總線主控裝置接收所述有效負(fù)載的另一部分的裝置； 其中，為了在所述總線上同時(shí)接收所述負(fù)載的多個(gè)連續(xù)的部分，按照所述寫入信道的數(shù)據(jù)順序優(yōu)先于所述地址信道，在所述寫入信道上接收所述多個(gè)連續(xù)的部分中的第一連續(xù)部分，且在所述地址信道上接收所述第一連續(xù)部分的后續(xù)部分。
【文檔編號(hào)】G06F13/42GK104199798SQ201410424746
【公開日】2014年12月10日 申請(qǐng)日期:2007年2月23日 優(yōu)先權(quán)日:2006年2月24日
【發(fā)明者】理查德·杰拉爾德·霍夫曼, 特倫斯·J·洛曼 申請(qǐng)人:高通股份有限公司