使用地址位重排列的存儲器訪問的制作方法
【專利摘要】本發(fā)明涉及使用地址位重排列的存儲器訪問，具體公開了一種設備，該設備包括：存儲器，具有使用地址位可尋址的區(qū)塊陣列；以及重排列電路，被耦合至存儲器并且被配置用于重排列地址位，以使得在存儲器訪問期間數(shù)據(jù)區(qū)塊被虛擬地重新布置。
【專利說明】使用地址位重排列的存儲器訪問

【背景技術】
[0001]諸如隨機存取存儲器(RAM)之類的存儲器是數(shù)據(jù)存儲的形式。存儲器可以具有在讀取或?qū)懭氩僮髌陂g使用地址位來訪問區(qū)塊而可尋址的區(qū)塊陣列。RAM允許以任何隨機順序存取數(shù)據(jù)。
[0002]在雷達應用中，借由示例的方式，大量數(shù)據(jù)以交錯方式寫入存儲器中。該數(shù)據(jù)必須在被饋送至快速傅立葉變換(FFT)加速度器之前進行去交錯，并且隨后數(shù)據(jù)必須在FFT處理的第二階段之前再次進行重排序。數(shù)據(jù)沿著其尺寸以交錯方式被組織在存儲器區(qū)塊陣列中。
[0003]通常使用具有地址計數(shù)器的直接存儲器訪問(DMA)控制器來訪問存儲器，地址計數(shù)器在存儲器地址空間中跳過例如2、4或8字節(jié)的可編程跳變寬度。該訪問方法不利之處在于，其通常不允許其中以一個連續(xù)序列傳送數(shù)據(jù)的資料組存取。替代地，需要多個處理周期以完成讀取或?qū)懭氩僮鳌?br>
【專利附圖】

【附圖說明】
[0004]圖1示出了根據(jù)示例性實施例的電路的示意圖。
[0005]圖2A至圖2C示出了根據(jù)示例性實施例的對二維存儲器進行去交錯。
[0006]圖3A至圖3C示出了根據(jù)示例性實施例的對三維存儲器進行去交錯。
[0007]圖4示出了根據(jù)示例性實施例的對超立方體維度存儲器的去交錯。
[0008]圖5A示出了根據(jù)示例性實施例的電路的示意圖。
[0009]圖5B示出了根據(jù)備選示例性實施例的電路的示意圖。
[0010]圖6A示出了根據(jù)示例性實施例的電路的示意圖。
[0011]圖6B示出了根據(jù)示例性實施例的圖6A的重排列選擇器的框圖。
[0012]圖7示出了根據(jù)示例性實施例的對存儲器尋址的方法的流程圖。

【具體實施方式】
[0013]本公開涉及一種包括具有使用地址位可尋址的區(qū)塊陣列的存儲器的設備，并且更具體地涉及一種包括存儲器以及重排列電路的設備，該重排列電路耦合至該存儲器并且配置用以重排列地址位以使得在存儲器訪問期間虛擬地重新布置數(shù)據(jù)區(qū)塊。通過重排列地址位，可以有效地交錯或者去交錯正在被寫入存儲器/從存儲器讀取的數(shù)據(jù)。該重排列被配置在存儲器訪問的開始處并且允許標準資料組存取以用于數(shù)據(jù)區(qū)塊傳送，這顯著增大了傳送的速度。
[0014]圖1示出了根據(jù)示例性實施例的電路100的示意圖。更具體地，電路100包括存儲器110和重排列電路120。存儲器110具有使用地址位AO - AS向區(qū)塊寫入數(shù)據(jù)和/或從區(qū)塊讀取數(shù)據(jù)而可尋址的區(qū)塊陣列。重排列電路120耦合至存儲器110并且配置用于重排列一些地址位Al - A6，以使得在存儲器訪問期間虛擬地重新布置數(shù)據(jù)區(qū)塊。
[0015]標準存儲器地址是32位寬并且可以展現(xiàn)如下:A31A30A29A28A27…A9A8A7A6A5A4A3A2AIAO。
[0016]地址位重排列操作涉及對存儲器地址位的群組進行重排列，其中群組可以是一個或多個地址位。例如，如上示出的標準存儲器地址的地址位的群組可以通過將地址位群組A6A5A4與地址位群組AlAO進行如下互換來進行重排列:A31A30A29A28A27…A9A8A7A1A0A3A2A6A5A4 (下劃線用于說明)。
[0017]另一示例示出在圖1中，其中地址位群組A4A3A2A1與地址位群組A6A5互換，使得在訪問存儲器110期間，數(shù)據(jù)被虛擬地重新布置。如以下更詳細解釋，能夠處理如矩形、立方體、或超立方體(hypercube)的數(shù)據(jù)陣列，配置“維度”的尺寸和位置，并且以任意方式旋轉(zhuǎn)矩形/立方體/超立方體。
[0018]圖2A至圖2C示出了根據(jù)示例性實施例的對具有4X8區(qū)塊陣列(也即總共32個區(qū)塊)的二維存儲器210的去交錯。
[0019]圖2A示出了在地址位重排列之前存儲器210A的線性示意圖。存儲器210A的區(qū)塊具有存儲在其中的隨時間交錯收集的數(shù)據(jù)。借由示例的方式，存儲器210可以存儲在制造操作期間測得的變量，O為濕度，I為溫度，2為光照，3為壓力。測量這些變量的每一個，并且隨后寫入存儲器210，以及隨后再次測量，并且隨后寫入存儲器210等。
[0020]圖2B示出了地址位重排列操作的二維示意圖。借由概述方式，在圖的左手側(cè)上的存儲器210B-1表示在地址位重排列之前的存儲器210的二維示意圖，地址位重排列邏輯電路220表示地址位重排列操作，并且圖右手側(cè)上的存儲器210B-2表示在地址位重排列之后的存儲器210的二維示意圖。
[0021]尚未經(jīng)歷地址位重排列的存儲器210B-1表示當數(shù)據(jù)以交錯方式實際存儲時的存儲器210。存儲器210通常每次跨一行進行寫入/讀取，也即首先在X軸方向上并且隨后在y軸方向上。更具體地，跨行O的區(qū)塊進行寫入/讀取(首先濕度0，隨后溫度1，隨后光照2，以及隨后壓力3)，接著跨行I的區(qū)塊進行寫入/讀取(首先濕度0，隨后溫度1，隨后光照2，以及隨后壓力3)等。對行的每次寫入/讀取涉及不同類型數(shù)據(jù)的組合，并且因此在該情形下以交錯方式寫入/讀取數(shù)據(jù)。
[0022]地址位重排列邏輯電路220通過將X地址位AlAO與y地址位A4A3A2互換而重排列地址位，以使得行xlxO與列y2yly0互換。結(jié)果是數(shù)據(jù)呈現(xiàn)為如存儲器210B-2中所示的那樣的進行組織。
[0023]存儲器210B-2示出了當在地址位重排列之后發(fā)生存儲器訪問時如何虛擬地組織區(qū)塊，也即區(qū)塊呈現(xiàn)為以去交錯方式進行組織。如上所述，存儲器210通常每次跨一行進行寫入/讀取，也即首先在X軸方向上并且隨后在沿I軸方向上。當以如此方式讀取存儲器210B-2時，跨行O的區(qū)塊進行讀取(僅濕度區(qū)塊O)，隨后跨行Xl的區(qū)塊進行讀取(僅溫度區(qū)塊I)等等。因此，數(shù)據(jù)以去交錯方式進行讀取，使得可以使用資料組存取方法按順序更有效地讀取相同類型的數(shù)據(jù)區(qū)塊。
[0024]地址重排列的結(jié)果是即便首先在X軸方向上并且隨后在y軸方向上實際地讀取物理存儲器210，效果是讀取維度的順序看起來也是不同的。也即，存儲器210替代地呈現(xiàn)為首先在I軸方向上并且隨后在X軸方向上進行讀取。
[0025]圖2C示出了在地址重排列之后的存儲器210C，除了不是如存儲器210B-2情形中二維示意圖之外，存儲器210C是線性示意圖。與圖2A中所示存儲器210A相反，存儲器210C中所示區(qū)塊是去交錯的。更具體地，不同于一種類型的區(qū)塊散布在其他類型區(qū)塊之中，訪問相同類型的區(qū)塊好像它們集合在一起一樣；濕度區(qū)塊O集合在一起，溫度區(qū)塊I集合在一起，光照區(qū)塊2集合在一起，以及壓力區(qū)塊3集合在一起。
[0026]圖3A至圖3C示出了根據(jù)示例性實施例的對具有4X8X2區(qū)塊大小(也即總共64個區(qū)塊)的三維存儲器310進行去交錯。
[0027]圖3A示出了在地址位重排列之前的存儲器310A的線性示意圖。存儲器310A的區(qū)塊具有存儲在其中的數(shù)據(jù)，該數(shù)據(jù)以類似于圖2A的存儲器210A的方式交錯。存儲器210A和存儲器310A之間不同在于，存儲器310A具有附加的維度，z維度。替代了區(qū)塊的一頁，存儲器310A具有分別有zO和zl表示的兩頁區(qū)塊。
[0028]圖3B示出了地址重排列操作的三維示意圖。借由概述的方式，在圖的左手側(cè)上的存儲器310B-1表示在地址重排列之前的存儲器310的三維示意圖，地址位重排列邏輯電路320表示地址位重排列操作，以及圖的右手側(cè)上的存儲器310B-2表示在地址位重排列之后的存儲器310的三維示意圖。
[0029]尚未經(jīng)歷地址位重排列的存儲器310B-1表示當數(shù)據(jù)以交錯方式實際存儲時的存儲器310?？缧蠴的區(qū)塊進行寫入/讀(首先濕度0，隨后溫度1，接著光照2，以及隨后壓力3區(qū)塊)，隨后跨行I的區(qū)塊進行寫入/讀取(包括濕度O、溫度1、光照2和壓力3區(qū)塊的混合)等。對行的每次寫入/讀取導致了不同類型數(shù)據(jù)的組合，并且因此在該情形中以交錯方式寫入/讀取數(shù)據(jù)。
[0030]地址位重排列邏輯電路320通過如圖所示互換地址位的群組而重排列地址位以得到存儲器310B-2。結(jié)果是數(shù)據(jù)呈現(xiàn)為如存儲器310B-2中所示的那樣進行組織。
[0031]存儲器310B-2示出了當在地址位重排列之后發(fā)生存儲器訪問時如何虛擬地組織區(qū)塊，也即區(qū)塊呈現(xiàn)為以去交錯方式進行組織。類似于圖2的存儲器210，每次跨一行對區(qū)塊進行讀取，也即跨頁面zO的行xO (僅包括濕度區(qū)塊O)，隨后跨頁面zO的行Xl (僅包括溫度區(qū)塊I)等。與圖2B的存儲器210B-2不同之處在于，在讀取頁面zO之后，隨后以類似方式讀取頁面zl。以去交錯方式讀取數(shù)據(jù)，使得可以使用資料組存取方法按順序更有效地讀取相同類型的數(shù)據(jù)區(qū)塊。
[0032]地址位重排列的結(jié)果是即便實際上首先在X軸方向上、隨后在y軸方向上、以及接著在z軸方向上讀取物理存儲器310，效果是讀取維度的順序看起來也不同的。存儲器310呈現(xiàn)為首先在I軸方向上、其次在z軸方向上、并且接著在X軸方向上進行讀取。
[0033]圖3C示出了在如存儲器310B-2的情形中地址重排列之后的存儲器310C，除了不是三維示意圖之外，存儲器310C是線性示意圖。與圖3A所示存儲器310A相反，如存儲器310C所示的區(qū)塊是去交錯的。更具體地，濕度區(qū)塊O集合在一起，溫度區(qū)塊集合在一起，光照區(qū)塊集合在一起，并且壓力區(qū)塊3集合在一起。
[0034]圖4示出了根據(jù)示例性實施例的對具有多于三維的超立方體存儲器(未示出)的去交錯。在該示例性實施例中，存儲器具有四維，尺寸為16X8X4X2個區(qū)塊，總共1024個區(qū)塊。示出了表示地址位重排列操作的地址位重排列邏輯電路420。由于難以在紙面上示出具有大于三維的區(qū)塊陣列而未示出存儲器。
[0035]如圖所示，地址位重排列邏輯電路420通過互換地址位群組而對地址位進行重排列。在閱讀了如圖2A至圖2C所示二維示例以及如圖3A至圖3C所示三維示例的之前說明之后，本領域技術人員將知曉該四維示例的細節(jié)。地址位重排列邏輯電路420因此將不再詳細討論，以為了簡明目的并且避免不必要地模糊本公開的各個方面。
[0036]如果存儲器尺寸為使得其陣列具有2N個區(qū)塊則是最佳的，其中N是相應維度的數(shù)目。例如，如上所述的四維陣列具有16X8X4X2個區(qū)塊的尺寸(也即24Χ23Χ22Χ2θ，其中4是第四維度的數(shù)目，3是第三維度的數(shù)目等。區(qū)塊陣列的一個或多個維度可能具有除了2Ν之外的尺寸，但是額外的考慮可能是必需的。
[0037]圖5Α示出了根據(jù)示例性實施例的電路500Α的示意圖。更具體地，電路500Α示出了直接耦合至存儲器510的地址位重排列電路520。CPU1552、CPU554、DMA556和通信模塊558共享對存儲器510的訪問，其中在任何一次這些器件中的僅一個授權訪問。通過由總線主控器接口 532、534、536、538、總線主控器540以及總線受控器接口 530構(gòu)成的總線系統(tǒng)而執(zhí)行訪問?？偩€系統(tǒng)包括數(shù)據(jù)線、地址線以及控制線。CPU1552、CPU554、DMA556和通信模塊558的每一個分別具有其相應的總線主控器接口 532、534、536、538，以將控制信號C和標識存儲器510中待訪問的特定區(qū)塊的地址位A發(fā)送至總線受控器接口 530。在該示例性實施例中，總線主控器接口 532、534、536、538驅(qū)動地址線。數(shù)據(jù)D可以通過總線系統(tǒng)在裝置(CPU1552、CPU554、DMA556以及通信模塊558)的每一個和存儲器510之間的兩個方向傳送，其中數(shù)據(jù)D向由地址位A標識的特定存儲器區(qū)塊寫入和/或從其讀出。
[0038]圖5B示出了根據(jù)備選示例性實施例的電路500B的示意圖。更具體地,與圖5A中其位置相比，電路500B示出了地址位重排列電路的備選位置。地址位重排列電路524直接耦合至DMA556以使得DMA556可以重排列其自身的地址位。備選地，地址位重排電路524可以位于DMA556內(nèi)。另一地址位重排列電路526借由芯片外部的外部總線單元562而從地址位重排列電路526耦合至外部存儲器560。
[0039]盡管地址位重排列電路已經(jīng)描述為在電路500A和500B中特定位置處或者具有特定數(shù)量，但是本公開并非意味著限定于此。地址位重排列電路可以是在任何合適的位置處并且以任何合適的數(shù)量。
[0040]圖6A示出了根據(jù)示例性實施例的電路600的示意圖。更具體地，電路600包括存儲器610和地址位重排列電路620。如上參照圖5A和圖5B所述，存儲器610通過數(shù)據(jù)線、控制線和地址線而與電路600的剩余部分耦合。地址線的數(shù)目示出為九個，并且總線主控器的數(shù)目示出為兩個，但是本公開不限于此。
[0041]地址位重排列電路620包括多路復用器622、重排列選擇器624以及可選的區(qū)段選擇器626 (以下參照圖6B所述)。多路復用器622從地址線接收標識數(shù)據(jù)向哪個區(qū)塊寫入/從那個區(qū)塊讀取的地址位A6A5A4A3A2A1。重排列選擇器624被配置用于使用重排列編號而基于其在控制線之上接收的控制信息來控制多路復用器，重排列編號標識了特定重排列、總線控制器以及讀取/寫入操作。
[0042]在存儲器訪問期間選擇總線主控器的僅一個以使得耦合至其的裝置能夠?qū)Υ鎯ζ?10進行尋址。在該特定示例性實施例中，多路復用器622在分配至總線主控器y的重排列X與分配至總線主控器O的重排列O之間選擇。如上所述，可以以一個順序讀取而以不同順序?qū)懭霐?shù)據(jù)。更具體地，數(shù)據(jù)可以使用總線主控器y采用未被重排列的地址位以交錯方式首先寫入存儲器610，并且隨后使用總線主控器O通過重排列地址位以去交錯方式而從存儲器讀取。
[0043]地址位重排列電路620被配置為虛擬地重新布置由具有2N字節(jié)大小的地址所標識的數(shù)據(jù)區(qū)塊，其中N表示并未經(jīng)歷重排列的地址位的最低有效位的數(shù)目。參照圖6，A0并未經(jīng)歷重排列，并且因此每個數(shù)據(jù)區(qū)塊的尺寸是21字節(jié)或16位，其中一個字節(jié)是8位。如果Al和AO均未經(jīng)歷重排列，則每個數(shù)據(jù)區(qū)塊的尺寸將是22字節(jié)或32位。數(shù)據(jù)區(qū)塊尺寸因此可以是8位、16位、32位、64位等等。
[0044]圖6B示出了根據(jù)示例性實施例的圖6A的重排列選擇器624的框圖。重排列選擇器624可以以動態(tài)或靜態(tài)方式選擇特定重排列并且輸出對應的重排列編號。
[0045]在動態(tài)選擇期間，對每個存儲器訪問做出重排列選擇。選擇單元B從選擇單元A選擇信息；選擇單元A根據(jù)總線主控器標簽和在控制線之上接收到的讀取/寫入控制信息而從查找表中選擇特定的重排列、總線主控器以及讀取/寫入操作。存在許多方式用以在查找表中組織重排列選項，并且因此本公開并非意在限定于圖6B中所示特定表格。
[0046]備選地，在靜態(tài)選擇期間，不對于每個存儲器訪問做出如上相同重排列選擇，而是選擇保持相同。重排列選擇器624經(jīng)由軟件使用靜態(tài)控制位而靜態(tài)地選擇重排列。在該情形下選擇單元B選擇SW重排列，在該情況下針對總線主控器標簽、讀取/寫入控制信息以及查找表而忽略選擇單元A。
[0047]重排列選擇編號設置通常對于遍布存儲器610中的所有存儲器模塊是鏡像對稱的，因為地址自身重復。該鏡像效應并非總是需要的?？梢栽谝恍┣樾沃?，僅應對于特定存儲器的區(qū)段重排列地址位，區(qū)段被限定為一個或多個存儲器區(qū)塊。區(qū)段選擇器626 (示出在圖6A中)因此可選地選擇任何區(qū)段以在存儲器訪問期間經(jīng)歷地址位重排列，并且以它們默認順序訪問剩余的區(qū)段。該區(qū)段選擇器使用N個最高有效位(MSB)進行，諸如如圖6A中所示A7和A8。
[0048]圖7示出了根據(jù)示例性實施例的對具有使用地址位可尋址的區(qū)塊陣列的存儲器尋址的方法的流程圖。
[0049]初始地，在步驟710，提供地址位。
[0050]在步驟730，重排列地址位以使得在存儲器訪問期間數(shù)據(jù)區(qū)塊被虛擬地重新布置。
[0051]可選地，在步驟720，選擇將要被虛擬地重新布置的任何存儲器區(qū)段以使得并非所有數(shù)據(jù)區(qū)塊被重新布置。如上參照圖6B所述，該選擇特征防止重排列對于存儲器中所有存儲器區(qū)塊而言是鏡像對稱的。
[0052]數(shù)據(jù)交錯/去交錯用于許多應用中。示例包括雷達應用，其中可能以輪詢方式讀取八個ADC。來自每個ADC的數(shù)據(jù)被交錯(例如12345678 12345678 12345678 12345678)并且在FFT處理之前必須被去交錯(例如1111 2222 3333 4444 5555 6666 7777 8888)。數(shù)據(jù)隨后必須在第二 FFT處理之前再次重新排列。通過重排列存儲器的地址位而完成數(shù)據(jù)重新排列。以如此方式重新排列數(shù)據(jù)避免了地址跳變和增量，這需要多個處理周期。存儲器因此可以更有效地被復制以用于采用資料組存取使用DMA而饋送至FFT加速器。
[0053]盡管已經(jīng)接合示例性實施例描述了上述內(nèi)容，但是應該理解的是術語“示例性”僅僅意味著作為示例，而不是最佳或最優(yōu)。因此，本公開意在包括可以落入本公開范圍內(nèi)的備選例、修改例和等價方式。
[0054]盡管已經(jīng)在此示出和描述了具體實施例，但是本領域技術人員將知曉的是可以不脫離本申請的范圍而將所示和所述具體實施例替換為大量備選例和/或等價實施方式。該申請意在包括在本文中所討論的具體實施例的任何修改例或變形例。
【權利要求】
1.一種設備，包括: 存儲器，具有使用地址位可尋址的區(qū)塊陣列；以及 重排列電路，被耦合至所述存儲器并且被配置用于重排列所述地址位，以使得在存儲器訪問期間數(shù)據(jù)區(qū)塊被虛擬地重新布置。
2.根據(jù)權利要求1所述的設備，其中所述區(qū)塊陣列是一維區(qū)塊陣列。
3.根據(jù)權利要求1所述的設備，其中所述區(qū)塊陣列是二維區(qū)塊陣列。
4.根據(jù)權利要求3所述的設備，其中所述重排列電路被配置用于通過互換行地址位與列地址位而重排列所述地址位。
5.根據(jù)權利要求1所述的設備，其中所述區(qū)塊陣列是三維區(qū)塊陣列。
6.根據(jù)權利要求5所述的設備，其中所述重排列電路被配置用于通過互換三個維度中的至少兩個維度的地址位而重排列所述地址位。
7.根據(jù)權利要求1所述的設備，其中所述區(qū)塊陣列是具有大于三個維度的區(qū)塊的超立方體陣列。
8.根據(jù)權利要求1所述的設備，其中所述區(qū)塊陣列的每個維度具有2N個區(qū)塊，其中N是相應維度的數(shù)目。
9.根據(jù)權利要求1所述的設備，其中所述重排列電路包括: 重排列選擇器，被配置用于選擇重排列；以及 多路復用器，被配置用于基于所選擇的重排列而選擇多個總線主控器中的一個總線主控器，其中僅選擇所述多個總線主控器中的一個總線主控器以使得被耦合至所選擇的總線主控器的裝置能夠訪問所述存儲器。
10.根據(jù)權利要求9所述的設備，其中對所述多個總線主控器中的第一個總線主控器的選擇導致所述地址位被重排列，并且對所述多個總線主控器中的第二個總線主控器的選擇導致所述地址位保持未被重排列。
11.根據(jù)權利要求10所述的設備，其中對所述多個總線主控器中的所述第一個總線主控器的所述選擇導致對數(shù)據(jù)進行寫入或讀取中的一項，并且對所述多個總線主控器中的所述第二個總線主控器的所述選擇導致對數(shù)據(jù)進行寫入或讀取中的另一項。
12.根據(jù)權利要求1所述的設備，其中所述重排列電路包括區(qū)段選擇器，所述區(qū)段選擇器被配置用于選擇所述存儲器的將要被虛擬地重新布置的任何區(qū)段，以使得并非所有所述數(shù)據(jù)區(qū)塊被重新布置。
13.根據(jù)權利要求1所述的設備，其中所述重排列電路被配置用于虛擬地重新布置具有2N個字節(jié)大小的區(qū)塊，其中N表示未經(jīng)歷重排列的所述地址位的最低有效位的數(shù)目。
14.根據(jù)權利要求1所述的設備，其中所述重排列電路包括重排列選項的查找表。
15.根據(jù)權利要求1所述的設備，其中所述重排列電路位于芯片上，并且所述存儲器是位于芯片之外的外部存儲器。
16.一種訪問具有使用地址位可尋址的區(qū)塊陣列的存儲器的方法，所述方法包括: 提供所述地址位；以及 重排列所述地址位以使得在存儲器訪問期間數(shù)據(jù)區(qū)塊被虛擬地重新布置。
17.根據(jù)權利要求16所述的方法，其中所述區(qū)塊陣列是二維區(qū)塊陣列，并且所述重排列步驟包括互換行地址位與列地址位。
18.根據(jù)權利要求17所述的方法，其中所述區(qū)塊陣列是三維區(qū)塊陣列，并且所述重排列步驟包括互換三個維度中的至少兩個維度的地址位。
19.根據(jù)權利要求17所述的方法，進一步包括，選擇所述存儲器的將要被虛擬地重新布置的任何區(qū)段，以使得并非所有所述數(shù)據(jù)區(qū)塊被重新布置。
20.—種設備,包括: 存儲器，具有使用地址位可尋址的區(qū)塊陣列；以及 重排列裝置，用于重排列所述地址位以使得在存儲器訪問期間數(shù)據(jù)區(qū)塊被虛擬地重新布置。
【文檔編號】G06F13/16GK104298608SQ201410339324
【公開日】2015年1月21日 申請日期:2014年7月16日 優(yōu)先權日:2013年7月17日
【發(fā)明者】L·阿納斯塔索維 申請人:英飛凌科技股份有限公司