一種基于jtag鏈的故障定位和軟件升級電路及其實現(xiàn)方法
【專利摘要】一種基于JTAG鏈的故障定位和軟件升級電路及其實現(xiàn)方法，把電路板上所有JTAG芯片串到一個JTGA鏈上，這樣，把JTAG座放到面板上或者機(jī)箱上，就可以通過這一個JTAG座應(yīng)用PC機(jī)實現(xiàn)對電路板上所有JTAG芯片的掃描，節(jié)省測試時間；在設(shè)計JTAG鏈的某些信號上串上跳線，可以通過跳線設(shè)置很快的定位出是哪個芯片故障，大大提高故障問題解決效率；同時，JTAG鏈的另一個優(yōu)點(diǎn)是：如果JTAG鏈上有一個CPU/DSP芯片，該芯片可以通過網(wǎng)絡(luò)與其它遠(yuǎn)程計算機(jī)連接，在遠(yuǎn)程計算機(jī)上通過網(wǎng)絡(luò)就可以實現(xiàn)對JTAG鏈上其它芯片的在線升級，而不需要現(xiàn)場升級，從而節(jié)約了時間和成本。
【專利說明】-種基于JTAG鏈的故障定位和軟件升級電路及其實現(xiàn)方 法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種基于JTAG鏈的故障定位和軟件升級電路及其實現(xiàn)方法，實現(xiàn)了 快速定位故障芯片和軟件的在線升級，適用于硬件調(diào)試領(lǐng)域。

【背景技術(shù)】
[0002] 在數(shù)字電路設(shè)計中，大部分的芯片帶有JTAG接口，通過JTAG接口可以實現(xiàn)對芯片 的掃描，進(jìn)行程序下載。在簡單電路設(shè)計中，帶有JTAG接口的芯片數(shù)量較少，可能每個芯片 都有獨(dú)立的JTAG座，相當(dāng)于每個芯片的JTAG鏈都獨(dú)立。但是在高速數(shù)字電路設(shè)計中，PCB板 密度越來越大，帶有JTAG接口的芯片數(shù)量多，如果每個芯片都配置1個獨(dú)立的JTAG座，在 單板測試環(huán)節(jié)，就需要對每個芯片單獨(dú)進(jìn)行掃描，同時多個JTAG座會占用電路板空間。在 多個芯片聯(lián)合工作時，將所有JTAG芯片串到一個JTGA鏈上，如果JTAG鏈的某個芯片處于 故障狀態(tài)，我們需要快速地定位出是哪個芯片故障，提高故障問題解決效率。同時，JTAG鏈 的另一個優(yōu)點(diǎn)是：隨著硬件平臺的通用化，軟件版本的更新頻率越來越快，當(dāng)某些芯片的軟 件版本需要更換時，迫切需要在遠(yuǎn)程計算機(jī)上通過網(wǎng)絡(luò)實現(xiàn)對JTAG鏈上芯片的在線升級， 而不需要現(xiàn)場升級，從而節(jié)約時間和成本。


【發(fā)明內(nèi)容】

[0003] 本發(fā)明的技術(shù)解決問題是：克服現(xiàn)有技術(shù)的不足，提供一種利用JTAG鏈提高測試 效率和實現(xiàn)芯片在線升級的方法，以實現(xiàn)提高單板測試效率和實現(xiàn)芯片的在線升級。
[0004] 本發(fā)明的技術(shù)解決方案是：一種基于JTAG鏈的故障定位和軟件升級電路，包括： JTAG座、信號處理芯片、至少兩個可編程邏輯芯片、至少七個跳線、PC機(jī)和交換機(jī)；
[0005] 所述兩個可編程邏輯芯片為第一可編程邏輯芯片和第二可編程邏輯芯片；
[0006] JTAG座、第一可編程邏輯芯片和第二可編程邏輯芯片均包括TCK端口、TMS端口、 TDI端口和TD0端口，信號處理芯片包括TCK端口、TMS端口、TDI端口、TD0端口、第一 GPI0 端口、第二GPI0端口、第三GPI0端口、第四GPI0端口和網(wǎng)絡(luò)接口；所述TCK端口為測試時 鐘輸入端口，TDI端口為測試數(shù)據(jù)輸入端口，TD0端口為測試數(shù)據(jù)輸出端口，TMS端口為測試 模式選擇端口，第一 GPI0端口、第二GPI0端口、第三GPI0端口和第四GPI0端口為通用輸 入/輸出端口；
[0007] JTAG座的TCK端口、信號處理芯片的TCK端口、第一可編程邏輯芯片的TCK端口以 及第二可編程邏輯芯片的TCK端口連接在一起；JTAG座的TMS端口、信號處理芯片的TMS端 口、第一可編程邏輯芯片的TMS端口以及第二可編程邏輯芯片的TMS端口連接在一起JTAG 座的TDI端口與信號處理芯片的TDI端口連接在一起；
[0008] JTAG座的TDI端口通過第一跳線與第一可編程邏輯芯片的TDI端口連接在一起， JTAG座的TDI端口通過第二跳線與第二可編程邏輯芯片的TDI端口連接在一起，JTAG座的 TD0端口通過第五跳線與信號處理芯片的TD0端口連接在一起，JTAG座的TD0端口通過第 六跳線與第一可編程邏輯芯片的TDO端口連接在一起，JTAG座的TDO端口通過第七跳線與 第二可編程邏輯芯片的TD0端口連接在一起；
[0009] 信號處理芯片的TD0端口通過第三跳線與第一可編程邏輯芯片的TDI端口連接在 一起，第一可編程邏輯芯片的TD0端口通過第四跳線與第二可編程邏輯芯片的TDI端口連 接在一起；
[0010] 信號處理芯片的第一 GPI0端口分別與JTAG座的TCK端口、第一可編程邏輯芯片 的TCK端口和第二可編程邏輯芯片的TCK端口連接在一起，信號處理芯片的第二GPI0端口 分別與JTAG座的TMS端口、第一可編程邏輯芯片的TMS端口和第二可編程邏輯芯片的TMS 端口連接在一起，信號處理芯片的第三GPI0端口與第一可編程邏輯芯片的TDI端口連接在 一起，信號處理芯片的第四GPI0端口與第二可編程邏輯芯片的TD0端口連接在一起；
[0011] PC機(jī)通過交換機(jī)與信號處理芯片的網(wǎng)絡(luò)接口連接在一起。
[0012] 所述信號處理芯片為CPU芯片或DSP芯片。
[0013] 所述可編程邏輯芯片為FPGA芯片或者CPLD芯片。
[0014] 一種基于權(quán)利要求1所述的故障定位和軟件升級電路的故障定位方法，步驟如 下：
[0015] (1)將JTAG仿真器與JTAG座連接；
[0016] (2)信號處理芯片將第一 GPI0端口、第二GPI0端口、第三GPI0端口置為三態(tài)狀 態(tài)；
[0017] (3)只連接第五跳線，其它跳線斷開，若JTAG仿真器掃描到信號處理芯片，則信號 處理芯片正常，若JTAG仿真器沒有掃描到信號處理芯片，則信號處理芯片故障；進(jìn)入步驟 (4)；
[0018] (4)只連接第一跳線和第六跳線，其它跳線斷開，若JTAG仿真器掃描到第一可編 程邏輯芯片，則第一可編程邏輯芯片正常；若JTAG仿真器不能掃描到第一可編程邏輯芯 片，則第一可編程邏輯芯片故障；進(jìn)入步驟（5)進(jìn)一步判斷第二可編程邏輯芯片是否故障；
[0019] (5)只連接第二跳線和第七跳線，其它跳線斷開，若JTAG仿真器掃描到第二可編 程邏輯芯片，說明第二可編程邏輯芯片正常，若外部JTAG仿真器不能掃描到第二可編程邏 輯芯片，說明第二可編程邏輯芯片故障。
[0020] 一種基于權(quán)利要求1所述的故障定位和軟件升級電路的軟件升級方法，步驟如 下：
[0021] (1)信號處理芯片的第一GPI0端口模擬JTAG座的TCK信號并輸出，信號處理芯片 的第二GPI0端口模擬JTAG座的TMS信號并輸出，信號處理芯片的第三GPI0端口模擬JTAG 座的TDI信號并輸出，信號處理芯片的第四GPI0端口模擬JTAG座的TDO信號并輸入；
[0022] (2)PC機(jī)通過交換機(jī)與信號處理芯片的網(wǎng)絡(luò)端口連接；
[0023] (3)只連接第四跳線，其它跳線斷開，PC機(jī)經(jīng)交換機(jī)向信號處理芯片發(fā)送第一可 編程邏輯芯片和第二可編程邏輯芯片的升級軟件數(shù)據(jù)，信號處理芯片將升級軟件數(shù)據(jù)通過 第三GPI0端口分別傳輸給第一可編程邏輯芯片和第二可編程邏輯芯片，在第一可編程邏 輯芯片和第二可編程邏輯芯片完成軟件升級后通過第四GPI0端口返回完成標(biāo)志。
[0024] 本發(fā)明與現(xiàn)有技術(shù)相比的有益效果是：
[0025] (1)本發(fā)明將電路板上所有JTAG芯片串到一個JTGA鏈上，可以通過這一個JTAG 座應(yīng)用PC機(jī)實現(xiàn)對電路板上所有JTAG芯片的掃描，易于實現(xiàn)，解決了現(xiàn)有FPGA加載設(shè)計 復(fù)雜，面積較大的問題；
[0026] (2)本發(fā)明在前級芯片的TDI和后級芯片的TDI之間設(shè)計跳線，同時在前級芯片 的TD0和后級芯片的TDI之間設(shè)計跳線，如果JTAG鏈的某個芯片處于故障狀態(tài)，可以通過 跳線設(shè)置很快的定位出是哪個芯片故障，調(diào)試方便，解決了總測試時間較長的問題，大大提 高了故障問題解決效率；
[0027] (3)本發(fā)明電路設(shè)計中有CPU/DSP芯片和需要升級的CPLD/FPGA芯片時，可以通過 CPU/DSP芯片的第一 GPI0端口、第二GPI0端口、第三GPI0端口和第四GPI0端口分別模擬 JTAG座的TCK、TMS、TDI和TD0信號，CPU/DSP芯片可以通過網(wǎng)絡(luò)與其它遠(yuǎn)程計算機(jī)連接， 在遠(yuǎn)程計算機(jī)上通過網(wǎng)絡(luò)就可以實現(xiàn)對JTAG鏈上需要升級的JTAG芯片（例如FPGA，CPLD 等芯片）的在線升級，而不需要現(xiàn)場升級，為后期測試和維護(hù)節(jié)約時間和成本。

【專利附圖】

【附圖說明】
[0028] 圖1為傳統(tǒng)JTAG鏈連接圖；
[0029] 圖2為采用本發(fā)明后的JTAG鏈連接圖；
[0030] 圖3為基于JTAG鏈的故障定位和軟件升級電路。

【具體實施方式】
[0031] 下面結(jié)合附圖對本發(fā)明的【具體實施方式】進(jìn)行詳細(xì)地闡述。
[0032] 通常的JTAG鏈均是獨(dú)立的，即每個JTAG芯片的TCK端口、TMS端口、TDI端口和 TD0端口分別與JTAG座上的TCK端口、TMS端口、TDI端口和TD0端口連接在一起。以三個 芯片為例，如附圖1所示為傳統(tǒng)JTAG鏈連接圖，由圖1可知，信號處理芯片的TCK端口，TMS 端口，TDI端口和TD0端口分別與JTAG座1上的TCK端口，TMS端口，TDI端口和TD0端口 連接在一起；第一可編程邏輯芯片的TCK端口，TMS端口，TDI端口和TD0端口分別與JTAG 座2上的TCK端口，TM端口，TDI端口和TD0端口連接在一起；第二可編程邏輯芯片的TCK 端口，TMS端口，TDI端口和TD0端口分別與JTAG座3上的TCK端口，TMS端口，TDI端口和 TD0端口連接在一起。然后通過不同芯片對應(yīng)的JTAG接口（信號處理芯片對應(yīng)JTAG座1， 第一可編程邏輯芯片對應(yīng)JTAG座2,第二可編程邏輯芯片對應(yīng)JTAG座3)可以實現(xiàn)對相應(yīng) 芯片的掃描，進(jìn)行程序下載。在單板測試環(huán)節(jié)，需要對每個芯片單獨(dú)進(jìn)行掃描，使得總測試 時間較長，同時多個JTAG座會占用電路板空間，使得PCB設(shè)計復(fù)雜，面積較大；
[0033] 所述TCK端口為測試時鐘輸入端口，TDI端口為測試數(shù)據(jù)輸入端口，TD0端口為測 試數(shù)據(jù)輸出端口，TMS端口為測試模式選擇端口，GPI0端口為通用輸入/輸出端口；
[0034] 如圖2所示為采用本發(fā)明后的JTAG鏈連接圖；由圖2可知，本發(fā)明提供的把電路 板上所有JTAG芯片串到一個JTGA鏈上，這樣，把JTAG座（只有一個）放到面板上或者機(jī)箱 上，就可以通過這一個JTAG座應(yīng)用PC機(jī)實現(xiàn)對電路板上所有JTAG芯片的掃描。以三個芯 片為例，如圖2所示，JTAG座的TCK、TMS端口分別與信號處理芯片、第一可編程邏輯芯片、第 二可編程邏輯芯片的TCK、TMS端口連接在一起，JTAG座的TDI端口與信號處理芯片的TDI 端口連接在一起，信號處理芯片的TD0端口與第一可編程邏輯芯片的TDI端口連接在一起， 第一可編程邏輯芯片的TD0端口與第二可編程邏輯芯片的TDI端口連接在一起，第二可編 程邏輯芯片的TDO端口與JTAG座的TDO端口連接在一起，這種連接方式使得JTGA鏈上的 信號處理芯片、第一可編程邏輯芯片、第二可編程邏輯芯片都可以被掃描到，既節(jié)省了測試 時間，也簡化了硬件設(shè)計。如果JTAG鏈上有芯片故障，我們需要快速定位是哪個芯片發(fā)生 故障。
[0035] 本發(fā)明提供的一種基于JTAG鏈的故障定位和軟件升級電路如圖3所示，由圖3可 知，本發(fā)明中提出的一種基于JTAG鏈的故障定位和軟件升級電路，包括：JTAG座、信號處理 芯片，至少兩個可編程邏輯芯片，至少七個跳線、PC機(jī)和交換機(jī)；
[0036] 所述兩個可編程邏輯芯片為第一可編程邏輯芯片和第二可編程邏輯芯片；信號處 理芯片為CPU芯片或DSP芯片，可編程邏輯芯片為FPGA芯片或者CPLD芯片。
[0037] JTAG座、第一可編程邏輯芯片和第二可編程邏輯芯片均包括TCK端口、TMS端口、 TDI端口和TD0端口，信號處理芯片包括TCK端口、TMS端口、TDI端口、TD0端口、第一 GPI0 端口、第二GPI0端口、第三GPI0端口、第四GPI0端口和網(wǎng)絡(luò)接口；所述TCK端口為測試時 鐘輸入端口，TDI端口為測試數(shù)據(jù)輸入端口，TD0端口為測試數(shù)據(jù)輸出端口，TMS端口為測試 模式選擇端口，GPI0端口為通用輸入/輸出端口；
[0038] JTAG座的TCK端口、信號處理芯片的TCK端口、第一可編程邏輯芯片的TCK端口以 及第二可編程邏輯芯片的TCK端口連接在一起；JTAG座的TMS端口、信號處理芯片的TMS端 口、第一可編程邏輯芯片的TMS端口以及第二可編程邏輯芯片的TMS端口連接在一起JTAG 座的TDI端口與信號處理芯片的TDI端口連接在一起；
[0039] JTAG座的TDI端口通過第一跳線與第一可編程邏輯芯片的TDI端口連接在一起， JTAG座的TDI端口通過第二跳線與第二可編程邏輯芯片的TDI端口連接在一起，JTAG座的 TD0端口通過第五跳線與信號處理芯片的TD0端口連接在一起，JTAG座的TD0端口通過第 六跳線與第一可編程邏輯芯片的TD0端口連接在一起，JTAG座的TD0端口通過第七跳線與 第二可編程邏輯芯片的TD0端口連接在一起；
[0040] 信號處理芯片的TD0端口通過第三跳線與第一可編程邏輯芯片的TDI端口連接在 一起，第一可編程邏輯芯片的TD0端口通過第四跳線與第二可編程邏輯芯片的TDI端口連 接在一起；
[0041] 信號處理芯片的第一 GPI0端口分別與JTAG座的TCK端口、第一可編程邏輯芯片 的TCK端口和第二可編程邏輯芯片的TCK端口連接在一起，信號處理芯片的第二GPI0端口 分別與JTAG座的TMS端口、第一可編程邏輯芯片的TMS端口和第二可編程邏輯芯片的TMS 端口連接在一起，信號處理芯片的第三GPI0端口與第一可編程邏輯芯片的TDI端口連接在 一起，信號處理芯片的第四GPI0端口與第二可編程邏輯芯片的TD0端口連接在一起；
[0042] PC機(jī)通過交換機(jī)與信號處理芯片的網(wǎng)絡(luò)接口連接在一起。
[0043] 對于圖3,三個芯片都有JTAG接口，且三個芯片都串到一個JTGA鏈上，單板正常 工作時，連接第三跳線，第四跳線和第七跳線，其它跳線不接（即將所有前級芯片的TD0和 后級芯片的TDI連接，將信號處理芯片、第一可編程邏輯芯片、第二可編程邏輯芯片與JTAG 鏈連接）。此時，在進(jìn)行單板掃描測試時，只需把JTAG仿真器連接到這個JTAG座上，就可 以一次性掃描單板上的信號處理芯片、第一可編程邏輯芯片、第二可編程邏輯芯片。如果三 個芯片都正常，一次掃描即可完成對三個芯片的測試。如果JTAG鏈上的某個芯片處于故 障狀態(tài)，可以通過跳線設(shè)置很快的定位出是哪個芯片故障，大大提高故障問題解決效率。當(dāng) JTAG鏈上的芯片有故障時，以第一可編程邏輯芯片故障為例，通過JTAG座掃描時此鏈?zhǔn)遣?通的。
[0044] 基于該電路的故障定位方法為：
[0045] (1)將JTAG仿真器與JTAG座連接；
[0046] (2)信號處理芯片將第一 GPI0端口、第二GPI0端口、第三GPI0端口置為三態(tài)狀 態(tài)；三態(tài)狀態(tài)下第一 GPI0端口、第二GPI0端口、第三GPI0端口與處于完全斷開狀態(tài)；
[0047] (3)只連接第五跳線，其它跳線斷開，若JTAG仿真器掃描到信號處理芯片，則信號 處理芯片正常，若JTAG仿真器沒有掃描到信號處理芯片，則信號處理芯片故障；進(jìn)入步驟 (4)；
[0048] (4)只連接第一跳線和第六跳線，其它跳線斷開，若JTAG仿真器掃描到第一可編 程邏輯芯片，則第一可編程邏輯芯片正常；若JTAG仿真器不能掃描到第一可編程邏輯芯 片，則第一可編程邏輯芯片故障；進(jìn)入步驟（5)進(jìn)一步判斷第二可編程邏輯芯片是否故障；
[0049] (5)只連接第二跳線和第七跳線，其它跳線斷開，若JTAG仿真器掃描到第二可編 程邏輯芯片，說明第二可編程邏輯芯片正常，若外部JTAG仿真器不能掃描到第二可編程邏 輯芯片，說明第二可編程邏輯芯片故障。
[0050] 本發(fā)明提供的一種基于JTAG鏈的故障定位的實質(zhì)是先將所有的芯片與JTAG鏈連 接，如果所有芯片都正常，一次掃描即可完成對所有芯片的測試。當(dāng)JTAG鏈上的芯片有故 障時，依次將每個芯片獨(dú)立與JTAG座連接，哪個芯片不能被掃描到，說明哪個芯片故障；注 意，要將所有的芯片獨(dú)立與JTAG座連接以排除所有故障芯片。譬如，JTAG鏈上有10個芯 片，如果所有芯片都正常，一次掃描即可完成對所有芯片的測試；如果掃描鏈不通，說明有 故障芯片，一定要將10個芯片獨(dú)立與JTAG座連接，哪幾個芯片不能被掃描到，說明哪幾個 芯片故障。
[0051] 本發(fā)明提供的一種基于JTAG鏈的故障定位和軟件升級電路中既有CPU/DSP芯片， 又有需要升級的FPGA/CPLD芯片，可以結(jié)合CPU/DSP芯片和JTAG鏈實現(xiàn)對FPGA/CPLD芯 片的在線升級。信號處理芯片為CPU/DSP，第一可編程邏輯芯片和第二可編程邏輯芯片為 FPGA/CPLD，信號處理芯片的GPI01-4分別模擬JTAG的TCK，TMS，TDI和TD0信號，這樣如果 JTAG鏈后面的第一可編程邏輯芯片和第二可編程邏輯芯片需要升級時，結(jié)合信號處理芯片 的網(wǎng)絡(luò)接口和外部網(wǎng)絡(luò)，在遠(yuǎn)程計算機(jī)上，可以實現(xiàn)對第一可編程邏輯芯片和第二可編程 邏輯芯片的在線升級。
[0052] 基于該電路的軟件升級方法為：
[0053] (1)信號處理芯片的第一GPI0端口模擬JTAG座的TCK信號并輸出，信號處理芯片 的第二GPI0端口模擬JTAG座的TMS信號并輸出，信號處理芯片的第三GPI0端口模擬JTAG 座的TDI信號并輸出，信號處理芯片的第四GPI0端口模擬JTAG座的TD0信號并輸入；
[0054] (2)PC機(jī)通過交換機(jī)與信號處理芯片的網(wǎng)絡(luò)端口連接；
[0055] (3)只連接第四跳線，其它跳線斷開，PC機(jī)經(jīng)交換機(jī)向信號處理芯片發(fā)送第一可 編程邏輯芯片和第二可編程邏輯芯片的升級軟件數(shù)據(jù)，信號處理芯片將升級軟件數(shù)據(jù)通過 第三GPI0端口分別傳輸給第一可編程邏輯芯片和第二可編程邏輯芯片，在第一可編程邏 輯芯片和第二可編程邏輯芯片完成軟件升級后通過第四GPI0端口返回完成標(biāo)志。
[0056] 本發(fā)明的內(nèi)容不限于實施例所列舉，本領(lǐng)域普通技術(shù)人員通過閱讀本發(fā)明說明書 而對本發(fā)明技術(shù)方案采取的任何等效的變換，均為本發(fā)明的權(quán)利要求所涵蓋。
【權(quán)利要求】
1. 一種基于JTAG鏈的故障定位和軟件升級電路，其特征在于包括：JTAG座、信號處理 芯片、至少兩個可編程邏輯芯片、至少七個跳線、PC機(jī)和交換機(jī)； 所述兩個可編程邏輯芯片為第一可編程邏輯芯片和第二可編程邏輯芯片； JTAG座、第一可編程邏輯芯片和第二可編程邏輯芯片均包括TCK端口、TMS端口、TDI 端口和TDO端口，信號處理芯片包括TCK端口、TMS端口、TDI端口、TDO端口、第一 GPIO端 口、第二GPIO端口、第三GPIO端口、第四GPIO端口和網(wǎng)絡(luò)接口；所述TCK端口為測試時鐘 輸入端口，TDI端口為測試數(shù)據(jù)輸入端口，TDO端口為測試數(shù)據(jù)輸出端口，TMS端口為測試模 式選擇端口，第一 GPIO端口、第二GPIO端口、第三GPIO端口和第四GPIO端口為通用輸入 /輸出端口； JTAG座的TCK端口、信號處理芯片的TCK端口、第一可編程邏輯芯片的TCK端口以及第 二可編程邏輯芯片的TCK端口連接在一起JTAG座的TMS端口、信號處理芯片的TMS端口、 第一可編程邏輯芯片的TMS端口以及第二可編程邏輯芯片的TMS端口連接在一起JTAG座 的TDI端口與信號處理芯片的TDI端口連接在一起； JTAG座的TDI端口通過第一跳線與第一可編程邏輯芯片的TDI端口連接在一起，JTAG 座的TDI端口通過第二跳線與第二可編程邏輯芯片的TDI端口連接在一起，JTAG座的TDO 端口通過第五跳線與信號處理芯片的TDO端口連接在一起，JTAG座的TDO端口通過第六跳 線與第一可編程邏輯芯片的TD0端口連接在一起，JTAG座的TD0端口通過第七跳線與第二 可編程邏輯芯片的TD0端口連接在一起； 信號處理芯片的TD0端口通過第三跳線與第一可編程邏輯芯片的TDI端口連接在一 起，第一可編程邏輯芯片的TD0端口通過第四跳線與第二可編程邏輯芯片的TDI端口連接 在一起； 信號處理芯片的第一 GPIO端口分別與JTAG座的TCK端口、第一可編程邏輯芯片的TCK 端口和第二可編程邏輯芯片的TCK端口連接在一起，信號處理芯片的第二GPIO端口分別與 JTAG座的TMS端口、第一可編程邏輯芯片的TMS端口和第二可編程邏輯芯片的TMS端口連 接在一起，信號處理芯片的第三GPIO端口與第一可編程邏輯芯片的TDI端口連接在一起， 信號處理芯片的第四GPIO端口與第二可編程邏輯芯片的TD0端口連接在一起； PC機(jī)通過交換機(jī)與信號處理芯片的網(wǎng)絡(luò)接口連接在一起。
2. 根據(jù)權(quán)利要求1所述的一種基于JTAG鏈的故障定位和軟件升級電路，其特征在于： 所述信號處理芯片為CPU芯片或DSP芯片。
3. 根據(jù)權(quán)利要求1所述的一種基于JTAG鏈的故障定位和軟件升級電路，其特征在于： 所述可編程邏輯芯片為FPGA芯片或者CPLD芯片。
4. 一種基于權(quán)利要求1所述的故障定位和軟件升級電路的故障定位方法，其特征在于 步驟如下： (1) 將JTAG仿真器與JTAG座連接； (2) 信號處理芯片將第一 GPIO端口、第二GPIO端口、第三GPIO端口置為三態(tài)狀態(tài)； (3) 只連接第五跳線，其它跳線斷開，若JTAG仿真器掃描到信號處理芯片，則信號處理 芯片正常，若JTAG仿真器沒有掃描到信號處理芯片，則信號處理芯片故障；進(jìn)入步驟（4); (4) 只連接第一跳線和第六跳線，其它跳線斷開，若JTAG仿真器掃描到第一可編程邏 輯芯片，則第一可編程邏輯芯片正常；若JTAG仿真器不能掃描到第一可編程邏輯芯片，則 第一可編程邏輯芯片故障；進(jìn)入步驟（5)進(jìn)一步判斷第二可編程邏輯芯片是否故障； (5)只連接第二跳線和第七跳線，其它跳線斷開，若JTAG仿真器掃描到第二可編程邏 輯芯片，說明第二可編程邏輯芯片正常，若外部JTAG仿真器不能掃描到第二可編程邏輯芯 片，說明第二可編程邏輯芯片故障。
5. -種基于權(quán)利要求1所述的故障定位和軟件升級電路的軟件升級方法，其特征在于 步驟如下： (1) 信號處理芯片的第一 GPIO端口模擬JTAG座的TCK信號并輸出，信號處理芯片的第 二GPIO端口模擬JTAG座的TMS信號并輸出，信號處理芯片的第三GPIO端口模擬JTAG座 的TDI信號并輸出，信號處理芯片的第四GPIO端口模擬JTAG座的TDO信號并輸入； (2) PC機(jī)通過交換機(jī)與信號處理芯片的網(wǎng)絡(luò)端口連接； (3) 只連接第四跳線，其它跳線斷開，PC機(jī)經(jīng)交換機(jī)向信號處理芯片發(fā)送第一可編程 邏輯芯片和第二可編程邏輯芯片的升級軟件數(shù)據(jù)，信號處理芯片將升級軟件數(shù)據(jù)通過第三 GPIO端口分別傳輸給第一可編程邏輯芯片和第二可編程邏輯芯片，在第一可編程邏輯芯片 和第二可編程邏輯芯片完成軟件升級后通過第四GPIO端口返回完成標(biāo)志。
【文檔編號】G06F9/445GK104156288SQ201410298219
【公開日】2014年11月19日 申請日期:2014年6月26日 優(yōu)先權(quán)日:2014年6月26日
【發(fā)明者】孫娟, 李彬 申請人:西安空間無線電技術(shù)研究所