一種非易失性內(nèi)存擴(kuò)展裝置、內(nèi)存陣列以及計(jì)算機(jī)裝置制造方法
【專利摘要】本發(fā)明屬于計(jì)算機(jī)內(nèi)存【技術(shù)領(lǐng)域】，提供了一種非易失性內(nèi)存擴(kuò)展裝置、內(nèi)存陣列以及計(jì)算機(jī)裝置；其中該非易失性內(nèi)存擴(kuò)展裝置包括主控制模塊、與主控制模塊并行連接的若干易失性存儲(chǔ)裝置和若干非易失性存儲(chǔ)裝置、電源監(jiān)測(cè)電路、串行接口、充放電模塊、設(shè)置在易失性存儲(chǔ)裝置與串行接口之間的SMB模塊，所述SMB模塊按照CPU內(nèi)存控制器的串行通信協(xié)議，將易失性存儲(chǔ)裝置與非易失性存儲(chǔ)裝置或者CPU之間的并行數(shù)據(jù)流轉(zhuǎn)化為串行數(shù)據(jù)流。通過(guò)本發(fā)明，有效地提高了計(jì)算機(jī)中的非易失性內(nèi)存密度，避免了在主板上設(shè)置過(guò)多的DIMM插座，并可使用單位容量較小的內(nèi)存條以組成大容量具非易失性的內(nèi)存陣列，降低了計(jì)算機(jī)的制造成本，提高了對(duì)現(xiàn)有小容量?jī)?nèi)存條的使用效率。
【專利說(shuō)明】一種非易失性內(nèi)存擴(kuò)展裝置、內(nèi)存陣列以及計(jì)算機(jī)裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于計(jì)算機(jī)內(nèi)存【技術(shù)領(lǐng)域】，尤其涉及一種適用于服務(wù)器或者高性能計(jì)算機(jī)裝置的基于串行化的非易失性內(nèi)存擴(kuò)展裝置、內(nèi)存陣列以及基于上述技術(shù)方案的一種計(jì)算機(jī)裝置。
【背景技術(shù)】
[0002]服務(wù)器或者高性能計(jì)算機(jī)包括:CPU、主存(內(nèi)存)、外設(shè)1/0，磁盤陣列(RAID)以及散熱系統(tǒng)。隨著半導(dǎo)體制程技術(shù)的發(fā)展，目前的主流技術(shù)已將內(nèi)存控制器(MemoryController)整合入 CPU。
[0003]參圖1所示的全緩沖雙列直插式存儲(chǔ)模塊(FB-DMM)。其在傳統(tǒng)的內(nèi)存條的PCB上增加了一個(gè)“先進(jìn)內(nèi)存緩沖芯片”(Advanced Memory Buffer, AMB)，并以串行接口來(lái)連接AMB、DRAM顆粒與內(nèi)存控制器。
[0004]同時(shí)，采用DRAM 顆粒的 FB-DIMM 通過(guò) 168-pin (DDR-2)或者 240-pin (DDR-3)以及即將推出的DDR-4 (288-pin)都是采用數(shù)量龐大的pin (即金屬觸點(diǎn))與雙列直插式存儲(chǔ)模塊(Dual inline memory modules, DIMM)相互插接，并與主板(MB)插接。
[0005]同時(shí)，混合型的非易失性內(nèi)存(Hybrid-DIMM，H-DIMM)包括:NV_DIMM、NV-RAMDISK, SATA-DIMM等多種形式，其通常包括若干DRAM顆粒和NAND FLASH顆粒，以及提供應(yīng)急供電的超級(jí)電容(Super Capacitor)。
[0006]H-DI麗能夠在在系統(tǒng)電源(PSU)異常掉電時(shí)，將DRAM中的數(shù)據(jù)備份至NANDFLASH,并在計(jì)算機(jī)重新上電后將NAND FLASH中的數(shù)據(jù)恢復(fù)至DRAM中。因此，H-DIMM兼有DRAM高速、隨機(jī)訪問(wèn)的特性，也兼具FLASH非易失性的特點(diǎn)。因此，在大數(shù)據(jù)(Big Data)、高性能計(jì)算(HPC)、In-Memory數(shù)據(jù)庫(kù)(IMDB)、文件系統(tǒng)(File-system)以及存儲(chǔ)局域網(wǎng)(SAN)等應(yīng)用場(chǎng)合被廣泛地用作永久性數(shù)據(jù)存儲(chǔ)裝置。
[0007]但是，單純地在主板上增加DI麗插座的數(shù)量以配合H-DI麗的接插，則會(huì)導(dǎo)致主板制造難度(布線、布局、線長(zhǎng)、板層)上升，并導(dǎo)致主板成本大幅提高。以TB級(jí)的主存規(guī)模為例，采用目前主流的4GB的H-DI麗，主板上需要設(shè)置256條DI麗插座。
[0008]顯然，這種技術(shù)方案在主板體積十分寶貴的前提下是不可行的。同時(shí)，若采用單位容量高的H-DIMM來(lái)組成相同的內(nèi)存容量規(guī)模也不經(jīng)濟(jì)。這勢(shì)必會(huì)造成主板以及整個(gè)計(jì)算機(jī)制造成本的急劇上升。因?yàn)镠-DIMM容量的增加與制造成本是呈“指數(shù)級(jí)”的關(guān)系，因此單純地提高H-DIMM的單位容量，同樣會(huì)導(dǎo)致計(jì)算機(jī)制造成本的上升。
[0009]最后，由于現(xiàn)有技術(shù)中的MLC/SLC型的NAND FLASH集成度遠(yuǎn)高于DRAM，帶寬卻遠(yuǎn)低于DRAM。因此，配合相對(duì)容量較小的DRAM顆粒所需要的大容量的NAND FLASH顆粒，往往又造成非易失性存儲(chǔ)空間的浪費(fèi)；而采用小容量的NAND FLASH顆粒往往成本又較高；尤其是為了彌補(bǔ)兩種存儲(chǔ)器件帶寬不統(tǒng)一的前提下，往往需要設(shè)置多個(gè)小容量的NAND FLASH顆粒，這更一步提高了整個(gè)H-DIMM的制造成本。
[0010]有鑒于此，有必要對(duì)現(xiàn)有技術(shù)中的上述技術(shù)缺陷予以改進(jìn)，以解決上述瑕疵。
【發(fā)明內(nèi)容】

[0011]本發(fā)明的目的在于提供一種非易失性內(nèi)存擴(kuò)展裝置，用于提高計(jì)算機(jī)中非易失性內(nèi)存的容量密度，避免在主板上設(shè)置過(guò)多的DIMM插槽，同時(shí)也降低大容量或者超大內(nèi)存規(guī)格計(jì)算機(jī)的制造成本，并實(shí)現(xiàn)向下兼容各種規(guī)格的內(nèi)存條。同時(shí)基于上述
【發(fā)明內(nèi)容】
，本發(fā)明還提供了一種具非易失性的內(nèi)存陣列，以及基于該內(nèi)存陣列的一種計(jì)算機(jī)裝置。
[0012]為實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明提供了一種非易失性內(nèi)存擴(kuò)展裝置，包括:
主控制模塊、與主控制模塊并行連接的若干易失性存儲(chǔ)裝置和若干非易失性存儲(chǔ)裝
置、電源監(jiān)測(cè)電路、串行接口，與電壓轉(zhuǎn)換電路相連的充放電模塊；所述主控制模塊能夠至少根據(jù)電源監(jiān)測(cè)電路所監(jiān)測(cè)到的系統(tǒng)電壓的斷電與恢復(fù)信號(hào)，控制數(shù)據(jù)在易失性存儲(chǔ)裝置與非易失性存儲(chǔ)裝置之間作數(shù)據(jù)的備份與恢復(fù)；以及
SMB模塊，其設(shè)置在易失性存儲(chǔ)裝置與串行接口之間，并按照CPU內(nèi)存控制器的串行通信協(xié)議，將易失性存儲(chǔ)裝置與非易失性存儲(chǔ)裝置或者CPU之間的并行數(shù)據(jù)流轉(zhuǎn)化為串行數(shù)據(jù)流。
[0013]作為本發(fā)明的進(jìn)一步改進(jìn)，所述主控制模塊包括:數(shù)據(jù)傳輸引擎、工作狀態(tài)機(jī)、易失性存儲(chǔ)裝置控制器和非易失性存儲(chǔ)裝置控制器；其中，
工作狀態(tài)機(jī)，向數(shù)據(jù)傳輸引擎發(fā)布隊(duì)列命令；
數(shù)據(jù)傳輸引擎，接收工作狀態(tài)機(jī)發(fā)布的隊(duì)列命令，將隊(duì)列命令拆分成呈矩陣形式的子命令集，然后將待傳輸數(shù)據(jù)拆分成相同矩陣規(guī)模的子數(shù)據(jù)集，接著將子命令集中的子命令與子數(shù)據(jù)集中的子數(shù)據(jù)按照矩陣坐標(biāo)進(jìn)行綁定后，在易失性存儲(chǔ)控制器與非易失性存儲(chǔ)控制器之間進(jìn)行數(shù)據(jù)傳輸；
易失性存儲(chǔ)裝置控制器，對(duì)易失性存儲(chǔ)裝置進(jìn)行讀寫控制；
非易失性存儲(chǔ)裝置控制器，對(duì)非易失性存儲(chǔ)裝置進(jìn)行讀寫控制；其中 所述矩陣形式包括一維矩陣形式、二維矩陣形式或者三維矩陣形式。
[0014]作為本發(fā)明的進(jìn)一步改進(jìn)，所述SMB模塊設(shè)置于主控制模塊內(nèi)，并設(shè)置在易失性存儲(chǔ)裝置控制器與串行接口之間，以將易失性存儲(chǔ)裝置與CPU之間的并行數(shù)據(jù)流轉(zhuǎn)化為串行數(shù)據(jù)流。
[0015]作為本發(fā)明的進(jìn)一步改進(jìn)，所述易失性存儲(chǔ)裝置控制器為串行DRAM控制器。
[0016]作為本發(fā)明的進(jìn)一步改進(jìn)，所述SMB模塊不設(shè)置在主控制模塊內(nèi)，而設(shè)置在所述易失性存儲(chǔ)裝置與串行接口之間并與所述串行DRAM控制器相連，以將易失性存儲(chǔ)裝置與非易失性存儲(chǔ)裝置或者易失性存儲(chǔ)裝置與CPU之間的并行數(shù)據(jù)流轉(zhuǎn)化為串行數(shù)據(jù)流。
[0017]作為本發(fā)明的進(jìn)一步改進(jìn)，所述電壓轉(zhuǎn)換電路由低壓差線性穩(wěn)壓器和/或DC-DC轉(zhuǎn)換器組成。
[0018]同時(shí)，為實(shí)現(xiàn)本發(fā)明的第二個(gè)發(fā)明目的，本發(fā)明還提供了一種內(nèi)存陣列，包括: 若干如上述所述的非易失性內(nèi)存擴(kuò)展裝置，所述非易失性內(nèi)存擴(kuò)展裝置包括若干子存
儲(chǔ)單元；每個(gè)子存儲(chǔ)單元包括若干組容量相等的易失性存儲(chǔ)裝置和非易失性存儲(chǔ)裝置；以及，
若干分別與所述子存儲(chǔ)單元中的所有非易失性存儲(chǔ)裝置通過(guò)Flash同步總線并聯(lián)的冗余存儲(chǔ)模塊；其中， 所述內(nèi)存陣列通過(guò)主板在CPU與散熱裝置之間所設(shè)置偶數(shù)個(gè)SMI插座，以實(shí)現(xiàn)與主板的電性連接。
[0019]作為本發(fā)明的進(jìn)一步改進(jìn)，所述冗余存儲(chǔ)模塊是非易失性存儲(chǔ)裝置或者由電池供電的易失性存儲(chǔ)裝置。
[0020]最后，為實(shí)現(xiàn)本發(fā)明的最后一個(gè)發(fā)明目的，本發(fā)明還提供了一種計(jì)算機(jī)裝置，包括主板、若干CPU、電源、磁盤陣列模塊、散熱裝置、以及外設(shè)I/O ；
所述計(jì)算機(jī)裝置還包括如上述所述的內(nèi)存陣列。
[0021]作為本發(fā)明的進(jìn)一步改進(jìn)，所述計(jì)算機(jī)裝置還包括一個(gè)充放電模塊，其嵌設(shè)于磁盤陣列托架中，并通過(guò)磁盤陣列托架中的PCB電性連接電源與電壓轉(zhuǎn)換電路。
[0022]與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是:在本發(fā)明中，通過(guò)將非易失性內(nèi)存擴(kuò)展裝置通過(guò)SMI串行接口插接到主板上SMI插座中，有效地提高了計(jì)算機(jī)中的非易失性內(nèi)存密度,避免了在主板上設(shè)置過(guò)多的DIMM插座，并可使用現(xiàn)有內(nèi)存規(guī)格中單位容量較小的內(nèi)存以組成大容量的非易失性內(nèi)存陣列，降低了計(jì)算機(jī)制造成本，提高了對(duì)小容量?jī)?nèi)存條的使用效率。本發(fā)明的技術(shù)效果在存儲(chǔ)級(jí)內(nèi)存(Storage Class Memory, SCM)領(lǐng)域的技術(shù)效果尤其顯著。
【專利附圖】

【附圖說(shuō)明】
[0023]附圖用來(lái)提供對(duì)本發(fā)明的進(jìn)一步理解，與本發(fā)明的各實(shí)施例共同用于解釋本發(fā)明，但并不構(gòu)成對(duì)本發(fā)明的限制。其中，
圖1為現(xiàn)有技術(shù)中FB-DIMM的結(jié)構(gòu)示意圖；
圖2為內(nèi)存陣列的示意圖；
圖3為本發(fā)明非易失性內(nèi)存擴(kuò)展裝置在實(shí)施例一的模塊圖；
圖4為圖3中主控制模塊的原理圖；
圖5為本發(fā)明非易失性內(nèi)存擴(kuò)展裝置在實(shí)施例二的模塊圖；
圖6為圖5中主控制模塊的原理圖；
圖7為本發(fā)明非易失性內(nèi)存擴(kuò)展裝置在實(shí)施例三中的模塊圖；
圖8為圖7中的主控制模塊的原理圖；
圖9為圖2中所示的內(nèi)存陣列中的非易失性內(nèi)存擴(kuò)展裝置設(shè)置冗余存儲(chǔ)模塊的示意
圖；
圖10為一種計(jì)算機(jī)裝置的結(jié)構(gòu)示意圖；
圖11為另一種計(jì)算機(jī)裝置的結(jié)構(gòu)示意圖。
[0024]其中，說(shuō)明書(shū)中各實(shí)施例的附圖標(biāo)記說(shuō)明如下:
計(jì)算機(jī)裝置-10 ;主板-100 ;服務(wù)器-200 ;CPU-101、102、103、104 ;本地內(nèi)存-110 ;夕卜設(shè)1/0-120 ;散熱裝置-130a、130b、130c ;磁盤陣列模塊(RAID)-140 ;充放電模塊-150 ；電源-160 ;串行數(shù)據(jù)流-310 ;內(nèi)存控制器-1011 ;內(nèi)存陣列-300 ;非易失性內(nèi)存擴(kuò)展裝置-301、302、303、304、305、306、307、308 ；電壓轉(zhuǎn)換電路-3010 ;DIMM 插座-3011 ；內(nèi)存條-3012 ；NAND FLASH插座-3013 ;主控制模塊-3014 ;電源監(jiān)測(cè)電路3015 ;串行接口-3016 ；NAND FLASH-3017 ;工作狀態(tài)機(jī)-3114 ;DRAM 控制器-3214 ;SMB 模塊 _3018、3314 ;數(shù)據(jù)傳輸引擎-3414 ;NAND控制器-3514 ;冗余存儲(chǔ)模塊-331 ;子存儲(chǔ)單元_311、312、313、314 ；AMB-400 ；FB-DIMM-500 ;DRAM 顆粒-111 ；Flash 同步總線 3118 ；MUX (多路選擇器)-3019?！揪唧w實(shí)施方式】
[0025]下面結(jié)合附圖所示的各實(shí)施方式對(duì)本發(fā)明進(jìn)行詳細(xì)說(shuō)明，但應(yīng)當(dāng)說(shuō)明的是，這些實(shí)施方式并非對(duì)本發(fā)明的限制，本領(lǐng)域普通技術(shù)人員根據(jù)這些實(shí)施方式所作的功能、方法、或者結(jié)構(gòu)上的等效變換或替代，均屬于本發(fā)明的保護(hù)范圍之內(nèi)。
[0026]In-Memory數(shù)據(jù)庫(kù)(MDB)是依賴于主存作為數(shù)據(jù)存儲(chǔ)介質(zhì)的一種數(shù)據(jù)庫(kù)管理系統(tǒng)。MDB速度更快，可被CPU直接訪問(wèn)，在I/O路徑與延遲方面有質(zhì)的飛躍。另外，CPU本身提供的原子操作、內(nèi)存柵障，以及高速緩存沖刷指令可以為IMDB提供簡(jiǎn)單高效的原子性，一致性服務(wù)。
[0027]文件系統(tǒng)(File-system)，操作系統(tǒng)(OS)中用于明確磁盤或者分區(qū)上文件的方法和數(shù)據(jù)結(jié)構(gòu)。
[0028]實(shí)施例一:
請(qǐng)參圖2至圖4所示的，本發(fā)明一種非易失性內(nèi)存擴(kuò)展裝置的一種【具體實(shí)施方式】。
[0029]請(qǐng)參圖3所示，在本實(shí)施方式中，一種非易失性內(nèi)存擴(kuò)展裝置301、302、303、304、305、306、307、308(本說(shuō)明書(shū)中的各個(gè)實(shí)施例中技術(shù)方案均以非易失性內(nèi)存擴(kuò)展裝置301為例，進(jìn)行舉例說(shuō)明)。
[0030]該非易失性內(nèi)存擴(kuò)展裝置301包括:
主控制模塊3014、與主控制模塊并行連接的若干易失性存儲(chǔ)裝置(由若干內(nèi)存條3012和若干DIMM插座3011組成)和若干非易失性存儲(chǔ)裝置(由若干NAND FLASH3017和若干NANDFLASH插座3013組成)、電源監(jiān)測(cè)電路3015、串行接口 3016，與電壓轉(zhuǎn)換電路3010相連的充放電模塊150。
[0031]其中，內(nèi)存條3012插接在DIMM插座3011中，NAND FLASH3017可通過(guò)焊接方式與NAND FLASH插座3013電連接，也可通過(guò)各種規(guī)格的高速接口(未圖示)電連接。該內(nèi)存條3012可采用U-DIMM、R-DIMM、SO-DIMM等標(biāo)準(zhǔn)內(nèi)存條規(guī)格，并可向下兼容DDR_3、DDR_2并可向上兼容DDR-4。
[0032]因此,在本實(shí)施方式中，可通過(guò)堆疊技術(shù)(Stack Structure),以將大量單位容量較小的內(nèi)存條3012組成大容量?jī)?nèi)存系統(tǒng)，從而避免使用DIMM插座直接插接在主板上。
[0033]該主控制模塊3014能夠至少根據(jù)電源監(jiān)測(cè)電路3015所監(jiān)測(cè)到的系統(tǒng)電壓的斷電與恢復(fù)信號(hào)，控制數(shù)據(jù)在易失性存儲(chǔ)裝置與非易失性存儲(chǔ)裝置之間作數(shù)據(jù)的備份與恢復(fù)。
[0034]在本實(shí)施方式中，該非易失性內(nèi)存擴(kuò)展裝置30廣308還包括SMB模塊(ScalableMemory Buffer) 3314，其設(shè)置在易失性存儲(chǔ)裝置與串行接口 3016之間，并按照CPU101、102、103、104中設(shè)置的內(nèi)存控制器1011的串行通信協(xié)議，將易失性存儲(chǔ)裝置與非易失性存儲(chǔ)裝置或者CPU101、102、103、104之間的并行數(shù)據(jù)流轉(zhuǎn)化為串行數(shù)據(jù)流310。
[0035]如圖2所示，在該非易失性內(nèi)存擴(kuò)展裝置30廣308插接在主板上正常工作或者在計(jì)算機(jī)發(fā)生異常掉電時(shí)，圖2中CPUlOl與其指定的非易失性內(nèi)存擴(kuò)展裝置301和302之間，以及CPU104與其指定的非易失性內(nèi)存擴(kuò)展裝置307和308之間會(huì)形成符合FB-DIMM標(biāo)準(zhǔn)的串行數(shù)據(jù)流310。
[0036]具體的，該SMB模塊3314設(shè)置于主控制模塊3014內(nèi)，并設(shè)置在易失性存儲(chǔ)裝置控制器與串行接口 3016之間，以將易失性存儲(chǔ)裝置與CPUlOl或者102或者103或者104之間的并行數(shù)據(jù)流轉(zhuǎn)化為串行數(shù)據(jù)流310。
[0037]在本實(shí)施方式中，該串行端口 3016優(yōu)選為與SMB模塊3314相匹配通訊的SMI插頭(Scalable Memory Interface),以驅(qū)動(dòng)串行數(shù)據(jù)流310在CPUlOI~104與非易失性內(nèi)存擴(kuò)展裝置301~308之間的傳輸。
[0038]進(jìn)一步的，該主控制模塊3014包括:數(shù)據(jù)傳輸引擎3414、工作狀態(tài)機(jī)3114、易失性存儲(chǔ)裝置控制器3214和非易失性存儲(chǔ)裝置控制器3514。該易失性存儲(chǔ)裝置控制器3214優(yōu)選為DRAM控制器，以通過(guò)該DRAM控制器與并行連接的若干易失性存儲(chǔ)裝置傳輸控制信號(hào)RAS\CAS\WE\CS\CKE\ODT ；電源；數(shù)據(jù) DQ[63:0]、DQS[0:17];地址信號(hào) A[ 15:0]、BA[2:0]。
[0039]如圖3所示，當(dāng)電源監(jiān)測(cè)電路3015監(jiān)測(cè)到電源信號(hào)VSS，VCC的電壓超出正常電壓范圍80%后，發(fā)送系統(tǒng)掉電信號(hào)至主控制模塊3014。
[0040]配合參圖4所示，主控制模塊3014中的工作狀態(tài)機(jī)3114接收電源監(jiān)測(cè)電路3015所發(fā)送的系統(tǒng)掉電信號(hào)或者PoWer_0K (兩者均為數(shù)字信號(hào))。當(dāng)接收到系統(tǒng)掉電信號(hào)時(shí)，將內(nèi)存條3012中的數(shù)據(jù)備份至NAND FLASH3017中；當(dāng)接收到Power_0K時(shí)，通過(guò)DRAM控制器3214與SMB模塊3314，以控制內(nèi)存條3012中的數(shù)據(jù)經(jīng)由串行接口 3016被CPUlOl所直接訪問(wèn)。
[0041]具體的，該工作狀態(tài)機(jī)3114優(yōu)選為FPGA芯片，但也可為其他具有邏輯運(yùn)算功能的半導(dǎo)體芯片，例如ASIC芯片。該充放電模塊150由5個(gè)額定輸出電壓為2.7V，單位容量為100F的超級(jí)電容(Super Capacity)串聯(lián)，以形成輸出電壓為12V~13.5V容量為20F的儲(chǔ)能
裝直。
[0042]同時(shí)，在本實(shí)施方式中，該電壓轉(zhuǎn)換電路3010是低壓差線性穩(wěn)壓器(Low DropoutRegulator, LDO)或者DC-DC轉(zhuǎn)換器，用于對(duì)充放電單元150所供應(yīng)的直流電進(jìn)行電壓轉(zhuǎn)化、穩(wěn)壓、濾波等處理。
[0043]當(dāng)計(jì)算機(jī)發(fā)生異常掉電后，電源監(jiān)測(cè)電路3015通過(guò)監(jiān)測(cè)該串行端口 3016 (參圖8或圖9)中電源信號(hào)VSS，VCC的電壓超出正常電壓范圍下限，然后電源監(jiān)測(cè)電路3015發(fā)送系統(tǒng)掉電信號(hào)至上述主控制模塊3014 ;然后該主控制模塊3014向電壓轉(zhuǎn)換電路3010發(fā)送使能信號(hào)，從而導(dǎo)通充放電模塊150與非易失性存儲(chǔ)裝置、充放電模塊150與主控制模塊3014、充放電模塊150與非易失性存儲(chǔ)裝置之間的電連接，從而保證在一定時(shí)間內(nèi)由該充放電模塊150為易失性存儲(chǔ)裝置、主控制模塊3014和非易失性存儲(chǔ)裝置提供電力供應(yīng)。同時(shí)，該主控制模塊3014可以并行地將易失性存儲(chǔ)裝置中動(dòng)態(tài)運(yùn)行的數(shù)據(jù)并行地保存至非易失性存儲(chǔ)裝置。
[0044]在計(jì)算機(jī)正常供電時(shí)，內(nèi)存條3012與主控制模塊3014之間交換的數(shù)據(jù)是并行數(shù)據(jù)流。參圖4所示，主控制模塊3014中的DRAM控制器3214接收到該并行數(shù)據(jù)流之后，通過(guò)SMB模塊3314轉(zhuǎn)換為串行數(shù)據(jù)流310，最后通過(guò)串行接口 3016發(fā)送至CPU101。
[0045]在本實(shí)施方式中，工作狀態(tài)機(jī)3114，向數(shù)據(jù)傳輸引擎3414發(fā)布隊(duì)列命令；數(shù)據(jù)傳輸引擎3414，接收工作狀態(tài)機(jī)3114發(fā)布的隊(duì)列命令，將隊(duì)列命令拆分成呈矩陣形式的子命令集，然后將待傳輸數(shù)據(jù)拆分成相同矩陣規(guī)模的子數(shù)據(jù)集，接著將子命令集中的子命令與子數(shù)據(jù)集中的子數(shù)據(jù)按照矩陣坐標(biāo)進(jìn)行綁定后，在易失性存儲(chǔ)控制器3214與非易失性存儲(chǔ)控制器3514之間進(jìn)行數(shù)據(jù)傳輸；易失性存儲(chǔ)裝置控制器3214，對(duì)易失性存儲(chǔ)裝置進(jìn)行讀寫控制；
非易失性存儲(chǔ)裝置控制器3514，對(duì)非易失性存儲(chǔ)裝置進(jìn)行讀寫控制。
[0046]具體的，該矩陣形式包括一維矩陣形式、二維矩陣形式或者三維矩陣形式，并優(yōu)選為二維矩陣。
[0047]實(shí)施例二:
請(qǐng)參圖2、圖5、圖6所示的，本發(fā)明一種非易失性內(nèi)存擴(kuò)展裝置的第二種【具體實(shí)施方式】。
[0048]在本實(shí)施方式與實(shí)施例一的主要區(qū)別在于，SMB模塊3018不設(shè)置在主控制模塊3014內(nèi)，而采用SMB集成芯片。該SMB模塊3018設(shè)置在所述易失性存儲(chǔ)裝置與串行接口3016之間并與所述串行DRAM控制器3402相連，以將易失性存儲(chǔ)裝置與非易失性存儲(chǔ)裝置或者將易失性存儲(chǔ)裝置與CPUlOl之間的并行數(shù)據(jù)流轉(zhuǎn)化為串行數(shù)據(jù)流310。更具體的，該易失性存儲(chǔ)裝置控制器為串行DRAM控制器3402。
[0049]具體的，該電壓轉(zhuǎn)換電路3010由低壓差線性穩(wěn)壓器(LDO)和DC-DC轉(zhuǎn)換器共同組成。由于低壓差線性穩(wěn)壓器(LDO)和DC-DC轉(zhuǎn)換器均為非常成熟的現(xiàn)有技術(shù)，在此不再贅述。
[0050]相對(duì)于實(shí)施例二而言，在本實(shí)施方式中，通過(guò)將復(fù)雜的并行DRAM控制器3402換成只需要解析數(shù)據(jù)流的串行DRAM控制器3402，因此可大幅減少主控制模塊3014(例如FPGA)的邏輯單元與引腳。主控制模塊3014引腳數(shù)量的減少，意味著可集成多個(gè)串行DRAM控制器3402，從而實(shí)現(xiàn)連接更多數(shù)量的DRAM，從而提高了本發(fā)明所示的單個(gè)非易失性內(nèi)存擴(kuò)展裝置301?308中的內(nèi)存部署密度。
[0051]另外，主控制模塊3014只需解析數(shù)據(jù)，與非易失性內(nèi)存擴(kuò)展裝置301、302、303、304、305、306、307、308中所接插的內(nèi)存規(guī)格及SMB芯片無(wú)關(guān)，從而進(jìn)一步提高了主控制模塊3014的兼容性。
[0052]實(shí)施例三:
請(qǐng)參圖2、圖7和圖8所示的，本發(fā)明一種非易失性內(nèi)存擴(kuò)展裝置的第三種【具體實(shí)施方式】。參圖7和圖8所示，本實(shí)施例與實(shí)施例一和實(shí)施例二的主要區(qū)別在于，在本實(shí)施方式中，該非易失性內(nèi)存擴(kuò)展裝置301?308中的DMM插座3011與SMB模塊3018之間設(shè)置MUX3019，且該MUX3019受控于主控制模塊3014。
[0053]MUX是一種具有多路選擇功能的高速電子開(kāi)關(guān),其本質(zhì)上是一個(gè)多輸入、單輸出的組合邏輯電路，在算法電路的實(shí)現(xiàn)中常用來(lái)根據(jù)地址碼來(lái)調(diào)度數(shù)據(jù)。其只能擇一地將數(shù)據(jù)在內(nèi)存條3012與NAND FLASH3017之間作數(shù)據(jù)備份還原或者在內(nèi)存條3012與CPU之間建立數(shù)據(jù)通路。
[0054]該MUX3019可選用8路I位的規(guī)格，其所選用的規(guī)格應(yīng)當(dāng)根據(jù)該非易失性內(nèi)存擴(kuò)展裝置301?308中NAND FLASH3017與內(nèi)存條3012之間配置的數(shù)量比來(lái)選擇。當(dāng)然，該MUX3019也可選用16路I位、2路4位、4路2位、4路I位的規(guī)格。
[0055]在本實(shí)施方式中，數(shù)據(jù)傳輸引擎3414、工作狀態(tài)機(jī)3114、DRAM控制器3214、NAND控制器3514的介紹請(qǐng)參照本說(shuō)明書(shū)中實(shí)施例一和/或?qū)嵤├鄳?yīng)部分的具體描述，在此不再贅述。
[0056]配合參照?qǐng)D2所示，當(dāng)計(jì)算機(jī)正常供電時(shí)，該MUX3019在主控制模塊3014的控制下，選擇DI麗插座3011與SMB模塊3018之間建立數(shù)據(jù)傳輸通道，并通過(guò)SMB模塊3018將并行數(shù)據(jù)流轉(zhuǎn)化為串行數(shù)據(jù)流310，并發(fā)送至串行接口 3016中，最后通過(guò)該串行接口 3016與指定的CPU進(jìn)行數(shù)據(jù)通訊。在此狀態(tài)下，MUX3019只有一條數(shù)據(jù)通路，即內(nèi)存條3012至DIMM 插座 3011 至 MUX3019 至 SMB 模塊 3018 至串行接口 3016 至 CPUlOl。
[0057]參圖8所示，當(dāng)計(jì)算機(jī)發(fā)生異常掉電時(shí)，主控制模塊3014控制MUX3019切斷上述“內(nèi)存條3012至DIMM插座3011至MUX3019至SMB模塊3018至串行接口 3016至CPUlOI”的數(shù)據(jù)通路，轉(zhuǎn)而在內(nèi)存條3012至DMM插座3011至MUX3019至DRAM控制器3214至數(shù)據(jù)傳輸引擎3414至NAND控制器3514至NAND插座3013至NAND FLASH3017之間建立數(shù)據(jù)備份通路。
[0058]當(dāng)計(jì)算機(jī)上電后，主控制模塊3014將備份至NAND FLASH3017中的數(shù)據(jù)按照上述數(shù)據(jù)備份通路的相反方向?qū)?shù)據(jù)重新寫入內(nèi)存條3012中，從而使內(nèi)存條3012恢復(fù)計(jì)算機(jī)異常掉電時(shí)運(yùn)行在DRAM中的內(nèi)存數(shù)據(jù)；
然后，該主控制模塊3014控制MUX3019切斷上述數(shù)據(jù)備份通路，轉(zhuǎn)而在內(nèi)存條3012至DIMM插座3011至MUX3019至SMB模塊3018至串行接口 3016至CPUlOl之間重新建立計(jì)算機(jī)正常供電時(shí)的數(shù)據(jù)通路。
[0059]實(shí)施例四:
請(qǐng)參圖2、圖9所示，本發(fā)明一種內(nèi)存陣列的一種【具體實(shí)施方式】。
[0060]在圖9中，在本實(shí)施方式中，一種內(nèi)存陣列300，與主板(參圖10中的主板100)電性連接，包括:若干上述實(shí)施例所述的非易失性內(nèi)存擴(kuò)展裝置301，所述非易失性內(nèi)存擴(kuò)展裝置301包括若干子存儲(chǔ)單元311、312、313、314。為簡(jiǎn)便闡述，圖9中省略顯示上述子存儲(chǔ)單元 312、313。
[0061]其中，每個(gè)子存儲(chǔ)單元311包括若干組容量相等的易失性存儲(chǔ)裝置3012和非易失性存儲(chǔ)裝置3017，以及若干分別與所述子存儲(chǔ)單元311、312、313、314中的所有非易失性存儲(chǔ)裝置3017通過(guò)Flash同步總線3118并聯(lián)的冗余存儲(chǔ)模塊331。
[0062]配合參照?qǐng)D2所示，在本實(shí)施方式中，冗余存儲(chǔ)模塊331可為每一個(gè)非易失性內(nèi)存擴(kuò)展裝置30廣308分別保留用于重定向壞塊的獨(dú)立存儲(chǔ)區(qū)域。在本實(shí)施方式中，該冗余存儲(chǔ)模塊331優(yōu)選為非易失性存儲(chǔ)裝置，例如NAND FLASH ;當(dāng)然也可為由電池供電的易失性存儲(chǔ)裝置(未示出)。
[0063]進(jìn)一步的，該冗余存儲(chǔ)模塊331的容量大于或者等于每個(gè)子存儲(chǔ)單元中的單個(gè)非易失性存儲(chǔ)裝置3017的容量，并更優(yōu)選為冗余存儲(chǔ)模塊331的容量:每個(gè)子存儲(chǔ)單元中的單個(gè)非易失性存儲(chǔ)裝置3017的容量之比為1.5:廣1:1，并進(jìn)一步優(yōu)選為1.2:1。
[0064]配合參照?qǐng)D10與圖11所示，在本實(shí)施方式中，該內(nèi)存陣列300通過(guò)主板10在CPU101、102、103、104與散熱裝置130a、130b、130c之間所設(shè)置偶數(shù)個(gè)SMI插座(未示出)，以實(shí)現(xiàn)與主板10的電性連接。其中，SMI插座的數(shù)量?jī)?yōu)選為4個(gè)或者8個(gè)，并進(jìn)一步優(yōu)選為8個(gè)。
[0065]具體的，參圖9所示，在本實(shí)施方式中，可將多個(gè)非易失性存儲(chǔ)裝置3017中需要增加非易失性存儲(chǔ)的存儲(chǔ)能力集中于該冗余存儲(chǔ)模塊331。而單個(gè)大容量的NAND FLASH的成本又低于由多個(gè)小容量的NAND FLASH所組成的相同容量規(guī)格的非易失性存儲(chǔ)裝置的成本。
[0066]因此，通過(guò)設(shè)置這種冗余存儲(chǔ)模塊331，并通過(guò)Flash同步總線3118與子存儲(chǔ)單元311中的所有非易失性存儲(chǔ)裝置3017相連，可最大程度地降低整個(gè)內(nèi)存陣列300，尤其可以降低具有掉電數(shù)據(jù)保護(hù)的內(nèi)存陣列300的制造成本，從而降低了應(yīng)用該內(nèi)存陣列300的計(jì)算機(jī)裝置的制造成本。
[0067]實(shí)施例五:
請(qǐng)參圖10所示的，本發(fā)明一種計(jì)算機(jī)裝置的一種【具體實(shí)施方式】。
[0068]在本實(shí)施方式中，一種計(jì)算機(jī)裝置10，包括主板100、CPU101、102、103、104、電源160、磁盤陣列模塊140、散熱裝置130a、130b、130c、以及外設(shè)1/0120。該計(jì)算機(jī)裝置10還包括如上述實(shí)施三所述的內(nèi)存陣列300。
[0069]其中，該計(jì)算機(jī)裝置10還包括一個(gè)充放電模塊150，其嵌設(shè)于磁盤陣列托架中，并通過(guò)磁盤陣列托架中的PCB電性連接電源160與電壓轉(zhuǎn)換電路3010。
[0070]具體的，該充放電模塊150至少包括一個(gè)額定工作電壓12~13.5V，容量為20F的子充放電模塊(未示出)。其中，該子充放電模塊由五個(gè)額定工作電壓為2.7V，單位容量為100F的超級(jí)電容(Super Capacitor)組成。
[0071]現(xiàn)有技術(shù)中的磁盤 陣列托架為規(guī)定尺寸，長(zhǎng)度為132mm，寬度為101mm，高度為25mm;單個(gè)額定工作電 壓為2.7V，單位容量為100F的超級(jí)電容的直徑為23mm，長(zhǎng)度為52_。因此，可在一個(gè)磁盤陣列托架的單元格中設(shè)置兩組并聯(lián)的子充放電模塊，并通過(guò)一切換開(kāi)關(guān)(未示出)在兩組子充放電模塊之間進(jìn)行切換，以防止某一子充放電模塊在計(jì)算機(jī)發(fā)生異常掉電時(shí)無(wú)法向非易失性內(nèi)存擴(kuò)展裝置30308提供足夠的直流電供應(yīng)，并進(jìn)一步提高計(jì)算機(jī)整體的安全性和可靠性。
[0072]在本實(shí)施方式中，該計(jì)算機(jī)裝置10的主板100上還設(shè)置四個(gè)本地內(nèi)存110，并與內(nèi)存陣列300共同組成該計(jì)算機(jī)裝置10的內(nèi)存系統(tǒng)。本地內(nèi)存110直接與CPU101U02、103、104相連。本地內(nèi)存110具有訪問(wèn)速度快、延時(shí)短的特性，可用于存放臨時(shí)計(jì)算結(jié)果和信息。
[0073]具體的，在該內(nèi)存陣列300中可用于存放永久性數(shù)據(jù)，例如內(nèi)存數(shù)據(jù)庫(kù)、文件系統(tǒng)的數(shù)據(jù)，兼具內(nèi)存和硬盤的作用。
[0074]實(shí)施例六:
請(qǐng)參圖11所示的，本發(fā)明一種計(jì)算機(jī)裝置10的另一種【具體實(shí)施方式】。
[0075]在本實(shí)施方式與實(shí)施例四的主要區(qū)別在于:在本實(shí)施方式中，該主板100不設(shè)置直接與CPU101、102、103、104進(jìn)行通信的本地內(nèi)存插座(即圖8中所示的本地內(nèi)存110插接的DIMM插座);而是通過(guò)在磁盤陣列模塊140與散熱裝置130a、130b、130c之間設(shè)置的可擴(kuò)展的內(nèi)存陣列300來(lái)實(shí)現(xiàn)如圖8中本地內(nèi)存110的作用。
[0076]如圖11所示，在本實(shí)施方式中，在計(jì)算機(jī)裝置10中的電源160中還可再設(shè)置充放電模塊150，為計(jì)算機(jī)在異常掉電時(shí)提供備份電源，將運(yùn)行時(shí)工作現(xiàn)場(chǎng)保存入主存(B卩非易失性內(nèi)存擴(kuò)展裝置30廣308)。整個(gè)計(jì)算機(jī)裝置10可將全部采用本說(shuō)明書(shū)實(shí)施例一至實(shí)施三中所示出的非易失性內(nèi)存擴(kuò)展裝置30廣308作為主存。
[0077]具體的，該電源160中的充放電模塊150可為整個(gè)計(jì)算機(jī)裝置10提供15秒~30秒的工作現(xiàn)場(chǎng)保存時(shí)間；同時(shí)，結(jié)合磁盤陣列模塊140中設(shè)置的充放電模塊150 ;從而實(shí)現(xiàn)支持WSP (ffhole-System Persistence)的功能，降低了數(shù)據(jù)處理的運(yùn)行時(shí)開(kāi)銷(RuntimeOverheads)。[0078]上文所列出的一系列的詳細(xì)說(shuō)明僅僅是針對(duì)本發(fā)明的可行性實(shí)施方式的具體說(shuō)明，它們并非用以限制本發(fā)明的保護(hù)范圍，凡未脫離本發(fā)明技藝精神所作的等效實(shí)施方式或變更均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
[0079]對(duì)于本領(lǐng)域技術(shù)人員而言，顯然本發(fā)明不限于上述示范性實(shí)施例的細(xì)節(jié)，而且在不背離本發(fā)明的精神或基本特征的情況下，能夠以其他的具體形式實(shí)現(xiàn)本發(fā)明。因此，無(wú)論從哪一點(diǎn)來(lái)看，均應(yīng)將實(shí)施例看作是示范性的，而且是非限制性的，本發(fā)明的范圍由所附權(quán)利要求而不是上述說(shuō)明限定，因此旨在將落在權(quán)利要求的等同要件的含義和范圍內(nèi)的所有變化囊括在本發(fā)明內(nèi)。不應(yīng)將權(quán)利要求中的任何附圖標(biāo)記視為限制所涉及的權(quán)利要求。
[0080]此外，應(yīng)當(dāng)理解，雖然本說(shuō)明書(shū)按照實(shí)施方式加以描述，但并非每個(gè)實(shí)施方式僅包含一個(gè)獨(dú)立的技術(shù)方案，說(shuō)明書(shū)的這種敘述方式僅僅是為清楚起見(jiàn)，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)將說(shuō)明書(shū)作為一個(gè)整體，各實(shí)施例中的技術(shù)方案也可以經(jīng)適當(dāng)組合，形成本領(lǐng)域技術(shù)人員可以理解的其他實(shí)施方式。
【權(quán)利要求】
1.一種非易失性內(nèi)存擴(kuò)展裝置，包括: 主控制模塊、與主控制模塊并行連接的若干易失性存儲(chǔ)裝置和若干非易失性存儲(chǔ)裝置、電源監(jiān)測(cè)電路、串行接口，與電壓轉(zhuǎn)換電路相連的充放電模塊；所述主控制模塊能夠至少根據(jù)電源監(jiān)測(cè)電路所監(jiān)測(cè)到的系統(tǒng)電壓的斷電與恢復(fù)信號(hào)，控制數(shù)據(jù)在易失性存儲(chǔ)裝置與非易失性存儲(chǔ)裝置之間作數(shù)據(jù)的備份與恢復(fù)； 其特征在于，還包括SMB模塊，其設(shè)置在易失性存儲(chǔ)裝置與串行接口之間，并按照CPU內(nèi)存控制器的串行通信協(xié)議，將易失性存儲(chǔ)裝置與非易失性存儲(chǔ)裝置或者CPU之間的并行數(shù)據(jù)流轉(zhuǎn)化為串行數(shù)據(jù)流。
2.根據(jù)權(quán)利要求1所述的非易失性內(nèi)存擴(kuò)展裝置，其特征在于，所述主控制模塊包括:數(shù)據(jù)傳輸引擎、工作狀態(tài)機(jī)、易失性存儲(chǔ)裝置控制器和非易失性存儲(chǔ)裝置控制器；其中， 工作狀態(tài)機(jī)，向數(shù)據(jù)傳輸引擎發(fā)布隊(duì)列命令； 數(shù)據(jù)傳輸引擎，接收工作狀態(tài)機(jī)發(fā)布的隊(duì)列命令，將隊(duì)列命令拆分成呈矩陣形式的子命令集，然后將待傳輸數(shù)據(jù)拆分成相同矩陣規(guī)模的子數(shù)據(jù)集，接著將子命令集中的子命令與子數(shù)據(jù)集中的子數(shù)據(jù)按照矩陣坐標(biāo)進(jìn)行綁定后，在易失性存儲(chǔ)控制器與非易失性存儲(chǔ)控制器之間進(jìn)行數(shù)據(jù)傳輸； 易失性存儲(chǔ)裝置控制器，對(duì)易失性存儲(chǔ)裝置進(jìn)行讀寫控制； 非易失性存儲(chǔ)裝置控 制器，對(duì)非易失性存儲(chǔ)裝置進(jìn)行讀寫控制；其中， 所述矩陣形式包括一維矩陣形式、二維矩陣形式或者三維矩陣形式。
3.根據(jù)權(quán)利要求1所述的非易失性內(nèi)存擴(kuò)展裝置，其特征在于，所述SMB模塊設(shè)置于主控制模塊內(nèi)，并設(shè)置在易失性存儲(chǔ)裝置控制器與串行接口之間，以將易失性存儲(chǔ)裝置與CPU之間的并行數(shù)據(jù)流轉(zhuǎn)化為串行數(shù)據(jù)流。
4.根據(jù)權(quán)利要求2所述的非易失性內(nèi)存擴(kuò)展裝置，其特征在于，所述易失性存儲(chǔ)裝置控制器為串行DRAM控制器。
5.根據(jù)權(quán)利要求1所述的非易失性內(nèi)存擴(kuò)展裝置，其特征在于，所述SMB模塊不設(shè)置在主控制模塊內(nèi)，而設(shè)置在所述易失性存儲(chǔ)裝置與串行接口之間，并與所述串行DRAM控制器相連，以將易失性存儲(chǔ)裝置與非易失性存儲(chǔ)裝置或者易失性存儲(chǔ)裝置與CPU之間的并行數(shù)據(jù)流轉(zhuǎn)化為串行數(shù)據(jù)流。
6.根據(jù)權(quán)利要求1所述的非易失性內(nèi)存擴(kuò)展裝置，其特征在于，所述電壓轉(zhuǎn)換電路由低壓差線性穩(wěn)壓器和/或DC-DC轉(zhuǎn)換器組成。
7.—種內(nèi)存陣列，其特征在于，包括: 若干如權(quán)利要求1至6中任一項(xiàng)所述的非易失性內(nèi)存擴(kuò)展裝置，所述非易失性內(nèi)存擴(kuò)展裝置包括若干子存儲(chǔ)單元；每個(gè)子存儲(chǔ)單元包括若干組容量相等的易失性存儲(chǔ)裝置和非易失性存儲(chǔ)裝置；以及， 若干分別與所述子存儲(chǔ)單元中的所有非易失性存儲(chǔ)裝置通過(guò)Flash同步總線并聯(lián)的幾余存儲(chǔ)I旲塊；其中， 所述內(nèi)存陣列通過(guò)主板在CPU與散熱裝置之間所設(shè)置偶數(shù)個(gè)SMI插座，以實(shí)現(xiàn)與主板的電性連接。
8.根據(jù)權(quán)利要求7所述的內(nèi)存陣列，其特征在于，所述冗余存儲(chǔ)模塊是非易失性存儲(chǔ)裝置或者由電池供電的易失性存儲(chǔ)裝置。
9.一種計(jì)算機(jī)裝置，包括主板、若干CPU、電源、磁盤陣列模塊、散熱裝置、以及外設(shè)I/O ； 其特征在于，所述計(jì)算機(jī)裝置還包括如權(quán)利要求7至8中任一項(xiàng)所述的內(nèi)存陣列。
10.根據(jù)權(quán)利要求9所述的計(jì)算機(jī)裝置，其特征在于，所述計(jì)算機(jī)裝置還包括一個(gè)充放電模塊，其嵌設(shè)于磁盤陣列托架中，并通過(guò)磁盤陣列托架中的PCB電性連接電源與電壓轉(zhuǎn)換電路 。
【文檔編號(hào)】G06F3/06GK103970485SQ201410173292
【公開(kāi)日】2014年8月6日 申請(qǐng)日期:2014年4月28日 優(yōu)先權(quán)日:2014年4月28日
【發(fā)明者】江韜, H.F.黃, 李驚雷 申請(qǐng)人:無(wú)錫云動(dòng)科技發(fā)展有限公司