基于阻抗測試的微電極陣列電鍍裝置及電鍍效果評估方法
【專利摘要】本發(fā)明公開了一種基于阻抗測試的微電極陣列電鍍裝置及電鍍效果評估方法。該裝置包括電源、待電鍍傳感芯片組件和一個阻抗測試系統(tǒng)。該方法包括輸入微電極陣列尺寸參數(shù)、電鍍納米顆粒的尺寸范圍、設(shè)置實驗次數(shù)和迭代次數(shù)；由微電極尺寸及形狀自適應(yīng)劃分方形網(wǎng)格；在微電極區(qū)域內(nèi)隨機生成電鍍納米顆粒并將其位置信息與網(wǎng)格建立映射關(guān)系；采用網(wǎng)格搜索的方法進行納米顆?；コ庑耘袛?；根據(jù)多次電鍍效果評估模型的貼附度數(shù)據(jù)，建立貼附率曲線圖對微電極電鍍的表面處理效果進行評估。本發(fā)明能提高電鍍后微電極陣列阻抗檢測的信噪比，細(xì)胞—電極耦合的有效性以及后期實驗的重復(fù)率，降低實際實驗的時間成本并優(yōu)化微電極尺度及形狀的設(shè)計。
【專利說明】基于阻抗測試的微電極陣列電鍍裝置及電鍍效果評估方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于表面處理領(lǐng)域，涉及一種基于阻抗測試的微電極陣列電鍍裝置及電鍍效果評估方法。
【背景技術(shù)】
[0002]生物阻抗測試技術(shù)的問世將近已有一個世紀(jì)，被廣泛用來研究細(xì)胞和組織內(nèi)的電化學(xué)過程，因此具有監(jiān)測細(xì)胞生理變化的能力。從電阻抗成像，組織成分及活性分析，皮膚健康診斷到細(xì)胞懸液的研究，都已有很多前人的研究。這種技術(shù)的原理是在絕緣基底上加工微電極或微電極陣列，并在基底上進行細(xì)胞培養(yǎng)，當(dāng)在微電極上施加微弱的交流電信號時，由于細(xì)胞的絕緣性質(zhì)，其會對電場造成一定的阻礙作用，微電極通過對這種阻礙作用(阻抗)的測量，可以間接測量細(xì)胞的生物學(xué)行為。隨著近幾十年的微制造技術(shù)的興起，該技術(shù)結(jié)合微傳感器開始被大量運用于細(xì)胞相關(guān)的生物實驗。
[0003]微傳感器是一種基于半導(dǎo)體工藝技術(shù)的新一代傳感器器件，它應(yīng)用新的工作機制和物化效應(yīng)，采用與標(biāo)準(zhǔn)半導(dǎo)體工藝兼容的材料，用微細(xì)加工技術(shù)制備的。微電極是微傳感器的核心部件，可視為研究生物分子或生物分子間電荷傳遞行為的較為理想的平臺。微陣列電極是由多個微電極并聯(lián)組成，采用微電極陣列，既可以在保持單個微電極優(yōu)異性能的同時通過并聯(lián)的電極放大檢測信號，又可以通過增加傳感器的冗余來提高總的測量的可靠性。最先將阻抗檢測技術(shù)運用到平面微電極監(jiān)測細(xì)胞形態(tài)變化的是兩位先驅(qū)=Giaever和Keese。他們發(fā)明的細(xì)胞阻抗傳感器能夠?qū)崟r，無損，無標(biāo)記地檢測細(xì)胞阻抗。隨著科技的發(fā)展，微電極陣列以其 快速的時間響應(yīng)常數(shù)，較小的極化電流，較高的傳質(zhì)速度等優(yōu)點在生物醫(yī)學(xué)、電化學(xué)、分析化學(xué)等領(lǐng)域引起了越來越多研究者的重視。
[0004]Richard A.Normann等人制作了以單晶娃為基底,在的面積上包含了 100根針式電極的微電極陣列，用于刺激中樞神經(jīng)系統(tǒng)的神經(jīng)細(xì)胞(Normann R.A., et al.1EEECNF, 1989, 3:939-940) ο Stephen M.Radlke等人制作了基于硅基底的金電極陣列，用于檢測食物中的 0157:Η7 病毒(Stephen R, et al.Biosensors and Bioelectronics, 2005, 20:1662-1667)。K.Dill等人則將高密度微電極陣列應(yīng)用于電化學(xué)免疫檢測中(K.Dill, etal.Biosensors and Bioelectronics, 2004, 20:736-742) ? 國內(nèi)中科院應(yīng)用化學(xué)研究所的張君等人利用絲網(wǎng)印刷技術(shù)制備了薄膜微電極，對制作過程中的各步驟做了詳細(xì)的研究和分析(張君，等.分析化學(xué)，2005，33:1045-1048)。中科院電子學(xué)研究所的劉敬偉等人則利用體硅加工工藝，采用各向異性硅腐蝕及SU-8微反應(yīng)池方法制成了新型的體硅加工微電極(劉敬偉，等.儀器儀表學(xué)報，2004，25 (4): 144-147)。浙江大學(xué)劉清君等人采用微機械加工技術(shù)，在硅基底上設(shè)計了直徑為20~50μπι的20通道金微電極陣列，用以構(gòu)建能實時、連續(xù)、定量跟蹤哺乳動物細(xì)胞形態(tài)和增殖分化改變的細(xì)胞阻抗測試傳感器，用于細(xì)胞與電極間的阻抗測試研究。通過對培養(yǎng)在微電極表面24h的成骨細(xì)胞Saos-2細(xì)胞系的阻抗譜測量發(fā)現(xiàn)，其阻抗值增加集中在中頻IO2~IO4Hz之間，結(jié)果符合細(xì)胞阻抗傳感測量的理論模型分析，為進一步的細(xì)胞生理和藥物分析等研究奠定了良好的基礎(chǔ)(劉清君，等.傳感技術(shù)學(xué)報，2009，22 (4): 447-450)。
[0005]在近幾年發(fā)展起來的基因工程和納米技術(shù)中，微電極陣列既可以對細(xì)胞，DNA等有機大分子進行測定，也可以對微量金屬離子等進行測定，因此對微電極陣列的研究成為當(dāng)前的前沿課題之一。表面處理是微電極陣列應(yīng)用研究領(lǐng)域的一個重要方面，微電極的表面處理是指在電極表面進行電鍍或分子設(shè)計，將具有良好化學(xué)性質(zhì)的分子、離子、聚合物等固定在電極表面，排除非測定物質(zhì)的干擾，使其具有某種特定的電化學(xué)性質(zhì)，能進行選擇性極高的電化學(xué)反應(yīng)并提高電極檢測的靈敏度。如芮岳峰等人提出了一種在電極點電鍍鉬黑的方法來增加微電極的有效面積。他們將鉬黑電極與未鍍鉬黑的電極特性進行了對比，對鉬黑鍍層的機械穩(wěn)定性也做了相應(yīng)的測試。實驗結(jié)果表明，鉬黑鍍層的納米結(jié)構(gòu)使鉬黑電極相比普通鉬電極界面阻抗降低了 1/16 (RUI Y F，et al.Nanotechnology and PrecisionEngineering, 2012, 10(2): 103-107)。中科院的宋軼琳等針對動物離體組織電生理檢測的實際需求，設(shè)計并制備了一種以載玻片為基底，以微電極陣列為敏感元件，并將灌流裝置集成一體的傳感器芯片。對芯片的電學(xué)性能進行了研究，結(jié)果表明，通過在微電極表面電鍍修飾鉬黑，可有效降低其交流阻抗，提高信噪比(SONG Y L, et al.Nanotechnology andPrecision Engineering, 2011, 9(3):32-34)。
[0006]然而，目前商品化電極電鍍的并不多，主要是由于電鍍后的微器件表面往往會出現(xiàn)沉積厚度不均和針孔、麻點等缺陷，直接影響成型微器件的表面質(zhì)量、復(fù)制精度和力學(xué)性能，并限制了其應(yīng)用范圍。因此，評估沉積層電鍍程度的好壞，改善沉積層厚度的均勻性，提升微電極的靈敏度，是電鍍微電極亟需解決的一項重要研究課題。尤其是對高通量多通道的分析實驗，不同形狀、不同尺度的微電極電鍍的差異性會導(dǎo)致在相同測試條件下微電極體阻抗的不同，使得后續(xù)的生物測試不具有可比性。而目前對于電極表面處理的效果還沒有較直觀的理論仿真測試，國內(nèi)外關(guān)于評估微電極表面電鍍均勻性的報道也相對較少，只能采用電化學(xué)方法 、光譜法、波譜法、QCM和顯微學(xué)等實驗方法等進行間接測試和直接觀察。

【發(fā)明內(nèi)容】

[0007]為解決上述技術(shù)問題，本發(fā)明的目的是提供一種基于阻抗測試的微電極陣列電鍍裝置及電鍍效果評估方法。
[0008]本發(fā)明的目的通過以下的技術(shù)方案來實現(xiàn):
[0009]一種基于阻抗測試的微電極陣列電鍍裝置，裝置包括電源、待電鍍傳感芯片組件和一個阻抗測試系統(tǒng)。所述待電鍍傳感芯片組件包括腔體，腔體中部有能容納離子液體的腔室，腔室中間有兩根對稱放置的豎直電極，豎直電極浸于腔室中的離子液體內(nèi)但不接觸腔底，電極分別為鉬電極和銀-氯化銀電極，腔室底部是一個固設(shè)與腔體中的傳感芯片?’傳感芯片包括硅基底，一組在腔室內(nèi)硅基底上的電極陣列以及兩個在腔室外硅基底上的接點，其中一接點與電源相連，可通過三電極法進行電極陣列的表面電鍍處理，另一接點與所述一個阻抗測量系統(tǒng)連接，可通過電化學(xué)方法研究電極電鍍前后表面體阻抗的變化。所述阻抗測量系統(tǒng)包括計算機以及阻抗分析儀或電化學(xué)工作站。
[0010]所述電源為數(shù)控單/雙脈沖電鍍電源。電鍍電源分別連接鉬電極，銀一氯化銀電極和一接點。在電鍍時鉬電極和銀一氯化銀電極分別作為對電極和參比電極，通過接點與傳感芯片上的電極陣列構(gòu)成三電極體系。[0011 ] 所述傳感芯片為細(xì)胞阻抗傳感(Electric Cell一substrate ImpedanceSensing,ECIS)電極芯片。指在玻璃或硅基底上，用微電子加工技術(shù)將Au、Ir或Pt等金屬沉積其上形成電極和引線，采用鈍化層保護引線，在電極上暴露接觸位點，傳輸并記錄細(xì)胞形態(tài)、遷移速度等參數(shù)的細(xì)胞傳感芯片。傳感芯片電極可設(shè)計為叉指型細(xì)胞電阻抗電極陣列(Interdigitated array, IDA)或圓盤形ECIS電極陣列，或同時包括IDA電極陣列和圓盤形ECIS電極陣列。
[0012]所述電化學(xué)方法包括交流阻抗法或循環(huán)伏安法，其電信號是一種頻率的交流信號或多種頻率交流信號。
[0013]本發(fā)明的另一個目的是提供一種基于阻抗測試的微電極陣列電鍍效果的評估方法。根據(jù)相關(guān)研究者的納米顆粒理化現(xiàn)象的建模思想，本發(fā)明采用Monte-Carlo模型將單層電極表面處理過程等效為將鉬黑納米顆粒貼附到電極表面上，具體包括:
[0014]A根據(jù)系統(tǒng)所要評估的微電極陣列輸入微電極陣列的尺寸參數(shù)，確定所電鍍的納米顆粒的尺度范圍[a，b]、測試次數(shù)η、迭代步數(shù)N，迭代步長Λ N默認(rèn)為I。
[0015]B根據(jù)電極尺寸及形狀自適應(yīng)劃分方形網(wǎng)格區(qū)域，構(gòu)造元胞空間、元胞、鄰居、邊界，元胞空間為該平板微電極抽象成的二維四邊形網(wǎng)格結(jié)構(gòu)，按照微電極的形狀構(gòu)造的網(wǎng)格，在元胞空間的四邊形網(wǎng)格結(jié)構(gòu)中，每一個網(wǎng)格為一個元胞，一個元胞的東、南、西、北、東北、西北、東南、西南相鄰的八個元胞為該元胞的鄰居元胞，每一元胞具有一個坐標(biāo)位置[Χ」, Y」]。
[0016]C隨機生成電鍍納米顆粒并將空間位置信息與網(wǎng)格建立映射關(guān)系。將所電鍍的納米顆粒抽象成圓形，根據(jù)Monte-Carlo模型在元胞空間內(nèi)隨機生成顆粒，坐標(biāo)位置為[Xi,yj，半徑為A。利用顆粒與網(wǎng)格單元之間映射關(guān)系A(chǔ)jZfixUi/U+l, YjZfixh/U+l, L為網(wǎng)格邊長，可以由納米顆粒的落點來計算出顆粒所在的網(wǎng)格位置。
[0017]D根據(jù)電鍍納米顆粒的互斥性關(guān)系，采用區(qū)域分解，網(wǎng)格搜索的方法:設(shè)定搜索半徑艮=1^+13，對于相鄰東西鄰居元胞的判定:若滿足條件Χ」>1且(X1-Rs)/IXXp1，則認(rèn)為該區(qū)域有必要搜索，南北鄰居元胞:若滿足條件1>1且(Y1-Rs)AXYp1,則認(rèn)為該區(qū)域需要搜索。對于對角鄰居元胞的判定:定義d為圓心到網(wǎng)格各邊頂點的距離，當(dāng)d比搜索半徑Rs小時，即d〈Rs，則認(rèn)為這個區(qū)域需要搜索。當(dāng)所有可疑區(qū)域判定完畢后，再將可疑區(qū)域內(nèi)的顆粒信息提取出來，與新投放的顆粒坐標(biāo)進行互斥性判定，只要有一個區(qū)域內(nèi)的顆粒與其相交疊，則立刻重新投放顆粒。若互斥則記錄顆粒的位置信息及半徑，直到達(dá)到指定迭代步數(shù)N。這是本發(fā)明所獨創(chuàng)的方法，該方法使互斥性判定只需提取少量數(shù)據(jù)就可以完成判定，不僅節(jié)省了時間，而且提高了實驗的精確性。
[0018]E根據(jù)多次電鍍效果評估模型的貼附度數(shù)據(jù)，建立貼附率曲線圖對微電極電鍍的表面處理效果進行評估:每次測試結(jié)束都會得到一個貼附度θ，Θ k= Σ Sr/SE, k=l, 2，...，η，Θ k為第k次飽和實驗所得的貼附度，Sk為電極的面積，Σ Sr為貼附在電極表面的顆粒等效面積和。把η次試驗的貼附度Θ進行數(shù)據(jù)擬合后，得到一條類似正態(tài)分布的貼附率曲線，從中我們可以清楚的看出納米顆粒在理想情況下在電極上的最大貼附率及穩(wěn)定性。 [0019]本發(fā)明所述的方法、所述的裝置具體可在電極篩選或電鍍實驗重復(fù)性評價中應(yīng)用。
[0020]具體可按照如下步驟進行:a、測量電鍍前后微電極的阻抗變化；b、計算不同設(shè)計的微電極電鍍納米顆粒后的貼附度、穩(wěn)定性；C、評估不同設(shè)計的微電極的電鍍效果。
[0021]本發(fā)明的有益效果在于:本發(fā)明可實現(xiàn)對微電極陣列的表面電鍍效果的評估。在理想條件下評估表面電鍍程度好壞由三個方面來說明:1.電鍍后表面納米顆粒的貼附度大小，2.多次電鍍納米顆粒的貼附實驗的穩(wěn)定性，3.電鍍前后電極表面體阻抗的降低量。本發(fā)明的裝置可提取電極陣列電鍍前后的阻抗變化，并在計算機上采用電鍍效果評估方法對微電極電鍍效果進行綜合直觀的評估。本發(fā)明的電鍍效果評估方法不僅可實現(xiàn)對不同電極設(shè)計的預(yù)評估，如電極形狀、大小、間距、單/多層貼附的飽和程度的參數(shù)定義和優(yōu)化，而且還能對電鍍結(jié)果的穩(wěn)定、重復(fù)性進行評估，從程序?qū)用嬖敿?xì)、定量地說明在什么尺度下接近飽和貼附度的微電極有較好的穩(wěn)定、重復(fù)性，且該方法的評估結(jié)果也與實際電化學(xué)試驗中針對各參數(shù)電極在長期浸泡環(huán)境下穩(wěn)定性、重復(fù)性的結(jié)果相符合。該方法可快速優(yōu)選出符合要求的微電極類型進行高通量的電鍍處理，可提高后期實驗微電極阻抗檢測的信噪t匕，細(xì)胞一電極耦合的有效性以及實驗重復(fù)率，降低實際試驗的時間成本，并優(yōu)化微電極的設(shè)計。
【專利附圖】

【附圖說明】
[0022]附圖用來提供對本發(fā)明的進一步理解，并且構(gòu)成說明書的一部分，與本發(fā)明的實施例共同用于解釋本發(fā)明，不構(gòu)成對本發(fā)明限制。在附圖中: [0023]圖1為評估裝置的結(jié)構(gòu)圖(芯片為圓盤形ECIS電極陣列)。
[0024]圖2A為叉指型細(xì)胞電阻抗電極陣列IDA設(shè)計圖；
[0025]圖2B為圓盤形ECIS芯片電極陣列設(shè)計圖；
[0026]圖3為電鍍納米鉬黑顆粒前(左半圖)后(右半圖)的圓盤形電極陣列交流阻抗圖比較。
[0027]圖4為【具體實施方式】流程圖。
[0028]圖5為網(wǎng)格法篩選可疑區(qū)域。
[0029]圖6為電極半徑為10 μ m時與40 μ m時貼附度，終止條件及程序運行一次所需時間的變化曲線。
[0030]圖7(a)、圖7(b)和圖7(c)分別為單層納米顆粒貼附在相同面積不同形狀電極上的分布結(jié)果。
[0031]圖8 (a)為半徑為10 μ m時圓形電極的雙層貼附率曲線；圖8 (b)為半徑為20 μ m時圓形電極的雙層貼附率曲線；圖8 (c)為半徑為10 μ m時方形電極的雙層貼附率曲線；圖8 (d)為半徑為20 μ m時方形電極的雙層貼附率曲線；圖8 (e)為半徑為IOym時矩形電極的雙層貼附率曲線；圖8 (f)為半徑為20 μ m時矩形電極的雙層貼附率曲線。
[0032]圖9為不同等效直徑圓盤電極的貼附顆粒的直觀圖。
[0033]圖10為不同等效直徑圓盤電極的貼附率及方差曲線。
【具體實施方式】
[0034]以下結(jié)合附圖對本發(fā)明作進一步說明。
[0035]圖1是評估裝置的結(jié)構(gòu)圖。參照圖1，本發(fā)明的一種基于阻抗測試的微電極陣列表面電鍍裝置，包括電源1、待電鍍傳感芯片組件2和一個阻抗測試系統(tǒng)3。待電鍍傳感芯片組件2包括腔體4，腔體4中部有能容納離子液體的腔室5，腔室5中間有兩根對稱放置的豎直電極6,豎直電極6浸于腔室5中的離子液體內(nèi)但不接觸腔底，電極6包括鉬電極6.1和銀-氯化銀電極6.2，腔室5底部是一個固設(shè)于腔體中的傳感芯片7 ;傳感芯片包括硅基底8，一組在腔室5內(nèi)硅基底8上的電極陣列9，在腔室5外硅基底8上的兩個接點10.1、10.2，接點10.1與電源I相連，可通過三電極法進行電極陣列9的表面電鍍處理，接點10.2與所述一個阻抗測量系統(tǒng)3連接，可通過電化學(xué)方法研究電極電鍍前后表面體阻抗的變化。阻抗測量系統(tǒng)包括計算機3.1以及阻抗分析儀或電化學(xué)工作站3.2。
[0036]電源I為數(shù)控單/雙脈沖電鍍電源。脈沖電鍍與直流電鍍相比，脈沖電渡能夠提高陰極電流密度，降低濃差極化；消除氫脆，改善鍍層的物理性能；減少添加劑的使用，得到純度更高的鍍層，使鍍層結(jié)晶更加細(xì)致，均勾光亮；提高鍍層的初性和耐磨性；還有利于節(jié)約貴金屬，獲得成分穩(wěn)定的合金電鍍層。電鍍電源I分別連接鉬電極6.1，銀-氯化銀電極6.2和接點10.1。在電鍍時鉬電極6.1和銀-氯化銀電極6.2分別作為對電極和參比電極，通過接點10.1與傳感芯片上的電極陣列9構(gòu)成三電極體系。
[0037]傳感芯片為細(xì)胞阻抗傳感(ElectricCell一substrate Impedance Sensing,ECIS)電極芯片7。指在玻璃或硅基底上，用微電子加工技術(shù)將Au、Ir或Pt等金屬沉積其上形成電極和引線，采用鈍化層保護引線，在電極上暴露接觸位點，傳輸并記錄細(xì)胞貼附形態(tài)、遷移速度等參數(shù)的細(xì)胞傳感芯片。傳感芯片電極可設(shè)計為叉指型細(xì)胞電阻抗電極陣列(Interdigitated array, IDA)或圓盤形ECIS電極陣列，或同時包括IDA電極陣列和圓盤形ECIS電極陣列。
[0038]電化學(xué)方法包括交流阻抗法或循環(huán)伏安法，其電信號是一種頻率的交流信號或多種頻率交流信號。下面實施例1中所用的電化學(xué)方法為交流阻抗法，其電信號是多種頻率交流信號。
[0039]實施例1:電鍍前后的交流阻抗實驗
[0040]實施例1是基于阻抗測試的微電極陣列表面電鍍裝置的一個基本實施例，對圓盤電極進行電鍍前后的交流阻抗比較試驗，研究電鍍鉬黑顆粒對圓盤電極表面積及阻抗的影響。
[0041]本發(fā)明中的ECIS電極陣列可設(shè)計為叉指型細(xì)胞電阻抗電極陣列(IDA)，也可以設(shè)計為圓盤形ECIS電極陣列，或同時包括IDA電極陣列和圓盤形ECIS電極陣列，如圖2。在本設(shè)計中，如圖2A，單個叉指電極的寬度和間距均設(shè)計為20μπι，叉指長度根據(jù)器件單元排布設(shè)計為2.4mm,由30對微帶電極組成，單個叉指電極有效電極測試區(qū)面積約為3_2，為提高對比度和重復(fù)性，同一芯片上設(shè)計兩對叉指單元。為了減小相鄰兩電極間的耦合電容等對測量所造成干擾，可選擇玻璃或硅基底材料，若同時為了考慮多個傳感單元的集成芯片并行設(shè)計，可采用硅基底；而為便于細(xì)胞觀察及提高生物耦合等因素，可采用玻璃基底。本設(shè)計中采用硅基底進行加工制作。使用多層光刻工藝加工電極時，電極表面的叉指對為暴露出的金電極，引線部分除了焊盤外均覆蓋了由PECVD技術(shù)形成的Si02/Si3N4/Si02的絕緣層，同時需暴露出2對面積分別為Smm2的有效細(xì)胞貼附區(qū)。
[0042]ECIS圓形電極陣列芯片各模塊共享參考電極，并將四部分大圓盤電極在空間上進行接地隔離。表1為圓盤電極各部分參數(shù)，共為4個具有微陣列點的金圓盤電極，如圖2B。其中圓盤電極I為單個直徑1.5mm的金電極，用于細(xì)胞與電極貼附后的初步電生理阻抗測試；圓盤電極2直徑1mm，陣列的單個電極點直徑為25 μ m，和普通細(xì)胞大小10-30 μ m大小相匹配，主要用于測試貼壁性細(xì)胞的遷移及電生理活性等動態(tài)參數(shù)，圓盤電極3和4直徑均為1mm，陣列點直徑和間距分別為100 μ m，250 μ m，等間隔排布，工作電極表面加工出暴露出與細(xì)胞的接觸位點，傳輸并記錄細(xì)胞的交流阻抗變化，主要用于分析細(xì)胞形態(tài)、細(xì)胞貼
附等相對靜態(tài)參數(shù)，并盡量減小相鄰電極之間的電場干擾問題。
[0043]
【權(quán)利要求】
1.基于阻抗測試的微電極陣列電鍍裝置，包括電源(I)、待電鍍傳感芯片組件(2)和一個阻抗測試系統(tǒng)(3)，其特征在于:所述待電鍍傳感芯片組件(2)包括腔體(4)，腔體(4)中部有能容納離子液體的腔室(5)，腔室(5)中間有兩根對稱放置的豎直電極(6)，豎直電極(6)浸于腔室(5)中的離子液體內(nèi)但不接觸腔底，豎直電極(6)為鉬電極(6.1)和銀-氯化銀電極(6.2),腔室(5)底部是一個固設(shè)于腔體中的傳感芯片(7);傳感芯片包括娃基底(8)，一組在腔室(5)內(nèi)硅基底(8)上的電極陣列(9)，兩個在腔室外硅基底(8)上的接點(10.1)、(10.2)，接點(10.1)與電源(I)相連，可通過三電極法進行電極陣列(9)的表面電鍍處理，接點(10.2)與所述一個阻抗測量系統(tǒng)連接，可通過電化學(xué)方法研究電極電鍍前后表面體阻抗的變化；所述阻抗測量 系統(tǒng)(3)，包括計算機(3.1)以及阻抗分析儀或電化學(xué)工作站(3.2)。
2.根據(jù)權(quán)利要求1所述的微電極陣列電鍍裝置，其特征在于:電源為數(shù)控單/雙脈沖電鍍電源；電鍍電源分別連接鉬電極(6.1)、銀-氯化銀電極(6.2)、接點(10.1);在電鍍時鉬電極(6.1)和銀-氯化銀電極(6.2)分別作為對電極和參比電極，通過接點(10.1)與芯片上的電極陣列(9)構(gòu)成三電極體系。
3.根據(jù)權(quán)利要求1所述的微電極陣列電鍍裝置，其特征在于:所述傳感芯片(7)為細(xì)胞阻抗傳感電極芯片；傳感芯片電極設(shè)計為叉指型細(xì)胞電阻抗電極陣列或圓盤形ECIS電極陣列或同時包括IDA電極陣列和圓盤形ECIS電極陣列。
4.根據(jù)權(quán)利I或3所述的微電極陣列電鍍裝置，其特征在于:所述電化學(xué)方法包括交流阻抗法或循環(huán)伏安法，其電信號是一種頻率的交流信號或多種頻率交流信號。
5.一種基于阻抗測試的微電極陣列電鍍效果的評估方法，使用如權(quán)利要求1所述的裝置，其特征在于該方法包括: 步驟A輸入微電極陣列尺寸參數(shù)，電鍍納米顆粒的尺寸參數(shù)范圍，設(shè)置實驗次數(shù)，迭代次數(shù)及迭代步長； 步驟B根據(jù)電極尺寸及形狀自適應(yīng)劃分方形網(wǎng)格區(qū)域； 步驟C隨機生成電鍍納米顆粒并將空間位置信息與網(wǎng)格建立映射關(guān)系； 步驟D根據(jù)電鍍納米顆粒的互斥性關(guān)系，采用區(qū)域分解，網(wǎng)格搜索的方法進行納米顆?；コ庑耘袛?，若納米顆?；コ鈩t重新隨機產(chǎn)生納米顆粒位置信息和半徑，直到達(dá)到設(shè)定最大迭代次數(shù)并記錄電極上納米顆粒的貼附度，再進行下一次實驗； 步驟E根據(jù)多次電鍍效果評估模型的貼附度數(shù)據(jù)，建立貼附率曲線圖對微電極電鍍的表面處理效果進行評估。
6.根據(jù)權(quán)利要求5所述的評估方法，其特征在于，所述步驟A具體包括:根據(jù)系統(tǒng)所要評估的微電極陣列輸入微電極陣列的尺寸參數(shù)，確定所電鍍的納米顆粒的尺度范圍[a，b]、測試次數(shù)η、迭代步數(shù)N，迭代步長Λ N默認(rèn)為I。
7.根據(jù)權(quán)利要求5所述的評估方法，其特征在于，所述步驟B具體包括:構(gòu)造元胞空間、元胞、鄰居、邊界，元胞空間為該平板微電極抽象成的二維四邊形網(wǎng)格結(jié)構(gòu)，按照微電極的形狀構(gòu)造的網(wǎng)格，在元胞空間的四邊形網(wǎng)格結(jié)構(gòu)中，每一個網(wǎng)格為一個元胞，一個元胞的東、南、西、北、東北、西北、東南、西南相鄰的八個元胞為該元胞的鄰居元胞，每一元胞具有一個坐標(biāo)位置％，Yj]。
8.根據(jù)權(quán)利要求5所述的評估方法，其特征在于，所述步驟C具體包括:將所電鍍的納米顆粒抽象成圓形，根據(jù)Monte-Carlo模型在元胞空間內(nèi)隨機生成顆粒，坐標(biāo)位置為[Xi,yj，半徑為A ;利用顆粒與網(wǎng)格單元之間映射關(guān)系JjZfixUi/U+l, YjZfixh/U+l, L為網(wǎng)格邊長，由納米顆粒的落點來計算出顆粒所在的網(wǎng)格位置。
9.根據(jù)權(quán)利要求5所述的微電極陣列表面電鍍處理效果的評估方法，其特征在于，所述步驟D具體包括:設(shè)定搜索半徑R^ri +b，對于相鄰東西鄰居元胞的判定:若滿足條件Xpi且(X1-Rs)AXXp1,則認(rèn)為該區(qū)域有必要搜索，南北鄰居元胞:若滿足條件Y>1且(Y1-Rs)AXYp1,則認(rèn)為該區(qū)域需要搜索；對于對角鄰居元胞的判定:定義d為圓心到網(wǎng)格各邊頂點的距離，當(dāng)d比搜索半徑Rs小時，即d〈Rs，則認(rèn)為這個區(qū)域需要搜索；當(dāng)所有可疑區(qū)域判定完畢后，再將可疑區(qū)域內(nèi)的顆粒信息提取出來，與新投放的顆粒坐標(biāo)進行互斥性判定，只要有一個區(qū)域內(nèi)的顆粒與其相交疊，則立刻重新投放顆粒；若互斥則記錄顆粒的位置信息及半徑，直到達(dá)到指定迭代步數(shù)N。
10.根據(jù)權(quán)利要求5所述的評估方法，其特征在于，所述步驟E具體包括:每次測試結(jié)束都會得到一個貼附度 θ，Θ k= Σ Sr/SE, k=l, 2，...，η，Θ k為第k次飽和實驗所得的貼附度，Sk為電極的面積，Σ Sr為貼附在電極表面的顆粒等效面積和；把11次試驗的貼附度Θ進行數(shù)據(jù)擬合后，得到一條類似正態(tài)分布的貼附率曲線，從中可以清楚地看出顆粒在理想情況下在電極上的最大貼附率及穩(wěn)定性。
【文檔編號】G06F19/00GK103981554SQ201410129305
【公開日】2014年8月13日 申請日期:2014年4月1日 優(yōu)先權(quán)日:2014年4月1日
【發(fā)明者】徐瑩, 胡正添 申請人:杭州電子科技大學(xué)