壓縮指令的方法及執(zhí)行壓縮指令的處理器的制造方法【專利摘要】本發(fā)明提出一種壓縮指令的方法及執(zhí)行壓縮指令的處理器，此方法包括下列步驟：分析將通過處理器執(zhí)行的程序碼以依據(jù)預(yù)設(shè)條件搜尋程序碼中的一個或多個指令群組，每一上述指令群組包括連續(xù)執(zhí)行的一個或多個指令；依據(jù)每一上述指令群組的成本函數(shù)來排序指令群組；將已排序的指令群組其中的最前面X個指令群組放入指令表，X為依據(jù)成本函數(shù)決定的數(shù)值；將程序碼中被放入指令表的每一上述指令群組替換為對應(yīng)的查表執(zhí)行指令，查表執(zhí)行指令具有參數(shù)指向指令表中對應(yīng)的指令群組。【專利說明】壓縮指令的方法及執(zhí)行壓縮指令的處理器【
技術(shù)領(lǐng)域：
】[0001]本發(fā)明是有關(guān)于一種指令壓縮，且特別是有關(guān)于一種壓縮指令的方法及執(zhí)行壓縮指令的處理器?！?br>背景技術(shù)：
】[0002]指令集的長度為在此指令集中的各指令以比特(bit)為單位的長度。長指令可將更多運(yùn)算納入其編碼。舉例而言，將一個大常數(shù)存入寄存器可以編碼成為長指令。然而，長指令集會增加程序碼的長度。為了降低程序碼的長度，若編碼長度足夠，可將經(jīng)常使用的長指令編碼成為短指令以達(dá)到壓縮的目的。[0003]在傳統(tǒng)的指令壓縮方法中，長指令與短指令之間的映射(mapping)對于所有程序都是固定的。在一個程序中，若經(jīng)常使用的長指令不具有對應(yīng)的短指令，就不能縮減這個程序碼的長度?！?br/>發(fā)明內(nèi)容】[0004]因此，本發(fā)明提供一種壓縮指令的方法及執(zhí)行壓縮指令的處理器。[0005]本發(fā)明的壓縮指令的方法包括下列步驟。分析程序碼以依據(jù)預(yù)設(shè)條件搜尋程序碼中的一個或多個指令群組。每一上述指令群組包括連續(xù)執(zhí)行的一個或多個指令。依據(jù)每一上述指令群組的成本函數(shù)來排序上述指令群組。將已排序的指令群組其中的最前面X個指令群組放入指令表。X為依據(jù)成本函數(shù)決定的數(shù)值。將程序碼中的被放入指令表的每一上述指令群組替換為對應(yīng)的查表執(zhí)行(execut1n-on-1nstruct1ntable;簡稱EIT)指令。查表執(zhí)行指令具有參數(shù)指向指令表中對應(yīng)的指令群組。[0006]本發(fā)明的執(zhí)行壓縮指令的處理器包括指令表電路、指令獲取電路、指令解碼器、執(zhí)行電路及查表執(zhí)行電路。指令表電路包括儲存一個或多個指令群組的指令表。每一上述指令群組包括一個或多個指令。指令獲取電路獲取(fetch)通過處理器執(zhí)行的程序碼的指令。指令解碼器用于識別獲取的指令是否為查表執(zhí)行指令或普通指令。查表執(zhí)行指令具有參數(shù)以指向指令表中的對應(yīng)指令群組。執(zhí)行電路用于執(zhí)行普通指令。查表執(zhí)行電路用于執(zhí)行對應(yīng)于查表執(zhí)行指令的指令群組的上述一個或多個指令。[0007]為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合附圖作詳細(xì)說明如下。【專利附圖】【附圖說明】[0008]圖1是依據(jù)本發(fā)明一實施例的一種壓縮指令的方法的流程圖；[0009]圖2是依據(jù)本發(fā)明一實施例的壓縮指令的示意圖；[0010]圖3是依據(jù)本發(fā)明另一實施例的壓縮指令的示意圖；[0011]圖4為依據(jù)本發(fā)明一實施例的一種執(zhí)行壓縮指令的處理器的示意圖。[0012]附圖標(biāo)記說明:[0013]105、110、115、120、125、130、135、140、145、150及155:步驟；[0014]210、220、310及320:程序碼;[0015]230、330:指令表；[0016]400:處理器；[0017]410:指令表電路；[0018]420:指令獲取電路；[0019]430:指令解碼器；[0020]440:執(zhí)行電路；[0021]450:查表執(zhí)行電路；[0022]A、B、C、D、E、F、G、H、I及J:指令;[0023]EIT0、EIT1、EIT2及EIT3:查表執(zhí)行指令。【具體實施方式】[0024]本發(fā)明提供一種壓縮指令的方法和執(zhí)行壓縮指令的處理器。上述處理器包括多種長度的指令集架構(gòu)(instruct1nsetarchitecture;簡稱ISA),上述指令集架構(gòu)包括多個不同長度的指令集。舉例而言，在本發(fā)明的下列實施例中的處理器包括48比特(48-bit)指令集、32比特指令集及16比特指令集。[0025]上述的方法將長長度(1ng-1ength)的經(jīng)常使用的指令群組放入指令表。各指令群組可包括在程序碼中的連續(xù)執(zhí)行的一個或多個指令，其中程序碼由上述處理器執(zhí)行。此方法將長長度的經(jīng)常使用的指令群組替換成為較短的查表執(zhí)行指令。各查表執(zhí)行指令具有一個參數(shù)，此參數(shù)為指令表中對應(yīng)的指令群組的索引。查表執(zhí)行指令僅具有一個小數(shù)值的參數(shù)。因此，查表執(zhí)行指令可包含于最短的指令集中。如此，本發(fā)明所提供的方法可有效地降低程序碼的大小且依然維持較長指令集的多樣化的特性。[0026]圖1是依據(jù)本發(fā)明一實施例的一種壓縮指令的方法的流程圖。此方法可通過上述處理器或其他相似的裝置執(zhí)行。在步驟105中，分析程序碼以依據(jù)預(yù)設(shè)條件搜尋程序碼中的一個或多個指令群組。在本實施例中，上述預(yù)設(shè)條件為各指令群組在程序碼中的出現(xiàn)次數(shù)必須大于或等于第一門檻值且各指令群組的長度(以比特為單位)必須小于或等于第二門檻值。第一門檻值是用以搜尋經(jīng)常使用的指令群組。第二門檻值是用以確保指令群組的長度不會超出指令表可容納的長度。在本實施例中，第二門檻值等于處理器的最長指令集的長度，其也為指令表可容納的最長指令群組的長度。[0027]圖2是依據(jù)本發(fā)明一實施例的壓縮指令的示意圖。圖1所呈現(xiàn)的方法可通過指令表230的幫助將程序碼210壓縮成為程序碼220。程序碼210包括指令A(yù)-J。指令A(yù)、H及I屬于48比特指令集。指令B、F及J屬于32比特指令集。指令C、D、E及G屬于16比特指令集。當(dāng)上述的第一門檻值為2且第二門檻值為48時，圖1的步驟105可在程序碼210中搜尋到四個指令群組。第一指令群組包括指令A(yù)。第二指令群組包括指令B。第三指令群組包括指令C、D及E。第四指令群組包括指令F及G。[0028]接著，在步驟110中，以各指令群組的成本函數(shù)的遞減次序來排序在步驟105中搜尋的指令群組。在本實施例中，各指令群組K的成本函數(shù)定義為“CCK*(LK-N)-M”。CCk為指令群組K在程序碼210之中的出現(xiàn)次數(shù)。Lk為指令群組K的長度(以比特為單位)。N為查表執(zhí)行指令的長度(以比特為單位)，其也為處理器的最短指令集的長度。M為上述的第二門檻值。成本函數(shù)意指將指令群組替換為其對應(yīng)的查表執(zhí)行指令所節(jié)省的比特的數(shù)量。[0029]接著，在步驟115中，基于上述排序的結(jié)果建構(gòu)一個指令清單。指令清單包括所有指令群組且指令清單中的指令群組維持其排序的次序。因此，指令清單的第一個指令群組為其成本函數(shù)值為最大的指令群組。[0030]在步驟120中，設(shè)定索引變數(shù)I成為O。在步驟125中，檢查指令表是否已滿，且檢查指令清單是否為空的。當(dāng)指令表為全滿或指令清單為空之時，流程終止。當(dāng)指令表仍然具有空間且指令清單尚未清空時，流程進(jìn)入步驟130。[0031]在步驟130中，自指令清單取得第一個指令群組G。在步驟135中，檢查指令群組G的成本函數(shù)的值是否大于第三門檻值。在本實施例中，第三門檻值為O。在本發(fā)明的其他實施例中，第三門檻值可為任意整數(shù)值。當(dāng)指令群組G的成本函數(shù)的值小于或等于第三門檻值時，流程終止。當(dāng)指令群組G的成本函數(shù)的值大于第三門檻值時，流程進(jìn)入步驟140。[0032]在步驟140中，將指令群組G放入指令表的條目(entry)1，也就是第I個條目。在步驟145中，自指令清單移除指令群組G。在步驟150中，將程序碼210中的每一個指令群組G替換成為對應(yīng)的查表執(zhí)行指令“EITI”。在步驟155中，將索引變數(shù)I增加1，然后流程回到步驟125。[0033]舉例而言，圖2示出基于程序碼210產(chǎn)生的指令表230。位于指令表230左側(cè)的數(shù)字為指令表230的條目的索引。在替換上述四個指令群組成為其對應(yīng)的查表執(zhí)行指令之后，程序碼210成為程序碼220。每一查表執(zhí)行指令具有一個參數(shù)，此參數(shù)為指令表230中對應(yīng)的指令群組的索引。舉例而言，包括指令表230中的指令C、D及E的第三指令群組的索引為2。因此，程序碼210中的第三指令群組全被替換成為查表執(zhí)行指令“EIT2”，其中常數(shù)2為查表執(zhí)行指令的參數(shù)。在本實施例中，各查表執(zhí)行指令的長度為16比特，其短于對應(yīng)的指令群組的長度。因此，程序碼220的長度小于程序碼210的長度。[0034]可自圖1及圖2觀察到的是，圖1的方法將經(jīng)過步驟110排序的指令群組其中的最前面X個指令群組放入指令表。X為Y與Z兩值的最小值。Y為指令表的條目的最大數(shù)量，Z為其成本函數(shù)大于上述的第三門檻值的指令群組的數(shù)量。[0035]圖3是依據(jù)本發(fā)明另一實施例的壓縮指令的示意圖。圖1呈現(xiàn)的方法可通過指令表330的幫助將程序碼310壓縮成為程序碼320。[0036]程序碼310包括兩個程序計數(shù)器相對(program-counter-relative；簡稱PC-relative)跳躍指令(Jump)以及一個加法指令(Add)?！俺绦蛴嫈?shù)器相對”意指通過將處理器的程序計數(shù)器(programcounter;簡稱PC)的當(dāng)前的值與指令的偏移量參數(shù)(offsetparameter)相加來計算的跳躍指令的目標(biāo)地址。舉例而言，位于地址OX5000100的程序計數(shù)器相對跳躍指令具有偏移量參數(shù)OXfc。在此的字首“0X”意指16進(jìn)制的常數(shù)。位于地址0X5000100的程序計數(shù)器相對跳躍指令的目標(biāo)地址為0X50001fc。[0037]在執(zhí)行位于地址0X5000100的程序計數(shù)器相對跳躍指令之后，處理器的執(zhí)行流程跳躍至位于地址OX50001fc的加法指令A(yù)dd。相似地，位于地址OX50001f0的程序計數(shù)器相對跳躍指令的目標(biāo)地址也為OX50001fc。在執(zhí)行位于地址OX50001f0的程序計數(shù)器相對跳躍指令之后，處理器的執(zhí)行流程同樣跳躍至位于地址0X50001fc的加法指令A(yù)dd。[0038]跳躍指令Jump為長長度的指令，以容許數(shù)值較大的偏移值參數(shù)。因此，跳躍指令適合壓縮。然而，若圖1的方法簡單地在步驟105中比較指令碼以搜尋指令群組，則由于其偏移值參數(shù)不同，在程序碼310中的兩個程序計數(shù)器相對跳躍指令將被視為兩個不同的指令。在此情況下，圖1的方法會忽略程序碼310中的兩個程序計數(shù)器相對跳躍指令。[0039]在本實施例中，圖1方法的步驟105可比較兩個程序計數(shù)器相對指令的目標(biāo)地址。若兩個程序計數(shù)器相對指令的目標(biāo)地址相同，則在程序碼310中的兩個程序計數(shù)器相對跳躍指令可歸入同一指令群組。在此情況下，當(dāng)在圖1中的步驟140將程序計數(shù)器相對跳躍指令放入指令表時，步驟140可將該程序計數(shù)器相對跳躍指令替換為目標(biāo)地址與該程序計數(shù)器相對跳躍指令的目標(biāo)地址相同的串聯(lián)(concatenate)指令。[0040]舉例而言，如圖3所呈現(xiàn)，程序碼310中的兩個程序計數(shù)器相對跳躍指令被視為一個指令群組，也就是在指令表330的索引為5的指令群組。因此，將程序碼310中的程序計數(shù)器相對跳躍指令替換成為查表執(zhí)行指令“EIT5”，如程序碼320所示，且將指令表330的第五個條目的程序計數(shù)器相對跳躍指令替換成為concatenate指令“PC=concat(PC[31，24]，OXOOOlfc)”。在本實施例中的程序計數(shù)器(PC)具有32比特。串聯(lián)指令(concatenate)將PC的8個最高有效比特(mostsignificantbits;簡稱MSBs)與程序計數(shù)器相對跳躍指令的目標(biāo)地址的24個最低有效比特(leastsignificantbits;簡稱LSBs)串聯(lián)，且儲存串聯(lián)結(jié)果至PC。查表執(zhí)行指令“EIT5”有效地替換且壓縮程序計數(shù)器相對跳躍指令。在本發(fā)明的其他實施例中，可將以上常數(shù)8、24及32替換成為其他預(yù)設(shè)整數(shù)。[0041]以上范例假設(shè)處理器支持的指令集包括上述的串聯(lián)指令。當(dāng)指令集不包括上述的串聯(lián)指令時，程序計數(shù)器相對跳躍指令仍然可被壓縮。在此情況下，在程序碼310中的程序計數(shù)器相對跳躍指令仍然被替換成為對應(yīng)的查表執(zhí)行指令。不過，對應(yīng)于程序計數(shù)器相對跳躍指令的指令表330的條目記錄的是程序計數(shù)器相對跳躍指令的操作碼(opcode)與操作數(shù)(operand)。在此情況下，操作數(shù)為程序計數(shù)器相對跳躍指令的目標(biāo)地址的24個最低有效比特。當(dāng)處理器獲取查表執(zhí)行指令且在指令表330的對應(yīng)條目中看見程序計數(shù)器相對跳躍指令的操作碼時，處理器執(zhí)行串聯(lián)指令的上述串聯(lián)運(yùn)算而不執(zhí)行程序計數(shù)器相對跳躍指令，其中程序計數(shù)器相對跳躍指令的操作數(shù)作為串聯(lián)指令的操作數(shù)。以圖3中的程序計數(shù)器相對跳躍指令為例，對應(yīng)于程序計數(shù)器相對跳躍指令的指令表330的條目記錄“jumpOXlfc”，因此處理器執(zhí)行串聯(lián)指令“concat(PC[31，24],OXlfc)”。[0042]以上程序計數(shù)器相對跳躍指令的壓縮可延伸至壓縮各種類型的程序計數(shù)器相對指令，包括程序計數(shù)器相對條件跳躍指令(PC-relativecondit1naljumpinstruct1n,也稱為程序計數(shù)器相對條件分枝指令(PC-relativecondit1nalbranchinstruct1n))、程序計數(shù)器相對子程序呼叫指令(PC-relativesubroutinecallinstruct1n)、程序計數(shù)器相對載入指令(PC-relativeloadinstruct1n)、以及程序計數(shù)器相對儲存指令(PC-relativestoreinstruct1n)。對于像是程序計數(shù)器相對載入指令與程序計數(shù)器相對儲存指令的一些程序計數(shù)器相對指令，因為這些指令未改變程序計數(shù)器的內(nèi)容，所以串聯(lián)運(yùn)算的結(jié)果不儲存至程序計數(shù)器。[0043]圖4為依據(jù)本發(fā)明一實施例的一種執(zhí)行壓縮指令的處理器的示意圖。處理器400包括指令表電路410、指令獲取電路420、耦接至指令獲取電路420的指令解碼器430、耦接至指令解碼器430的執(zhí)行電路440及耦接至指令表電路410與指令解碼器430的查表執(zhí)行電路450。[0044]指令表電路410包括上述的指令表。指令表電路410可包括一個存儲器，此存儲器可為每一程序儲存一個專門為此程序制作的指令表，以使得每一程序碼都能有最大的壓縮效果?；蛘撸瑸榱溯^佳的效能，指令表可用固線方式(hardwired)配置在指令表電路410中。[0045]指令獲取電路420獲取通過處理器400執(zhí)行的程序碼的指令。指令解碼器430識別指令獲取電路420獲取的各指令以決定獲取的指令是否為查表執(zhí)行指令或普通指令(typicalinstruct1n)。在此普通指令意指除了查表執(zhí)行指令以外的任何指令。當(dāng)獲取的指令為普通指令時，由執(zhí)行電路440執(zhí)行普通指令。當(dāng)獲取的指令為查表執(zhí)行指令時，查表執(zhí)行電路450依據(jù)查表執(zhí)行指令的參數(shù)自指令表取得對應(yīng)的指令群組，然后執(zhí)行對應(yīng)的指令群組其中的一個或多個指令。[0046]舉例而言，當(dāng)處理器400的執(zhí)行流程進(jìn)行至圖2的程序碼220中的指令H時，執(zhí)行電路440執(zhí)行指令H。接著，查表執(zhí)行電路450通過執(zhí)行指令表230的第一個條目中的指令B來執(zhí)行指令“EIT1”。接者，查表執(zhí)行電路450通過執(zhí)行指令表230的第零個條目中的指令A(yù)來執(zhí)行指令“ΕΙΤ0”。接者，查表執(zhí)行電路450通過連續(xù)執(zhí)行指令表230的第二個條目中的指令C、D及E來執(zhí)行指令“EIT2”。接著，執(zhí)行電路440執(zhí)行指令I(lǐng)。接著，查表執(zhí)行電路450通過執(zhí)行指令表230的第一個條目中的指令B來執(zhí)行指令“EIT1”，依此類推。[0047]總結(jié)而言，本發(fā)明提供的方法和處理器可將長長度(1ng-1ength)的電腦指令壓縮成短長度(short-length)的電腦指令，以縮減程序碼長度，同時可維持較長指令集的多樣化特性。為了縮減程序碼長度，本發(fā)明提供的查表執(zhí)行指令屬于最短長度的指令集。由于本發(fā)明提供的指令表的靈活性，每個程序碼可具有專屬的經(jīng)常使用的長長度指令與其對應(yīng)的短長度指令之間的最佳映射。[0048]最后應(yīng)說明的是:以上各實施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述各實施例對本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對前述各實施例所記載的技術(shù)方案進(jìn)行修改，或者對其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實施例技術(shù)方案的范圍?！緳?quán)利要求】1.一種壓縮指令的方法，其特征在于，包括:分析將通過處理器執(zhí)行的程序碼以依據(jù)預(yù)設(shè)條件搜尋該程序碼中的一個或多個指令群組，其中每一上述指令群組包括連續(xù)執(zhí)行的一個或多個指令；依據(jù)每一上述指令群組的成本函數(shù)來排序上述一個或多個指令群組；將已排序的上述一個或多個指令群組其中的最前面X個指令群組放入指令表，其中X為依據(jù)該成本函數(shù)決定的數(shù)值；以及將該程序碼中的被放入該指令表的每一上述指令群組替換為對應(yīng)的查表執(zhí)行指令，其中該查表執(zhí)行指令具有參數(shù)，該參數(shù)指向該指令表中對應(yīng)的該指令群組。2.根據(jù)權(quán)利要求1所述的方法，其特征在于，該預(yù)設(shè)條件為每一上述指令群組在該程序碼中的出現(xiàn)次數(shù)大于或等于第一門檻值且每一上述指令群組的長度小于或等于第二門檻值。3.根據(jù)權(quán)利要求2所述的方法，其特征在于，每一上述指令群組的該成本函數(shù)為依據(jù)該指令群組的該出現(xiàn)次數(shù)、該指令群組的長度、該查表執(zhí)行指令的長度及該第二門檻值而定義。4.根據(jù)權(quán)利要求2所述的方法，其特征在于，該處理器包括多個不同長度的指令集，該第二門檻值等于上述指令集其中最長的指令集的長度，且該查表執(zhí)行指令屬于上述指令集其中最短的指令集。5.根據(jù)權(quán)利要求1所述的方法，其特征在于，該參數(shù)為對應(yīng)于該查表執(zhí)行指令的該指令群組在該指令表中的索引。6.根據(jù)權(quán)利要求1所述的方法，其特征在于，排序上述一個或多個指令群組的步驟包括:以每一上述指令群組的該成本函數(shù)的遞減次序來排序上述一個或多個指令群組。7.根據(jù)權(quán)利要求1所述的方法，其特征在于，X為Y與Z的最小值，Y為該指令表的條目的最大數(shù)量，Z為其成本函數(shù)大于第三門檻值的上述指令群組的數(shù)量。8.根據(jù)權(quán)利要求1所述的方法，其特征在于，將已排序的上述一個或多個指令群組其中的最前面X個指令群組放入該指令表的步驟包括:將上述最前面X個指令群組其中的程序計數(shù)器相對指令替換為串聯(lián)指令，其中該串聯(lián)指令的目標(biāo)地址與該程序計數(shù)器相對指令相同；以及將該串聯(lián)指令代替該程序計數(shù)器相對指令放入該指令表。9.根據(jù)權(quán)利要求1所述的方法，其特征在于，將已排序的上述一個或多個指令群組其中的最前面X個指令群組放入該指令表的步驟包括:對于上述最前面X個指令群組其中的程序計數(shù)器相對指令，將該程序計數(shù)器相對指令的操作碼與該程序計數(shù)器相對指令的目標(biāo)地址的預(yù)設(shè)數(shù)量的最低有效比特放入該指令表。10.一種執(zhí)行壓縮指令的處理器，其特征在于，包括:指令表電路，包括指令表，該指令表儲存一個或多個指令群組，其中每一上述指令群組包括一個或多個指令；指令獲取電路，用以獲取通過該處理器執(zhí)行的程序碼的指令。指令解碼器，用以識別通過該指令獲取電路獲取的該指令是否為查表執(zhí)行指令或普通指令，其中該查表執(zhí)行指令具有參數(shù)，該參數(shù)指向該指令表中的對應(yīng)指令群組；執(zhí)行電路，用以執(zhí)行該普通指令；以及，查表執(zhí)行電路，用以執(zhí)行對應(yīng)于該查表執(zhí)行指令的該指令群組的上述一個或多個指令。11.根據(jù)權(quán)利要求10所述的處理器，其特征在于，該指令表電路包括儲存該指令表的存儲器。12.根據(jù)權(quán)利要求10所述的處理器，其特征在于，該指令表以固線方式配置在該指令表電路中。13.根據(jù)權(quán)利要求10所述的處理器，其特征在于，該參數(shù)為對應(yīng)于該查表執(zhí)行指令的該指令群組在該指令表中的索引。14.根據(jù)權(quán)利要求13所述的處理器，其特征在于，該查表執(zhí)行電路依據(jù)該參數(shù)自該指令表取得該對應(yīng)指令群組然后執(zhí)行該對應(yīng)指令群組的上述一個或多個指令。15.根據(jù)權(quán)利要求14所述的處理器，其特征在于，當(dāng)該查表執(zhí)行電路執(zhí)行程序計數(shù)器相對指令時，該查表執(zhí)行電路通過將該處理器的程序計數(shù)器的預(yù)設(shè)數(shù)量的最高有效比特與關(guān)聯(lián)于該程序計數(shù)器相對指令的操作碼串聯(lián)來計算該程序計數(shù)器相對指令的目標(biāo)地址。16.根據(jù)權(quán)利要求10所述的處理器，其特征在于，該處理器包括多個不同長度的指令集，每一上述指令群組的長度小于或等于上述指令集其中最長的指令集的長度，且該查表執(zhí)行指令屬于上述指令集其中最短的指令集?！疚臋n編號】G06F9/30GK104346133SQ201410088993【公開日】2015年2月11日申請日期:2014年3月12日優(yōu)先權(quán)日:2013年8月1日【發(fā)明者】喬偉豪,蘇泓萌,蔡浩倫申請人:晶心科技股份有限公司