一種針對正定對稱矩陣進(jìn)行最小二乘方程求解的電路結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明屬于集成電路設(shè)計【技術(shù)領(lǐng)域】，具體為一種針對正定對稱矩陣進(jìn)行最小二乘方程求解的電路結(jié)構(gòu)。整體結(jié)構(gòu)由四部分組成：用于矩陣分解的ACD計算模塊、用于求解下三角矩陣逆矩陣的取逆模塊、用于計算矩陣乘法的下三角乘法模塊和矩陣乘法模塊。該電路采用ACD分解算法進(jìn)行矩陣分解，避免了平方根操作和多次取逆操作，操作簡單，實(shí)現(xiàn)面積小。同時，在實(shí)現(xiàn)的過程中充分使用脈動陣列結(jié)構(gòu)以及采用電路結(jié)構(gòu)復(fù)用技術(shù)，在保證功能正確的同時，提高了硬件結(jié)構(gòu)的利用率，使得實(shí)現(xiàn)面積進(jìn)一步減小。本發(fā)明能夠較好地求解最小二乘方程。
【專利說明】一種針對正定對稱矩陣進(jìn)行最小二乘方程求解的電路結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于集成電路設(shè)計【技術(shù)領(lǐng)域】，具體涉及一種針對輸入為正定對稱矩陣的最小二乘方程求解電路結(jié)構(gòu)。
【背景技術(shù)】
[0002]Nyquist準(zhǔn)則指出，數(shù)字信號要精確恢復(fù)，采樣速率必須大于信號帶寬的兩倍。隨著科學(xué)技術(shù)和人類社會的發(fā)展，人們對信息的需求日益增大，所攜帶信號的頻率和帶寬也越來越高，從而產(chǎn)生海量的采樣數(shù)據(jù)，導(dǎo)致對硬件的采樣速度和存儲提出了巨大的挑戰(zhàn)。最近提出的壓縮感知理論指出，在信號滿足稀疏性的情況下，可以以遠(yuǎn)低于Nyquist采樣頻率的速度進(jìn)行全局觀測，將壓縮和采樣合并進(jìn)行，然后通過適當(dāng)?shù)闹貥?gòu)算法恢復(fù)出原始信號，從而大大降低數(shù)據(jù)采集以及數(shù)據(jù)存儲和傳輸?shù)拇鷥r。
[0003]信號重構(gòu)算法是壓縮感知理論能夠應(yīng)用于實(shí)際的重要組成部分，當(dāng)前流行和實(shí)用的重構(gòu)算法是一種具有較低計算復(fù)雜度和較快收斂性的貪婪算法，貪婪算法的硬件實(shí)現(xiàn)關(guān)鍵在于如何有效的求解最小二乘方程問題。最小二乘問題，即Least Squares Problem,用
數(shù)學(xué)表達(dá)式描述就是，? K-4，而該表達(dá)式等價于，其實(shí)現(xiàn)的重點(diǎn)在
于矩陣的取逆操作和矩陣乘法操作。對于矩陣取逆而言，可以采用通過伴隨矩陣的方式直接求解，但是隨著矩陣規(guī)模的增大，這種直接求解算法的硬件消耗會很高。另一種方法則是間接求解，先將矩陣分解成形式比較特殊的矩陣，對于這些形式特殊的矩陣而言，取逆操作比較簡單，然后通過矩陣乘法得到最終的逆矩陣。這種間接取逆的方式是常見的硬件實(shí)現(xiàn)方式，并且利于脈動陣列結(jié)構(gòu)的實(shí)現(xiàn)，從而大大的降低了實(shí)現(xiàn)面積。常見方法有QR分解算法、LU分解算法、ACD算法，對比這三種算法，使用QR分解算法會遇到平方根操作的問題，使用LU分解算法會遇到求解兩個矩陣的逆矩陣的問題，而ACD算法不僅沒有平方根操作，并且只需要對下三角矩陣進(jìn)行取逆。對于矩陣乘法而言，由于在取逆的過程中已經(jīng)涉及到了乘法操作，兩者是使用的相同的結(jié)構(gòu)。本設(shè)計提出了對于輸入是正定對稱矩陣，使用ACD算法取逆，采用脈動陣列結(jié)構(gòu)，完成求解最小二乘方程。

【發(fā)明內(nèi)容】

[0004]為了克服現(xiàn)有技術(shù)的不足，本發(fā)明的目的在于提供一種能夠求解輸入為正定矩陣的最小二乘方程的電路，其采用了脈動陣列結(jié)構(gòu)以及電路結(jié)構(gòu)復(fù)用，能實(shí)現(xiàn)電路實(shí)現(xiàn)面積的最小化。
[0005]本發(fā)明提供一種針對正定對稱矩陣進(jìn)行最小二乘方程求解的電路結(jié)構(gòu)，其包括ACD計算模塊、取逆模塊、下二角乘法模塊、矩陣乘法模塊和時序調(diào)整模塊；其中:
ACD計算模塊，用于矩陣分解，其接收輸入的正定矩陣，對它進(jìn)行矩陣分解，得到一個下三角矩陣L和一個對角線元素矩陣D—1 ；
取逆模塊，用于求解下三角矩陣逆矩陣，其接收下三角矩陣L，將三角矩陣進(jìn)行下三角矩陣取逆操作，得到逆矩陣L—1 ；
下三角乘法模塊，用于計算矩陣乘法，其接收逆矩陣L—1和矩陣D—1，將這兩個矩陣進(jìn)行
乘法操作得到正定矩陣#%的逆矩陣(Φ^Φ1 ；
矩陣乘法模塊，用于計算矩陣乘法，其將輸入的Φ1^和逆矩陣Ο^Φ1相乘得到最小二乘方程的解；
時序調(diào)整模塊，用于調(diào)整取逆模塊的輸出數(shù)據(jù)到下三角乘法模塊的輸入數(shù)據(jù)之間的時序，使得取逆模塊的輸出數(shù)據(jù)的時序滿足下三角乘法模塊實(shí)現(xiàn)矩陣乘法所要求的輸入數(shù)據(jù)的時序，保證下三角乘法模塊中矩陣乘法功能的正確性。
[0006]本發(fā)明中，ACD計算模塊、取逆模塊、下三角乘法模塊、矩陣乘法模塊在硬件實(shí)現(xiàn)時均采用脈動陣列結(jié)構(gòu)，即將模塊的所有輸入數(shù)據(jù)分時鐘周期輸入到模塊中，因而每個時鐘周期所有的硬件單元都處于工作狀態(tài)，提高了硬件單元使用率，從而降低了實(shí)現(xiàn)面積。同時，矩陣乘法模塊中的矩陣乘法規(guī)模較下三角乘法模塊中矩陣乘法規(guī)模小，且同為矩陣乘法，因而本部分結(jié)構(gòu)直接復(fù)用下三角乘法模塊中的矩陣結(jié)構(gòu)，從而進(jìn)一步降低了實(shí)現(xiàn)面積。
[0007]本發(fā)明的有益效果在于:在本設(shè)計中，矩陣的分解算法采用了 ACD算法，避免了其他算法中的平方根操作和多次取逆操作，使得操作簡單，實(shí)現(xiàn)面積小。同時，在實(shí)現(xiàn)的過程中充分使用脈動陣列結(jié)構(gòu)，在保證功能正確的同時，使得實(shí)現(xiàn)面積進(jìn)一步減小。
【專利附圖】

【附圖說明】
[0008]圖1為內(nèi)部數(shù)據(jù)格式。
[0009]圖2為最小二乘方程求解電路基本框圖。
[0010]圖3為A⑶分解算法結(jié)構(gòu)圖和數(shù)據(jù)時序圖。
[0011]圖4為下三角矩陣取逆結(jié)構(gòu)圖和數(shù)據(jù)時序圖。
[0012]圖5為下三角乘法模塊結(jié)構(gòu)圖和數(shù)據(jù)時序圖。
[0013]圖6為矩陣乘法模塊結(jié)構(gòu)圖和數(shù)據(jù)時序圖。
【具體實(shí)施方式】
[0014]本發(fā)明中，最小二乘方程求解電路基本框圖如圖2所示。該設(shè)計的工作過程如下:輸入φΤφ為正定矩陣，將其輸入到ACD計算模塊進(jìn)行矩陣分解，得到一個下三角矩陣L和一個對角線元素矩陣D—1 ;下三角矩陣L輸入到取逆模塊進(jìn)行下三角矩陣取逆操作，得到其逆矩陣L—1 ;然后兩個逆矩陣D' L-1輸入到小三角乘法模塊進(jìn)行乘法操作得到正定矩陣
的逆矩陣(《^Φ 1 ;最后的矩陣乘法單元實(shí)現(xiàn)輸入的《丨&和逆矩陣(Φ^Φ 1相乘得到最小二乘方程的解X。
[0015]本設(shè)計中的輸入為矩陣Φ1^，其中矩陣Φ為高斯隨機(jī)分布矩陣，為滿足數(shù)據(jù)范圍和數(shù)據(jù)精度的要求，內(nèi)部數(shù)據(jù)格式如圖1所示，[27]位為符號位，O表示正數(shù)，I表示負(fù)數(shù)；[26:20]為整數(shù)部分；[19:0]為小數(shù)部分，數(shù)據(jù)采用補(bǔ)碼形式表示。
[0016]A⑶計算模塊結(jié)構(gòu)如圖3所示，其中輸入矩陣是大小為k*k的矩陣，輸入數(shù)據(jù)
表示輸入數(shù)據(jù)的第i行第j列數(shù)據(jù)，輸出數(shù)據(jù)^/表示分解后的L矩陣的第i行第j列數(shù)據(jù)表示分解后的D矩陣的逆矩陣D—1的第i行第i列數(shù)據(jù)，即對角線元素。中間部分畫出了內(nèi)部單元的連接關(guān)系，共有四個基本單元:ACD_PE0、ACD_PE1、ACD_PE2、ACD_PE3。最下方和最上方分別指出了輸入輸出的時序關(guān)系，按照圖中的時序圖，輸入數(shù)據(jù)在經(jīng)過3 (k-1)個時鐘周期后，全部輸入到模塊之中，而輸出數(shù)據(jù)在經(jīng)過4k-3個時鐘周期之后全部得到。圖中模塊之間的連線方向代表了基本單元之間數(shù)據(jù)連接關(guān)系，并且連線方向?qū)?yīng)右上角基本模塊輸入輸出方向，數(shù)據(jù)從最底層進(jìn)入到模塊之中，然后經(jīng)過底層模塊的運(yùn)算后傳遞到上一層，數(shù)據(jù)繼續(xù)向上傳直到最頂層將數(shù)據(jù)輸出，在每個時鐘周期，都有數(shù)據(jù)從最底層進(jìn)入且下一層的基本單元將數(shù)據(jù)運(yùn)算之后傳遞給上一層的基本單元。這種數(shù)據(jù)的脈動結(jié)構(gòu)使得每個時鐘周期所有的基本單元都處于工作狀態(tài)，提高了硬件單元利用率，大大的降低了模塊的實(shí)現(xiàn)面積。右上角部分畫出了這四個基本單元內(nèi)部結(jié)構(gòu)，ACD_PEO由一個除法器組成，ACD_PE1由一個乘法器組成，ACD_PE2由一個乘法器和一個減法器組成，ACD_PE3由一個乘法器和一個減法器組成，并且每個數(shù)據(jù)在進(jìn)入基本單元內(nèi)部進(jìn)行運(yùn)算之前都經(jīng)過一個寄存器。
[0017]下三角矩陣取逆模塊結(jié)構(gòu)如圖4所示，其中輸入數(shù)據(jù)是ACD計算模塊分解后的L矩陣，但是由于L矩陣是一個對角元素為I的下三角矩陣，所以我們只需要輸入對角元素以
下的數(shù)據(jù)即可。輸入數(shù)據(jù)^/表示輸入L矩陣的第i行第j列數(shù)據(jù)，輸出數(shù)據(jù)b表示取逆
后的矩陣!/1的第i行第j列數(shù)據(jù)。中間部分畫出了內(nèi)部單元的連接關(guān)系，共有三個基本單元:inv_PE0、inV_PEl、inV_PE2。最下方和最上方分別指出了輸入輸出的時序關(guān)系，按照圖中的時序圖，輸入數(shù)據(jù)在經(jīng)過3(k-2)個時鐘周期后，全部輸入到模塊之中，而輸出數(shù)據(jù)在經(jīng)過4k-6個時鐘周期之后全部得到。圖中模塊之間的連線方向代表了基本單元之間數(shù)據(jù)連接關(guān)系，并且連線方向?qū)?yīng)左上角基本模塊輸入輸出方向，同ACD計算模塊一樣，采用脈動陣列結(jié)構(gòu)，數(shù)據(jù)從最底層輸入，從陣列的右側(cè)輸出。左上角部分畫出了這三個基本單元內(nèi)部結(jié)構(gòu)，inv_PE0由一個 減法器組成，inv_PEl由一個寄存器組成，inv_PE2由一個乘法器和一個加法器組成，并且每個數(shù)據(jù)在進(jìn)入基本單元內(nèi)部進(jìn)行運(yùn)算之前都經(jīng)過一個寄存器。
[0018]下三角乘法模塊結(jié)構(gòu)如圖5所示，其中輸入數(shù)據(jù)是ACD計算模塊分解后的D—1矩陣
和下三角矩陣取逆模塊取逆后的L—1矩陣，輸入數(shù)據(jù)表示輸入D—1矩陣的第i行第i列數(shù)
據(jù)，輸入數(shù)據(jù)表示輸入!^1矩陣的第i行第j列數(shù)據(jù)。中間部分畫出了內(nèi)部單元的連接
關(guān)系，由一個基本單元PE組成，最下方和最上方指出了輸入的時序關(guān)系，按照圖中的時序圖，輸入數(shù)據(jù)在經(jīng)過k個時鐘周期后，全部輸入到模塊之中，并且輸出數(shù)據(jù)在第k個時鐘周期得到。圖中模塊之間的連線方向代表了基本單元之間數(shù)據(jù)連接關(guān)系，并且連線方向?qū)?yīng)左上角基本模塊輸入輸出方向，同ACD計算模塊一樣，采用脈動陣列結(jié)構(gòu)，輸入數(shù)據(jù)在經(jīng)過k個周期的運(yùn)算之后得到最終的輸出數(shù)據(jù)。左上角部分畫出了這個基本單元內(nèi)部結(jié)構(gòu)，由兩個乘法器，一個加法器和一個寄存器組成，其功能實(shí)際上就是一個累乘加器。經(jīng)過該模塊之
后，就得到了最初輸入矩陣_的逆矩陣
[0019]矩陣乘法模塊結(jié)構(gòu)如圖6所示，其中輸入數(shù)據(jù)為逆矩陣(《^Φ1 (T)和輸入
(Y)，表示輸入矩陣的第i行第i列數(shù)據(jù)，而輸入Y為一個列向量，因而黑表示輸入Y的第i個數(shù)據(jù)。中間部分畫出了內(nèi)部單元的連接關(guān)系，其基本單元PE同下三角乘法模塊中的基本單元，且該模塊的運(yùn)行方式同下三角乘法模塊運(yùn)行相同。實(shí)際上，這里的結(jié)構(gòu)是圖5中中的一部分，在具體實(shí)現(xiàn)中，這部分結(jié)構(gòu)是和圖5中的某些部分復(fù)用的，這樣可以進(jìn)一步的減少實(shí)現(xiàn)面積。
【權(quán)利要求】
1.一種針對正定對稱矩陣進(jìn)行最小二乘方程求解的電路結(jié)構(gòu)，其特征在于:其包括ACD計算模塊、取逆模塊、下二角乘法模塊、矩陣乘法模塊和時序調(diào)整模塊；其中: ACD計算模塊，用于矩陣分解，其接收輸入的正定矩陣“，對它進(jìn)行矩陣分解，得到一個下三角矩陣L和一個對角線元素矩陣D—1 ； 取逆模塊，用于求解下三角矩陣逆矩陣，其接收下三角矩陣L，將三角矩陣進(jìn)行下三角矩陣取逆操作，得到逆矩陣L—1 ； 下三角乘法模塊，用于計算矩陣乘法，其接收逆矩陣L—1和矩陣D—1，將這兩個矩陣進(jìn)行乘法操作得到正定矩陣_的逆矩陣(Φ^Φ)-1 ； 矩陣乘法模塊，用于計算矩陣乘法，其將輸入的辦*>和逆矩陣相乘得到最小二乘方程的解； 時序調(diào)整模塊，用于調(diào)整取逆模塊的輸出數(shù)據(jù)到下三角乘法模塊的輸入數(shù)據(jù)之間的時序，使得取逆模塊的輸出數(shù)據(jù)的時序滿足下三角乘法模塊實(shí)現(xiàn)矩陣乘法所要求的輸入數(shù)據(jù)的時序。
2.根據(jù)權(quán)利要求1所述的電路結(jié)構(gòu)，其特征在于:所述ACD計算模塊中包括ACD_PEO、ACD_PE1、ACD_PE2、ACD_PE3四個基本單元，其中，ACD_PEO由一個除法器組成，ACD_PE1由一個乘法器組成，ACD_PE2由一個乘法器和一個減法器組成，ACD_PE3由一個乘法器和一個減法器組成，并且 每個數(shù)據(jù)在進(jìn)入基本單元內(nèi)部進(jìn)行運(yùn)算之前都經(jīng)過一個寄存器，四個基本單元之間相互連接組成脈動陣列結(jié)構(gòu)。
3.根據(jù)權(quán)利要求1所述的電路結(jié)構(gòu)，其特征在于:所述取逆模塊中包括inv_PEO、inv_PE1、inv_PE2三個基本單元，其中，inv_PEO由一個減法器組成，inv_PEl由一個寄存器組成，inv_PE2由一個乘法器和一個加法器組成，并且每個數(shù)據(jù)在進(jìn)入基本單元內(nèi)部進(jìn)行運(yùn)算之前都經(jīng)過一個寄存器，三個基本單元之間相互連接組成脈動陣列結(jié)構(gòu)。
4.根據(jù)權(quán)利要求1所述的電路結(jié)構(gòu)，其特征在于:所述下三角乘法模塊和矩陣乘法模塊中均包括一個基本單元PE，該基本單元由兩個乘法器，一個加法器和一個寄存器組成，其功能為累乘加，各單元之間相互連接組成脈動陣列結(jié)構(gòu)。
【文檔編號】G06F17/50GK103902762SQ201410087165
【公開日】2014年7月2日 申請日期:2014年3月11日 優(yōu)先權(quán)日:2014年3月11日
【發(fā)明者】韓軍, 陳輝, 曾曉洋 申請人:復(fù)旦大學(xué)