信號處理系統(tǒng)及方法
【專利摘要】本發(fā)明提供一種信號處理系統(tǒng)及方法。其中該信號處理系統(tǒng)分布跨越第一芯片與第二芯片，包括：第一跨芯片連接電路，第二跨芯片連接電路，以及多個轉(zhuǎn)換器；多個轉(zhuǎn)換器中的任一轉(zhuǎn)換器包括：形成多個頻率接口的串接的多個單元，且多個單元中的任一單元在兩個連續(xù)的相鄰頻率接口之間轉(zhuǎn)換頻率；其中，第一跨芯片連接電路與第二跨芯片連接電路在任一轉(zhuǎn)換器的對應(yīng)的頻率接口處將任一轉(zhuǎn)換器分割為第一分部與第二分部，任一轉(zhuǎn)換器的第一分部與第二分部分別形成于第一芯片與第二芯片中，以及第一跨芯片連接電路與第二跨芯片連接電路在任一轉(zhuǎn)換器的第一分部與第二分部之間傳輸信號。本發(fā)明所提供的信號處理系統(tǒng)及方法，具有較強的靈活性。
【專利說明】信號處理系統(tǒng)及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種信號處理系統(tǒng)及其方法，特別是有關(guān)于一種通過適當分割轉(zhuǎn)換器為形成于不同芯片中的不同分部來優(yōu)化實現(xiàn)成本的信號處理系統(tǒng)及其方法。
【背景技術(shù)】
[0002]多媒體(如音頻及/或視頻)的播放及/或收集(如接收、捕捉、記錄等)已經(jīng)是現(xiàn)代電子裝置中廣受歡迎甚至不可或缺的功能；這些電子裝置包括移動電話、智能型手機、平板/筆記本電腦、穿戴式配件、數(shù)字相機與攝像錄像機(camcorder)、導(dǎo)航器(如衛(wèi)星定位裝置)，監(jiān)控(surveillance)裝備、手持裝置與便攜計算機等等。為處理多媒體的播放與收集，現(xiàn)有的結(jié)構(gòu)是將模擬數(shù)字轉(zhuǎn)換器(ADC, analog-to-digital converter)與數(shù)字模擬轉(zhuǎn)換器(DAC, digital-to-analog converter)整合至編譯碼(codec, coding-decoding)芯片，以與主芯片協(xié)同運作；例如，此主芯片可以是中央處理器(CPU)、應(yīng)用處理器(applicat1nprocessor)或基頻(baseband)處理器。編譯碼芯片與主芯片是通過跨芯片連接機制交換信號。
[0003]舉例來說，為達成音頻的播放與收集，編譯碼芯片是將主芯片橋接于一個或多個揚聲器與一個或多個麥克風(fēng)。播放音頻時，由主芯片提供欲播放的數(shù)字音頻信號，該數(shù)字音頻信號會通過跨芯片連接機制而被傳輸至編譯碼芯片，并由編譯碼芯片將其轉(zhuǎn)換為模擬輸出信號，以驅(qū)動揚聲器。收集音頻時，則由編譯碼芯片將麥克風(fēng)檢出的模擬音頻信號轉(zhuǎn)換為數(shù)字信號，并通過跨芯片連接機制而被傳輸至主芯片。
[0004]在現(xiàn)有技術(shù)中，在主芯片與編譯碼芯片間傳輸(relay)數(shù)字音頻信號的跨芯片連接機制是以I2S (inter-1C sound)總線或低功耗芯片間串行媒體總線(以下簡稱Slimbus)實現(xiàn)。為了在主芯片與編譯碼芯片間雙向(b1-direct1nal)交換雙聲道立體聲(2-channelstereo)的數(shù)字音頻信號，I2S最少需三條跨芯片布線，因此主芯片需有三個球腳(ball)(或針腳(pin))，以及編譯碼芯片需有另外三個球腳。若要支持更多聲道，I2S需要更多的布線，因此主芯片與編譯碼芯片也須設(shè)置更多球腳。因此，I2S總線受困于高腳位數(shù)(球腳的計數(shù))與復(fù)雜的跨芯片布線。
[0005]另一方面，Slimbus可在主芯片與編譯碼芯片間以兩線式的跨芯片通信支持多聲道的數(shù)字音頻雙向交換。然而，Slimbus在主芯片與編譯碼芯片兩者內(nèi)都必須要實現(xiàn)復(fù)雜的網(wǎng)絡(luò)層，包括物理層(physical layer)、框架層(frame layer)與更高層的消息協(xié)議(message protocol)與傳輸協(xié)議(transport protocol)。因此,不論是在主芯片或編譯碼芯片，Slimbus都受困于復(fù)雜的硬件與較大的布局面積。

【發(fā)明內(nèi)容】

[0006]有鑒于此，本發(fā)明提出一種信號處理系統(tǒng)及方法。
[0007]根據(jù)本發(fā)明第一實施方式，提供一種信號處理系統(tǒng)。該信號處理系統(tǒng)分布跨越第一芯片與第二芯片，并包括:第一跨芯片連接電路，形成于該第一芯片中，第二跨芯片連接電路，形成于該第二芯片中，并耦接于該第一跨芯片連接電路，以及在數(shù)字信號與模擬信號之間進行轉(zhuǎn)換的多個轉(zhuǎn)換器；該多個轉(zhuǎn)換器中的任一轉(zhuǎn)換器包括:形成多個頻率接口的串接的多個單元，不同頻率接口分別與不同頻率相關(guān)聯(lián)，且該多個單元中的任一單元在兩個連續(xù)的相鄰頻率接口之間轉(zhuǎn)換頻率；其中，該第一跨芯片連接電路與該第二跨芯片連接電路在該任一轉(zhuǎn)換器的對應(yīng)的頻率接口處將該任一轉(zhuǎn)換器分割為第一分部與第二分部，該任一轉(zhuǎn)換器的該第一分部與該第二分部分別形成于該第一芯片與該第二芯片中，以及該第一跨芯片連接電路與該第二跨芯片連接電路在任一轉(zhuǎn)換器的該第一分部與該第二分部之間傳輸信號。
[0008]根據(jù)本發(fā)明第二實施方式，提供一種信號處理方法。該信號處理方法實現(xiàn)分布跨越第一芯片與第二芯片的信號處理系統(tǒng)，該信號處理方法包括:安排多個轉(zhuǎn)換器，該多個轉(zhuǎn)換器中的任一轉(zhuǎn)換器接收輸入信號，并通過數(shù)字信號與模擬信號之間的轉(zhuǎn)換而相應(yīng)地提供輸出信號，其中，該任一轉(zhuǎn)換器被分割為形成于該第一芯片中的第一分部與形成于該第二芯片中的第二分部，且該第一分部與該第二分部的其中之一轉(zhuǎn)換該輸入信號的采樣頻率，以提供不同采樣頻率的中間信號；以及通過形成于該第一芯片中的第一跨芯片連接電路與形成于該第二芯片中的第二跨芯片連接電路，在該任一轉(zhuǎn)換器的該第一分部與該第二分部之間傳輸該中間信號。
[0009]本發(fā)明所提出的信號處理系統(tǒng)及方法，具有較強的靈活性。
【專利附圖】

【附圖說明】
[0010]圖1至圖8為根據(jù)本發(fā)明實施方式的信號處理系統(tǒng)的示意圖。
[0011]圖9為優(yōu)化本發(fā)明實施方式的設(shè)計流程。
【具體實施方式】
[0012]請參考圖1，圖1為根據(jù)本發(fā)明實施方式的信號處理系統(tǒng)100的示意圖。信號處理系統(tǒng)100的分布跨越芯片101與芯片102。信號處理系統(tǒng)100包括跨芯片連接電路111與跨芯片連接電路112，以及轉(zhuǎn)換器DA[1]至轉(zhuǎn)換器DA[P]與轉(zhuǎn)換器AD[1]至轉(zhuǎn)換器AD[Q](其中轉(zhuǎn)換器的數(shù)目為(P+Q))。轉(zhuǎn)換器DA[p](其中，p=l?P)中的每一個為數(shù)字模擬轉(zhuǎn)換器(例如和差數(shù)字模擬轉(zhuǎn)換器(sigma-delta DAC))，可將信號Sa[p，0]轉(zhuǎn)換為信號Sa[p，Nu+2]，其中信號Sa[p，0]為數(shù)字輸入信號，信號Sa[p，Nu+2]為模擬輸出信號。轉(zhuǎn)換器AD[q](其中，q=l?Q)中的每一個為模擬數(shù)字轉(zhuǎn)換器(例如，和差模擬數(shù)字轉(zhuǎn)換器(sigma-deltaADC))，可將信號Sb[q，0]轉(zhuǎn)換為信號Sb[q，Nd+l]，其中信號Sb[q,0]為模擬輸入信號，信號Sb[q，Nd+l]為模擬輸出信號?？缧酒B接電路111與跨芯片連接電路112分別形成于芯片101與芯片102中，將轉(zhuǎn)換器DA[p](其中，P=I?P)中的每一個分割為分別形成于芯片101與芯片102中的分部Xl [P]與分部X2 [p]，并且，也將轉(zhuǎn)換器AD [q](其中，q=l?Q)中的每一個分割為分別形成于芯片101與芯片102的分部Yl [q]與分部Y2[q]。S卩，信號處理系統(tǒng)100的分布至少跨越兩個芯片(芯片101與芯片102)。
[0013]芯片101包括用于信號交換的外接的數(shù)據(jù)球腳(針腳)Da[l]至數(shù)據(jù)球腳(針腳)Da[K](其中數(shù)據(jù)球腳的數(shù)目為K)，以及一個外接的時鐘信號球腳(針腳)B1，用以接收時鐘信號CK1。對應(yīng)地，芯片102包括用于信號交換的外接的數(shù)據(jù)球腳Db [I]至數(shù)據(jù)球腳Db[K](其中數(shù)據(jù)球腳的數(shù)目為K)，以及外接的時鐘信號球腳B2，用以傳輸時鐘信號CK1。每一對數(shù)據(jù)球腳Da[k]與數(shù)據(jù)球腳Db[k](其中，k=l?K)相互耦接，時鐘信號球腳BI則與時鐘信號球腳B2相互耦接。通過數(shù)據(jù)球腳Da[l]至數(shù)據(jù)球腳Da[K]以及數(shù)據(jù)球腳Db[l]至數(shù)據(jù)球腳Db [K]，跨芯片連接電路111與跨芯片連接電路112相互耦接，以根據(jù)時鐘信號CKl的時序進行雙向數(shù)據(jù)傳輸。相應(yīng)地，可相互通信的跨芯片連接電路111與跨芯片連接電路112便可為各轉(zhuǎn)換器DA[p](其中，p=l?P)將信號由分部Xl [P]傳輸至分部X2 [p]，并為各轉(zhuǎn)換器AD[q](其中，q=l?Q)將信號由分部Y2[q]傳輸至分部Yl[q]，以便使轉(zhuǎn)換器DA[p]中的每一個可完成信號Sa[p，O]至信號Sa[p，Nu+2]的數(shù)字至模擬轉(zhuǎn)換(其中，信號Sa[p，O]為數(shù)字輸入信號，信號Sa[p, Nu+2]為模擬輸出信號)，并使轉(zhuǎn)換器AD[q]中的每一個可完成信號Sb[q，0]至信號Sb[q，Nd+l]的模擬至數(shù)字轉(zhuǎn)換(其中，信號Sb[q，0]為模擬輸入信號，信號Sb[q，Nd+l]為數(shù)字輸出信號)。
[0014]根據(jù)本發(fā)明的實施方式，信號處理系統(tǒng)100可以是音頻編譯碼系統(tǒng)，用于在數(shù)字音頻信號與模擬音頻信號間轉(zhuǎn)換，芯片101可以是高速數(shù)字集成電路，以先進、高成本的小尺寸(如奈米級)工藝所制造;芯片102則可以是混合信號集成電路，以成熟、低成本的大尺寸(如微米級)工藝所制造。轉(zhuǎn)換器DA[1]至轉(zhuǎn)換器DA[P]用于P個聲道的立體音頻播放，其中，信號Sa[1，O]至信號Sa[P，O]為P個聲道的待播放數(shù)字音源信號，由數(shù)字接口電路DI(形成于芯片101中)提供，并由轉(zhuǎn)換器DA[1]至轉(zhuǎn)換器DA[P]分別轉(zhuǎn)換為信號Sa[l，Nu+2]至信號Sa[P，Nu+2]，使信號Sa[1，Nu+2]至信號Sa[P，Nu+2]能用以驅(qū)動P個揚聲器(未圖不)(其中，信號Sa[l, Nu+2]至信號Sa[P, Nu+2]為模擬輸出信號)。另一方面，轉(zhuǎn)換器AD[1]至轉(zhuǎn)換器AD[Q]則用于Q個聲道的立體音頻收集，其中，信號Sb[l，0]至信號Sb[Q，0]為Q個麥克風(fēng)(圖未示)所檢出的模擬音頻信號，會由轉(zhuǎn)換器AD[1]至轉(zhuǎn)換器AD[Q]分別轉(zhuǎn)換為信號Sb[l，Nd+l]至信號Sb[Q，Nd+l](其中，信號Sb[l，Nd+l]至信號Sb[Q, Nd+1]為數(shù)字輸出信號)，并傳送到數(shù)字接口電路DI進行收集。根據(jù)本發(fā)明的實施方式，數(shù)目P可以等于2以支持左右兩聲道，數(shù)目Q也可以等于2。
[0015]如圖1所示,轉(zhuǎn)換器DA[p](其中，p=l?P)中的每一個包括串接的單元U[p, I]至單元U[p，Nu](其中，串接的單元的數(shù)目為Nu)，耦接于末尾的單元U[p，Nu]的數(shù)字模擬接口電路IA[p]，以及耦接于數(shù)字模擬接口電路IA[p]的數(shù)字模擬級(DAC stage) DAs [p]。在本發(fā)明一個實施方式中，數(shù)目Nu可以等于3。單元U[p，i](其中，i=l?Nu)中的每一個可以是升采樣濾波器，用以增加采樣頻率(sampling rate)(采樣率)。轉(zhuǎn)換器DA[p]中的每一個的領(lǐng)頭的單元U[p，I]可接收信號Sa[p，0](其中，信號Sa[p，0]為數(shù)字輸入信號)，并相應(yīng)地提供采樣頻率較高的信號Sa[p，I];每一個后續(xù)的單元U[p，i](其中，i>l)可接收先前的單元U[p，1-1](圖未示)提供的信號Sa[p，1-1]，并相應(yīng)地提供采樣頻率較高的信號Sa[p，i]。即，信號Sa[p，0]至信號Sa[p，Nu]分別穿過(Nu+1)個不同頻率的頻率接口，如(Nu+Ι)個采樣頻率漸增的頻率接口。單元U[p，i](其中，i=l?Nu)的升采樣可在升采樣后的信號Sa[p，i]中增加采樣的數(shù)目，例如，可于信號Sa[p，1-1]中的兩相鄰采樣間進行內(nèi)插，以便使信號Sa[p，i]中的單位時間采樣數(shù)目大于信號Sa[p，1-1]中的單位時間采樣數(shù)目。數(shù)字模擬接口電路IA[p]可用和差調(diào)制來對末尾的單元U[p，Nu]所提供的信號Sa[p，Nu]進行調(diào)制，以形成調(diào)制后的信號Sa[p，Nu+l](其中，信號Sa[p，Nu+l]為數(shù)字信號)，數(shù)字模擬級DAs[p]則可將調(diào)制后的信號Sa[p，Nu+1]轉(zhuǎn)換為信號Sa[p，Nu+2](其中，信號Sa[p，Nu+2]為模擬輸出信號)。
[0016]在各轉(zhuǎn)換器DA [p]的單元U [P，I]至單元U [P，Nu]中，跨芯片連接電路111與跨芯片連接電路112在信號Sa[p，ix]對應(yīng)的頻率接口將轉(zhuǎn)換器DA[p]分割為分部Xl [P]與分部X2[p],其中,標志(index)ix是由I至Nu中選出的一個定值。根據(jù)本發(fā)明的一個實施方式，信號Sa[p，ix]的采樣頻率為信號Sa[p，0]至信號Sa[p，?χ-1]的采樣頻率的4至16倍。根據(jù)本發(fā)明另一個實施方式，若選出的標志ix小于數(shù)目Nu，形成于芯片101的分部Xl [p]包括單元U [P, I]至單元U [P, ix],形成于芯片102的分部X2[p]則包括單元U [p, ix+Ι]至單元U [P, Nu]、數(shù)字模擬接口電路IA [p],以及數(shù)字模擬級DAs [p]。若選擇標志ix時使其等于數(shù)目Nu,則分部Xl [p]會包括單元U [P, I]至單元U [P, Nu],分部X2 [p]則包括數(shù)字模擬接口電路IA [p]與數(shù)字模擬級DAs [p]。
[0017]如圖1所示,轉(zhuǎn)換器AD[q](其中，q=l~Q)中的每一個包括串接的單元D[q, I]至單元D [q，Nd](其中，串接的單元的數(shù)目為Nd)，耦接于領(lǐng)頭的單元D [q，I]的模擬數(shù)字接口電路ID [q]，與耦接于模擬數(shù)字接口電路ID [q]的模擬數(shù)字級(ADC stage) ADs [q]。在本發(fā)明一個實施方式中，數(shù)目Nd可被設(shè)定為數(shù)目Nu，例如3。可整合模擬數(shù)字接口電路ID [q]與模擬數(shù)字級ADs[q]以通過和差調(diào)制來調(diào)制信號Sb [q，O]，并相應(yīng)地提供調(diào)制后信號Sb[q，l](其中，信號Sb[q，l]為數(shù)字信號)。單元D[q，j](其中，j=l~Nd)中的每一個可在兩相鄰頻率接口間轉(zhuǎn)換不同的頻率；舉例來說，各單元D[q，j]可以是降采樣濾波器，用以降低采樣頻率(采樣率)。轉(zhuǎn)換器AD[q]的領(lǐng)頭的單元D[q，l]可接收信號Sb[q，l]并相應(yīng)地提供采樣頻率較低的信號Sb[q，2]，每一個后續(xù)的單元D[q，j](其中，j>l并且j<Nd)則可接收先前的單元D[q，j-1](圖未示)提供的信號Sb[q，j]，并相應(yīng)地向后續(xù)的單元D[q，j+1](圖未示)提供采樣頻率較低的信號Sb [q，j+l]。末尾的單元D[q，Nd]可接收先前的單元D [q，Nd-1](圖未示)的信號Sb [q, Nd]，并相應(yīng)地提供采樣頻率較低的信號Sb[q，Nd+l]。即，信號Sb[q，l]至信號Sb[q，Nd+1]分別穿過(Nd+1)個不同頻率的頻率接口，如(Nd+Ι)個采樣頻率漸減的頻率接口。單元D[q，j](其中，j=l~Nd)的降采樣可在降采樣后的信號Sb[q，j+Ι]中減少采樣的數(shù)目，例如，可丟棄信號Sb [q，j]中的一些采樣，使信號Sb[q，j+Ι]的單位時間采樣數(shù)目小于信號Sb[q，j]的單位時間采樣數(shù)目。
[0018]在各轉(zhuǎn)換器AD [q]的單元D [q，I]至單元D [q，Nd]中，跨芯片連接電路111與跨芯片連接電路112在信號Sb[q，jx]對應(yīng)的頻率接口將轉(zhuǎn)換器AD [q]分割為分部Yl[q]與分部Y2[q]，其中，標志jx是由I至Nd中選出的一個定值。相應(yīng)地，若標志jx大于1，則形成于芯片102的分部Y2[q]包括模擬數(shù)字級ADs [q]、模擬數(shù)字接口電路ID [q]與單元D[q，I]至單元D[q, jx-1],形成于芯片101的分部Yl [q]則包括單元D [q, jx]至單元D [q, Nd]。若標志jx被選定為I，則形成于芯片102的分部Y2[q]包括模擬數(shù)字級ADs [q]與模擬數(shù)字接口電路ID [q]，形成于芯片101的分部Yl [q]則包括單元D [q，I]至單元D [q，Nd]。
[0019]因為各轉(zhuǎn)換器DA[p]在單元U[p，ix]與單元U[p，ix+1]之間被分害lj，信號Sa[p，ix](可視為跨單元信號)需由分部Xl [p]的單元U[p，ix]轉(zhuǎn)送至分部X2[p]的單元U[p, ix+1] ο為達成此信號轉(zhuǎn)送,跨芯片連接電路111能夠排列(arrange)分部Xl [I]至分部Xl [P]的信號Sa[l，ix]至信號Sa[P，ix]中的采樣，以形成串流sf I [I]至串流sf I [K](其中，串流的數(shù)目為K)，并通過跨芯片連接電路111上的數(shù)據(jù)球腳Da[l]至數(shù)據(jù)球腳Da[K]分別傳輸串流sfl [I]至串流sfl [K]。根據(jù)時鐘信號CKl的時序，跨芯片連接電路112可通過跨芯片連接電路112的數(shù)據(jù)球腳Db[l]至數(shù)據(jù)球腳Db[K]接收串流sfl[l]至串流sfl [K]，并重新排列串流sfl [I]至串流sfl[K]中的采樣，并相應(yīng)地取得轉(zhuǎn)換器DA[1]至轉(zhuǎn)換器DA[P]的分部X2[l]至分部X2[P]的信號Sa[1，ix]至信號Sa[P，ix]。
[0020]可選擇地，跨芯片連接電路111進一步可根據(jù)分部Xl [I]至分部Xl [P]的信號Sa[l, ix]至信號Sa[P, ix]而將誤差校正信息(如誤差校正碼(error correct1n code))附加至串流sfl [I]至串流sfl [K]。當跨芯片連接電路112取得分部X2 [I]至分部X2[P]的信號Sa[l，ix]至信號Sa[P，ix]時，跨芯片連接電路112能夠進一步通過檢查誤差校正信息，而偵測接收的串流sfl [I]至串流sfl [K]的誤差；以及若有需要且有可能，則根據(jù)誤差校正信息校正串流sfl [I]至串流sfl [K]。
[0021]同理，由于各轉(zhuǎn)換器AD[q]在單元D[q，jx_l]與D[q，jx]之間被分害lj，信號Sb[q, jx](可視為跨單元信號)需由分部Y2[q]的單元D[q, jx_l]轉(zhuǎn)送至分部Yl [q]的單元D[q，jx]。為達成此信號轉(zhuǎn)送，跨芯片連接電路112能夠排列分部Y2[l]至分部Y2[Q]的信號Sb[l，jx]至信號Sb[Q，jx]中的采樣，以形成串流sel[l]至串流sel[K](其中，串流的數(shù)目為K)，并通過芯片102的數(shù)據(jù)球腳Db [I]至數(shù)據(jù)球腳Db [K]分別傳輸串流sel[l]至串流sel[K]。通過芯片101的數(shù)據(jù)球腳Da[l]至數(shù)據(jù)球腳Da[K]，跨芯片連接電路111進一步可接收串流sel [I]至串流sel [K],并重新排列串流sel [I]至串流sel[K]中的采樣，并相應(yīng)地取得轉(zhuǎn)換器AD [I]至轉(zhuǎn)換器AD [Q]的分部Yl [I]至分部Yl [Q]的信號Sb[l，jx]至信號Sb[Q, jx] ο
[0022]可選擇地，跨芯片連接電路112進一步可根據(jù)分部Y2[I]至分部Y2[Q]的信號Sb [I, jx]至信號Sb[Q, jx]而將誤差校正信息附加至串流sel [I]至串流sel [K]。當跨芯片連接電路111取得分部Yl [I]至分部Yl [Q]的信號Sb[l，jx]至信號Sb[Q，jx]時，跨芯片連接電路111能夠進一步通過檢查誤差校正信息，而偵測接收的串流sel [I]至串流sel [K]的誤差；以及若有需要且有可能，則根據(jù)誤差校正信息校正串流sel [I]至串流sel [K]。
[0023]在一個實施方式中，數(shù)目K小于數(shù)目Nu或數(shù)目Nd，因此實現(xiàn)(P+Q)個聲道所需的腳位數(shù)(即數(shù)目K)可以縮減。舉例來說，數(shù)目K可被設(shè)定為I ;即，在分部Xl [I]至分部Xl [P]、分部Yl [I]至分部Yl [Q]與分部X2[l]至X2[P]、分部Y2[l]至分部Y2[Q]之間所需的跨芯片信號傳輸可用單一一對數(shù)據(jù)球腳Da[l]與數(shù)據(jù)球腳Db[l]與一對時鐘信號球腳BI與時鐘信號球腳B2來予以實現(xiàn)。在數(shù)目K等于I的情形下，跨芯片連接電路111可將并行的信號Sa[l，ix]至信號Sa[P，ix]中的采樣(與選擇性附加的誤差校正信息)串行化(serialize)為單一的串流sfl [I],并通過配置給信號處理系統(tǒng)100的單一數(shù)據(jù)球腳Da[l]傳輸單一的串流sfl[l]。舉例來說，跨芯片連接電路111可依序傳輸信號Sa[l，ix]中的某一采樣的每一比特(若采用選擇性的誤差校正功能，則將傳輸信號Sa[l，ix]中的某一采樣與誤差校正碼一起傳輸)，再為依序傳輸信號Sa[2, ix]中同一米樣時點的米樣的每一比特(及其誤差校正碼)，以此類推。對應(yīng)地，跨芯片連接電路112可由單一數(shù)據(jù)球腳Db[l]接收單一的串流sfl[l],對串流sfl[l]中的采樣進行解串行化(de-serialize),以便為轉(zhuǎn)換器DA[1]至轉(zhuǎn)換器DA[P]的分部X2[l]至分部X2[P]恢復(fù)并行的信號Sa[l，ix]至信號Sa[P，ix]。舉例來說，跨芯片連接電路112可緩沖(例如用正反器)在串流sfl[l]中依序收到的比特，并計數(shù)收到的比特是否已足夠組合出一個采樣(及其誤差校正碼)，相應(yīng)地群組收到的比特，以便為重建并行的信號Sa[l，ix]至信號Sa[P，ix]的同一采樣時點的采樣(及其誤差校正碼，并對每一個采樣進行誤差偵測與校正)；如此，信號Sa[l，ix]至信號Sa[P, ix]就可被傳輸至分部X2[l]至分部X2[P]。
[0024]反之亦然，在數(shù)目K等于I的情形下，跨芯片連接電路112可將并行的信號Sb[l, jx]至信號Sb[Q，jx]中的采樣(與選擇性附加的誤差校正信息)串行化為單一的串流sel [I]，并通過單一的數(shù)據(jù)球腳Db [I]傳輸串流sel [I]。作為響應(yīng)，跨芯片連接電路111可由單一數(shù)據(jù)球腳Da[l]接收單一的串流sel[l]，對串流sel[l]中的采樣進行解串行化，以便為轉(zhuǎn)換器AD[1]至轉(zhuǎn)換器AD[Q]的分部Yl[l]至分部Y1[Q]恢復(fù)并行的信號Sb[l，jx]至信號Sb[Q, jx] ο
[0025]與需要支持復(fù)雜的通信層和協(xié)議(例如，Slimbus)的復(fù)雜電路相比，由于跨芯片連接電路111與跨芯片連接電路112只需執(zhí)行簡單的功能，例如數(shù)據(jù)排列與重新排列(以及選擇性的誤差校正)，因此跨芯片連接電路111與跨芯片連接電路112可用相當簡單的電路來實現(xiàn)。雖然信號Sa[l，0]至信號Sa[P，0]可以是脈沖編碼調(diào)制(PCM，pulse-codemodulat1n)的數(shù)字信號，信號Sa[l，ix]至信號Sa[P，ix]不需要是脈沖編碼調(diào)制的數(shù)字信號。
[0026]在本發(fā)明的一個實施方式中，時鐘信號CKl由跨芯片連接電路112供應(yīng)至跨芯片連接電路111 ;時鐘信號CKl對齊于芯片102中分部X2 [I]至分部X2[P]與分部Y2[l]至分部Y2[Q]的時序，因此跨芯片連接電路112可同步串流sfl [.]與串流sel[.]以對齊分部Χ2[.]與分部Υ2[.]的時序。為滿足分部Xl[.]、分部Χ2[.]、分部Υ1[.]與分部Υ2[.]的操作時序，時鐘信號CKl的時鐘速率，以及串流sfl [I]至串流sfl [K]與串流sel [I]至串流sel [K]的吞吐量，可根據(jù)至少一個下述因素來決定:數(shù)目P與數(shù)目Q的值，數(shù)目K的值，信號Sa[p，ix]與信號Sb[q，jx]中各采樣(與誤差校正信息)的比特數(shù)，以及信號Sa[p，ix]與信號Sb[q，jx]的采樣頻率。舉例來說，若數(shù)目P及/或數(shù)目Q的數(shù)值越大、若數(shù)目K的值越小、以及/或者若信號Sa[.，ix]與信號Sb[.，jx]的采樣頻率越高，則時鐘信號CKl的時鐘速率也應(yīng)該設(shè)置越高。在數(shù)目P =數(shù)目Q = 2的情形下，將數(shù)目K設(shè)定為I應(yīng)是技術(shù)上適當可行的。考慮時鐘速率，若數(shù)目P或數(shù)目Q大于2，數(shù)目K可以被設(shè)定成2、3或更大。即，僅采用一對時鐘信號球腳時，數(shù)目K可以是可增減的(scalable)。
[0027]根據(jù)圖1所示的升采樣與降采樣結(jié)構(gòu)，信號Sa[p，i]的頻率高于信號Sa[p，i_l]的頻率(其中，i=l?Nu);另一方面，信號Sb[q，j]的頻率高于信號Sb[q，j+Ι]的頻率(其中，j=l?Nd)。通過改變分割的頻率接口(例如，從I至Nu中選擇標志ix,以及/或者從I至Nd中選擇標志jx)及/或腳位數(shù)(數(shù)目K)，本發(fā)明便可提供設(shè)計的彈性，以優(yōu)化信號處理系統(tǒng)100的總實現(xiàn)成本。
[0028]在數(shù)目K之值維持不變的情形下，若標志ix的值越接近數(shù)目Nu及/或標志jx的值越接近1，則要由芯片101實現(xiàn)的電路(例如，更多的單元U[p，.]與D[q，.])越多，而要由芯片102實現(xiàn)的電路則越少；另外，因為分割的頻率接口對應(yīng)于采樣頻率更高的信號，數(shù)據(jù)球腳Da[l]至Da[K]與Db[l]至Db[K]的吞吐量，連同時鐘信號CKl的時鐘速率，也都需要增加。要在芯片101中實現(xiàn)更多電路，成本與布局面積均要增加，而高速的跨芯片連接也會增加成本；然而，由于芯片102只需以較小布局實現(xiàn)較少的電路，又可降低成本。制造芯片101與102采用的制造技術(shù)也會影響成本的平衡，若芯片101是以先進小尺寸工藝所制造的，實現(xiàn)更多電路的額外布局面積不一定會大幅增加；另一方面，若芯片102是以成熟大尺寸工藝所制造的，其降低成本的效果也會受影響。另外，數(shù)目K之值也會影響成本；將數(shù)目K增加，跨芯片連接的吞吐量與時鐘速率可以減少，使成本降低，但較大的數(shù)目K也會增加腳位數(shù)與跨芯片布線的復(fù)雜度，這又會抵減成本降低的影響。
[0029]雖然以直覺估算信號處理系統(tǒng)100的實施成本是相當困難的，但針對分割頻率接口與數(shù)目K的不同選擇，還是可以用計算機精確計算不同選擇下的成本。比較各種選擇下的成本，便可采用成本最低的選擇來實際實現(xiàn)信號處理系統(tǒng)100。
[0030]請參考圖2，圖2為根據(jù)本發(fā)明實施方式的信號處理系統(tǒng)200的示意圖。遵循圖1所示的結(jié)構(gòu)，圖2中的信號處理系統(tǒng)200的分布跨越芯片201與芯片202，并采用三級升采樣以用于數(shù)字至模擬轉(zhuǎn)換，以及三級降采樣以用于模擬至數(shù)字轉(zhuǎn)換，因此數(shù)目Nu =數(shù)目Nd = 3。信號處理系統(tǒng)200包括轉(zhuǎn)換器DA[1]至轉(zhuǎn)換器DA[P]以及轉(zhuǎn)換器AD[1]至轉(zhuǎn)換器AD[Q]。其中，轉(zhuǎn)換器DA[1]至轉(zhuǎn)換器DA[P]為數(shù)字模擬轉(zhuǎn)換器且數(shù)目為P ;轉(zhuǎn)換器AD[I]至轉(zhuǎn)換器AD[Q]為模擬數(shù)字轉(zhuǎn)換器且數(shù)目為Q。各轉(zhuǎn)換器DA[p](其中，p=l?P)包括用于升采樣的單元U[p，l]至單元U[p，3]、數(shù)字模擬接口電路IA[p]與數(shù)字模擬級DAs[p]。各轉(zhuǎn)換器AD[q](其中，q=l?Q)包括模擬數(shù)字級ADs [q]、模擬數(shù)字接口電路ID [q]，以及用于降采樣的單元D [q，I]至單元D[q，3]。
[0031]芯片201中有數(shù)字接口電路DI，可提供頻率為fs的信號Sa [1，O]至信號Sa [P，O]，其中信號Sa[l，O]至信號Sa[P，O]為數(shù)字輸入信號。信號Sa[p，O](其中，p=l?P)由單元U[p，l]升采樣，以提供頻率為L*fs的信號Sa[p，l];即，單元U[p，l]的升采樣操作可將信號Sa[p，0]的頻率fs乘上乘頻因子L。類似地，單元U[p，2]與單元U[p，3]通過升采樣可分別提供乘頻因子M與乘頻因子N，因此可分別輸出頻率為L*M*fs的信號Sa[p，2]與頻率為 L*M*N*fs 的信號 Sa [P, 3]。
[0032]在各轉(zhuǎn)換器AD [q]中，模擬數(shù)字級ADs [q]與模擬數(shù)字接口電路ID [q]可協(xié)同操作，接收信號Sb[q，0](其中，信號Sb[q，0]為模擬輸入信號)，并相應(yīng)地提供一個頻率為L*M*N*fs的信號Sb[q，I](其中，信號Sb [q，I]為數(shù)字信號)。信號Sb [q，I]會由單元D [q，I]降采樣，以提供一個頻率為L*M*fs的信號Sb[q，2] ;8卩，單元D[q，I]的降采樣操作將信號Sb[q,0]的頻率L*M*N*fs除以除頻因子N。類似地，單元D[q，2]與D[q，3]通過降采樣可分別提供除頻因子M與除頻因子L，因此可分別輸出頻率為L*fs的信號Sb[q，3]與頻率為fs 的信號 Sb[q, 4]。
[0033]通過選擇標志ix與標志jx都等于2來分割信號處理系統(tǒng)200，以及跨芯片連接通過選擇數(shù)目K等于I來建立。相應(yīng)地，各轉(zhuǎn)換器DA[P]被分段為分部Xl [P]與分部X2[P]，分部Xl [P]與分部X2[p]分別由芯片201與芯片202來實現(xiàn)；單元U[p，I]與單元U[p，2]包括于分部Xl [P]中，單元U[p，3]則屬于分部X2[p]。分部Xl[l]至分部X1[P]所提供、頻率為L*M*fs的信號Sa [1，2]至信號Sa [P，2]，通過在跨芯片連接電路211與跨芯片連接電路212的單一一對數(shù)據(jù)球腳Da[l]與數(shù)據(jù)球腳Db[l]上的單一串流sf2，傳輸至分部X2[I]至分部X2[P]。
[0034]類似地，各轉(zhuǎn)換器AD[q]被分段為分部Yl [q]與分部Y2 [q]，分部Yl [q]與分部Y2[q]分別由芯片201與芯片202實現(xiàn)；單元D[q，2]與單元D[q，3]包括于分部Yl [q]中，單元D[q，l]則屬于分部Y2[q]。分部Y2[l]至分部Y2[Q]所提供、頻率為L*M*fs的信號Sb[l, 2]至信號Sb[Q，2]，通過在跨芯片連接電路212與跨芯片連接電路211的單——對數(shù)據(jù)球腳Db[l]與數(shù)據(jù)球腳Da[l]上的單一串流se2，傳輸至分部Yl[l]至分部Yl [Q]。時鐘信號CK2由芯片202的時鐘信號球腳Β2傳輸至芯片201的時鐘信號球腳BI，以為串流sf2與串流se2提供時序。時鐘信號CK2的時鐘速率與串流sf2和串流se2的吞吐量根據(jù)頻率L*M*fs來決定，以滿足雙向串行傳送信號Sa[l，2]至信號Sa[P，2]與信號Sb[l，2]至信號Sb[Q, 2]所要求的時序。
[0035]請參考圖3，圖3為根據(jù)本發(fā)明實施方式的信號處理系統(tǒng)300的示意圖。與圖2類似，圖3所示的信號處理系統(tǒng)300跨越芯片301與芯片302，并包括轉(zhuǎn)換器DA[I]至轉(zhuǎn)換器DA[P]以及轉(zhuǎn)換器AD [I]至轉(zhuǎn)換器AD [Q]。其中，轉(zhuǎn)換器DA[I]至轉(zhuǎn)換器DA[P]為數(shù)字模擬轉(zhuǎn)換器，轉(zhuǎn)換器AD[I]至轉(zhuǎn)換器AD[Q]為模擬數(shù)字轉(zhuǎn)換器。各轉(zhuǎn)換器DA[p](其中，p=l?P)由數(shù)字接口電路DI接收采樣頻率為fs的信號Sa[p，0]，并包括升采樣的單元U[p，I]至單元U [p，3]，因此頻率為fs的信號Sa [p，O]可被轉(zhuǎn)換為頻率為L*fs的信號Sa [p，I]，頻率為L*M*fs的信號Sa [p，2]，以及頻率為L*M*N*fs的信號Sa [p，3]。各轉(zhuǎn)換器AD [q](其中，q=l?Q)對信號Sb[q，O]進行和差模擬至數(shù)字轉(zhuǎn)換，并相應(yīng)地提供采樣頻率為L*M*N*fs的信號Sb[q，l](其中，信號Sb[q，l]為數(shù)字信號)，并包括降采樣的單元D[q，I]至單元D[q, 3]，因此頻率為L*M*N*fs的信號Sb[q，I]可被轉(zhuǎn)換為頻率為L*M*fs的信號Sb[q，2]，頻率為L*f s的信號Sb [q, 3]，以及頻率為f s的信號Sb [q, 4]。
[0036]在數(shù)目K同為I的情形下，圖2與圖3所示的兩個實施方式的差異之一在于:圖3所示的信號處理系統(tǒng)300分割在信號Sa[p，I]與信號Sb[q，3]所關(guān)聯(lián)的頻率為L*fs的頻率接口。相應(yīng)地，各轉(zhuǎn)換器DA [p]被分段為分部Xl [P]與分部X2 [p]，分部Xl [p]與分部X2[p]分別由芯片301與芯片302實現(xiàn)；分部Xl [P]包括單元U[p，I]，分部X2 [p]則包括單元U [P，2]與單元U [P，3]。通過在跨芯片連接電路311與跨芯片連接電路312的單——對數(shù)據(jù)球腳Da[l]與數(shù)據(jù)球腳Db[l]上的單一的串流sf3，分部Xl[l]至分部X1[P]所分別提供的信號Sa[l，l]至信號Sa[P，l](頻率為L*fs)可被傳輸至分部X2[I]至分部X2[P]。
[0037]類似地，各轉(zhuǎn)換器AD[q]被分段為分部Yl [q]與分部Y2 [q]，分部Yl [q]與分部Y2[q]分別由芯片301與分部302實現(xiàn)；分部Yl [q]包括單元D [q，3]，分部Y2[q]則包括單元D[q，2]與單元D[q，l]。通過在單一一對數(shù)據(jù)球腳Db[l]與數(shù)據(jù)球腳Da[l]上的單一的串流se3，分部Y2[l]至分部Y2[Q]所分別提供的信號Sb[1，3]至信號Sb[Q，3](頻率為L*fs)可被傳輸至分部Yl [I]至分部Yl [Q]。時鐘信號CK3由芯片302的時鐘信號球腳B2傳輸至芯片301的時鐘信號球腳BI，以為串流sf3與串流se3提供時序。
[0038]比較圖2與圖3的兩個實施方式，因為信號處理系統(tǒng)200 (如圖2所示)分割于較高的頻率L*M*fs的頻率接口，信號處理系統(tǒng)300 (如圖3所示)則分割于較低的頻率L*fs的頻率接口，時鐘信號CK2 (如圖2所示)的時鐘速率需高于時鐘信號CK3 (如圖3所示)的時鐘速率。串流sf2與串流se2 (如圖2所示)的吞吐量也需高于串流sf3與串流se3 (如圖3所示)的吞吐量。然而，芯片302 (如圖3所示)比芯片202 (如圖2所示)需要更多電路來實現(xiàn)。
[0039]請參考圖4，圖4為根據(jù)本發(fā)明實施方式的信號處理系統(tǒng)400的示意圖。與圖2及圖3類似，圖4所示的信號處理系統(tǒng)400的分布跨越芯片401與芯片402，并包括轉(zhuǎn)換器DA[1]至轉(zhuǎn)換器DA[P]以及轉(zhuǎn)換器AD[1]至轉(zhuǎn)換器AD[Q]。其中，轉(zhuǎn)換器DA[1]至轉(zhuǎn)換器DA[P]為數(shù)字模擬轉(zhuǎn)換器，轉(zhuǎn)換器AD[1]至轉(zhuǎn)換器AD[Q]為模擬數(shù)字轉(zhuǎn)換器。各轉(zhuǎn)換器DA[p](其中，p=l?P)由數(shù)字接口電路DI接收采樣頻率為fs的信號Sa[p，O]，并包括升采樣的單元U [P, I]至U [P, 3],因此頻率為fs的信號Sa [P, O]可被轉(zhuǎn)換為頻率為L*fs的信號Sa[p，I]，頻率為L*M*fs的信號Sa[p，2]，以及頻率為L*M*N*fs的信號Sa[p，3]。各轉(zhuǎn)換器AD[q](其中，q=l?Q)對信號Sb[q，0]進行和差模擬至數(shù)字轉(zhuǎn)換，并相應(yīng)地提供采樣頻率為L*M*N*fs的信號Sb[q, I],并包括降采樣的單元D [q, I]至單元D[q, 3],因此頻率為L*M*N*fs的信號Sb[q，I]可被轉(zhuǎn)換為頻率為L*M*fs的信號Sb[q，2]，頻率為L*fs的信號Sb [q, 3]，以及頻率為f s的信號Sb [q, 4]。
[0040]在數(shù)目K同為I的情形下，圖2至圖4所示的兩個實施方式的差異之一在于:圖4信號處理系統(tǒng)400分割在信號Sa[p，3]與信號Sb[q，I]所關(guān)聯(lián)的頻率為L*M*N*fs頻率接口。相應(yīng)地，各轉(zhuǎn)換器DA[p]被分段為分部Xl [P]與分部X2 [p]，分部Xl [p]與分部X2[p]分別由芯片301與芯片302實現(xiàn)；分部Xl [P]包括單元U[p，I]、單元U[p，2]與單元U[p，3]，分部X2[p]則包括轉(zhuǎn)換器DA[p]的其余電路，如數(shù)字模擬接口電路IA[p]與數(shù)字模擬級DAs[p]。通過在跨芯片連接電路411與跨芯片連接電路412的單——對數(shù)據(jù)球腳Da[l]與數(shù)據(jù)球腳Db[l]上的單一的串流sf4，分部Xl[l]至分部X1[P]所分別提供的信號Sa[l，3]至信號Sa[P，3](頻率為L*M*N*fs)可被傳輸至分部X2[l]至分部X2[P]。
[0041]類似地，各轉(zhuǎn)換器AD[q]被分段為分部Yl [q]與分部Y2 [q]，分部Yl [q]與分部Y2[q]分別由芯片401與402實現(xiàn);分部Yl[q]包括單元D [q，I]至單元D[q，3]，分部Y2[q]則轉(zhuǎn)換器AD [q]的其余電路，如模擬數(shù)字級ADs [q]與模擬數(shù)字接口電路ID [q]。通過在單一一對數(shù)據(jù)球腳Db [I]與數(shù)據(jù)球腳Da[I]上的單一的串流se4，分部Y2[l]至分部Y2[Q]所分別提供的信號Sb[l，I]至信號Sb[Q，I](頻率為L*M*N*fs)可被傳輸至分部H [I]至分部Yl [Q]。時鐘信號CK4由芯片402的時鐘信號球腳B2傳輸至芯片401的時鐘信號球腳BI，以為串流sf4與串流se4提供時序。
[0042]比較圖2至圖4的多個實施方式，因為信號處理系統(tǒng)400 (如圖4所示)分割于較高的頻率L*M*N*fs的頻率接口，信號處理系統(tǒng)300 (如圖3所示)與信號處理系統(tǒng)200 (如圖2所示)則分別被分割于較低的頻率L*fs與頻率L*M*fs的頻率接口，時鐘信號CK4 (如圖4所示)的時鐘速率需高于時鐘信號CK3 (如圖3所示)與時鐘信號CK2 (如圖2所示)的時鐘速率。串流sf4與串流se4 (如圖4所示)的吞吐量也需高于串流sf3與串流se3 (如圖3所示)的吞吐量和串流sf2與串流se2 (如圖2所示)的吞吐量。雖然芯片402 (如圖4所示)需實現(xiàn)的電路最少，利用跨芯片連接電路411與跨芯片連接電路412實現(xiàn)高速跨芯片連接卻可能會增加成本。
[0043]在圖2至圖4的各個實施方式中，轉(zhuǎn)換器DA[.]與轉(zhuǎn)換器AD [.]被分割于相同頻率的頻率接口。圖2中，各轉(zhuǎn)換器DA[p]與各轉(zhuǎn)換器AD[q]被分割于頻率為L*M*fs的頻率接口。圖3中，各轉(zhuǎn)換器DA[p]與各轉(zhuǎn)換器AD[q]被分割于頻率為L*fs的頻率接口。圖4中，各轉(zhuǎn)換器DA[p]與各轉(zhuǎn)換器AD[q]被分割于頻率為L*M*N*fs的頻率接口。然而，轉(zhuǎn)換器DA[p]與轉(zhuǎn)換器AD[q]也可被分割于不同頻率的頻率接口。請參考圖5與圖6，圖5為根據(jù)本發(fā)明實施方式的信號處理系統(tǒng)500的示意圖；圖6為根據(jù)本發(fā)明實施方式的信號處理系統(tǒng)600的不意圖。
[0044]與圖2至圖4類似，圖5所示的信號處理系統(tǒng)500的分布跨越芯片501與芯片502，并包括轉(zhuǎn)換器DA[1]至轉(zhuǎn)換器DA[P]以及轉(zhuǎn)換器AD[1]至轉(zhuǎn)換器AD[Q]。其中，轉(zhuǎn)換器DA[1]至轉(zhuǎn)換器DA[P]為數(shù)字模擬轉(zhuǎn)換器，轉(zhuǎn)換器AD[1]至轉(zhuǎn)換器AD[Q]為模擬數(shù)字轉(zhuǎn)換器。各轉(zhuǎn)換器各轉(zhuǎn)換器DA[p](其中，p=l?P)由數(shù)字接口電路DI接收采樣頻率為fs的信號Sa [p，O]，并包括升采樣的單元U [p，I]至單元U [p，3]，因此頻率為fs的信號Sa [p，O]可被轉(zhuǎn)換為頻率為L*fs的信號Sa[p，I]，頻率為L*M*fs的信號Sa[p，2]，以及頻率為L*M*N*fs的信號Sa[p，3]。各轉(zhuǎn)換器AD[q](其中，q=l?Q)對信號Sb [q，O]進行和差模擬至數(shù)字轉(zhuǎn)換，并相應(yīng)地提供采樣頻率為L*M*N*fs的信號Sb[q，1]，并包括降采樣的單元D[q，I]至單元D[q, 3],因此頻率為L*M*N*fs的信號Sb[q, I]可被轉(zhuǎn)換為頻率為L*M*fs的信號Sb [q, 2]，頻率為L*f s的信號Sb [q, 3]，以及頻率為f s的信號Sb [q, 4]。
[0045]在數(shù)目K同為I的情形下，圖2至圖5所示的各個實施方式的差異之一在于:圖5所示的信號處理系統(tǒng)500的數(shù)字模擬轉(zhuǎn)換器與模擬數(shù)字轉(zhuǎn)換器分割于不同頻率的頻率接口。各轉(zhuǎn)換器DA [p]分割于信號Sa [p，I]關(guān)聯(lián)的頻率為L*fs的頻率接口 ；各轉(zhuǎn)換器AD[q]分割于信號Sb[p，2]關(guān)聯(lián)的頻率為較高頻率的L*M*fs的頻率接口。相應(yīng)地，各轉(zhuǎn)換器DA[p]被分段為分部Xl [P]與分部X2 [p]，分部Xl [P]與分部X2[p]分別由芯片501與芯片502來實現(xiàn)；分部Xl [P]包括單元U [P, I],分部X2[p]則包括單元U [p, 2]與單元U [P, 3]。通過在跨芯片連接電路511與跨芯片連接電路512的單一一對數(shù)據(jù)球腳Da [I]與數(shù)據(jù)球腳Db [I]上的單一的串流Sf5，分部Xl [I]至分部Xl [P]所分別提供的信號Sa[l, I]至信號Sa[P，I](頻率為L*fs)可被傳輸至分部X2[l]至分部X2[P]。
[0046]類似地，各轉(zhuǎn)換器AD[q]被分段為分部Yl [q]與分部Y2 [q]，分部Yl [q]與分部Y2[q]分別由芯片501與芯片502來實現(xiàn);分部Yl[q]包括單元D [q，3]與單元D [q，2]，分部Y2[q]則包括單元D[q，I]。通過在單一一對數(shù)據(jù)球腳Db[l]與數(shù)據(jù)球腳Da[l]上的單一的串流se5，分部Y2[l]至分部Y2[Q]所分別提供的信號Sb[1，2]至信號Sb[Q，2](頻率為L*M*fs)可被傳輸至分部Yl [I]至分部Yl [Q]。時鐘信號CK5由芯片502的時鐘信號球腳B2傳輸至芯片501的時鐘信號球腳BI，以為串流sf5與串流se5提供時序。與串流sf5相比較，由于串流se5需串行較高的頻率(頻率L*M*fs)的信號Sb[l，2]至信號Sb[Q，2]，因此時鐘信號CK5的頻率速度可根據(jù)較高的頻率L*M*fs來決定，以滿足串流se5的時序需求，其中頻率L*M*fs為分割頻率。另一方面，串流sf5只需串行較低的頻率(頻率L*fs)的信號Sa[l，I]至信號Sa[P，I]，因此串流sf5的時序可根據(jù)時鐘信號CK5的除頻結(jié)果來決定。
[0047]與圖2至圖5類似，圖6的信號處理系統(tǒng)600由芯片601與芯片602整合實現(xiàn)，并包括轉(zhuǎn)換器DA[I]至轉(zhuǎn)換器DA[P]以及轉(zhuǎn)換器AD [I]至轉(zhuǎn)換器AD [Q]。其中，轉(zhuǎn)換器DA[I]至轉(zhuǎn)換器DA[P]為數(shù)字模擬轉(zhuǎn)換器，轉(zhuǎn)換器AD[1]至轉(zhuǎn)換器AD[Q]為模擬數(shù)字轉(zhuǎn)換器。各轉(zhuǎn)換器DA[p](其中，p=l?P)由數(shù)字接口電路DI接收采樣頻率為fs的信號Sa[p, O]，并包括升采樣的單元U[p, I]至單元U[p, 3],因此頻率為fs的信號Sa[p, O]可被轉(zhuǎn)換為頻率為L*fs的信號Sa [p，I]，頻率為L*M*fs的信號Sa [p，2]，以及頻率為L*M*N*fs的信號Sa [p，3]。各轉(zhuǎn)換器AD[q](其中，q=l?Q)對信號Sb[q，0]進行和差模擬至數(shù)字轉(zhuǎn)換，并相應(yīng)地提供采樣頻率為L*M*N*fs的信號Sb[q, I],并包括降采樣的單元D [q, I]至單元D[q, 3],因此頻率為L*M*N*fs的信號Sb[q，I]可被轉(zhuǎn)換為頻率為L*M*fs的信號Sb[q，2]，頻率為L*fs的信號Sb [q, 3]，以及頻率為f s的信號Sb [q, 4]。
[0048]在數(shù)目K設(shè)為I的情形下，圖2至圖6所示的各個實施方式的差異之一在于:圖6所示的信號處理系統(tǒng)600的數(shù)字模擬轉(zhuǎn)換器與模擬數(shù)字轉(zhuǎn)換器分別分割于較高與較低頻率的頻率接口。各轉(zhuǎn)換器DA[p]分割于信號Sa[p，2]關(guān)聯(lián)的頻率為L*M*fs頻率接口 ；各轉(zhuǎn)換器AD [q]分割于信號Sb [p，3]關(guān)聯(lián)的頻率為較低頻率的L*fs頻率接口。相應(yīng)地，各轉(zhuǎn)換器DA[p]被分段為分部Xl [P]與分部X2[p]，分部Xl [p]與分部X2[p]分別由芯片601與芯片602來實現(xiàn)；分部Xl [p]包括單元U [p，I]與單元U [p，2]，分部X2[p]則包括單元與U[p，3]。通過在跨芯片連接電路611與跨芯片連接電路612的單——對數(shù)據(jù)球腳Da[I]與數(shù)據(jù)球腳Db[l]上的單一的串流sf6，分部Xl[l]至分部X1[P]分別提供的信號Sa[l，2]至信號Sa[P，2](頻率為L*fs)可被傳輸至分部X2[l]至分部X2[P]。
[0049]類似地，各轉(zhuǎn)換器AD[q]被分段為分部Yl [q]與分部Y2 [q]，分部Yl [q]與分部Y2[q]分別由芯片601與芯片602來實現(xiàn);分部Yl[q]包括單元D[q，3]，分部Y2[q]則包括單元D[q，l]與單元D[q，2]。通過在單一一對數(shù)據(jù)球腳Db[l]與數(shù)據(jù)球腳Da[l]上的單一的串流se6，分部Y2[l]至分部Y2[Q]所分別提供的信號Sb[1，3]至信號Sb[Q，3](頻率為L*fs)可被傳輸至分部Yl [I]至分部Yl [Q]。時鐘信號CK6由芯片602的時鐘信號球腳B2傳輸至芯片601的時鐘信號球腳BI，以為串流sf6與串流se6提供時序。由于串流sf6需串行較高的頻率(頻率L*M*fs)的信號Sa[l，2]至信號Sa[P，2]，因此時鐘信號CK6的時鐘頻率可根據(jù)較高的頻率L*M*fs來決定，以滿足串流sf6的時序需求，其中頻率L*M*fs為分割頻率。另一方面，串流se6只需串行較低的頻率(頻率L*fs)的信號Sb[l，3]至信號Sb[Q, 3]，因此串流se6的時序可根據(jù)時鐘信號CK6的除頻結(jié)果來決定。
[0050]由圖2至圖4與圖5至圖6可知，將轉(zhuǎn)換器DA[p]分段為兩分部的頻率接口的頻率，以及將轉(zhuǎn)換器AD[q]分段為兩分部的頻率接口的頻率，這兩個頻率可以相等或相異。即，因各轉(zhuǎn)換器DA[p]被分割于信號Sa[p，ix]的頻率接口，各轉(zhuǎn)換器AD[q]被分割于信號Sb[q, jx]的頻率接口，因此信號Sa[p，ix]與信號Sb[q，jx]的頻率可以是相同或相異的。在圖2至圖4的實施方式中，信號Sa[p，ix]與信號Sb[q，jx]的頻率相同；而在圖5及圖6的實施方式中，信號Sa[p，ix]與信號Sb[q，jx]的頻率則相異。如圖5與圖6所討論的，若信號Sa[p，ix]與信號Sb[q，jx]被選擇為不同頻率的信號，跨芯片串流的時鐘信號的時鐘速率可取決于兩個頻率中較高的頻率。
[0051]請參考圖7，圖7為根據(jù)本發(fā)明實施方式的信號處理系統(tǒng)700的示意圖。與圖1所示的實施方式相似，信號處理系統(tǒng)700分布跨越芯片701與芯片702，并包括轉(zhuǎn)換器DAe [I]至轉(zhuǎn)換器DAe [P]，轉(zhuǎn)換器ADe [I]至轉(zhuǎn)換器ADe [Q]，以及分別形成于芯片701與芯片702中的跨芯片連接電路711與跨芯片連接電路712。其中，轉(zhuǎn)換器DAe[l]至轉(zhuǎn)換器DAe[P]為數(shù)字模擬轉(zhuǎn)換器且數(shù)目為P;轉(zhuǎn)換器ADe[l]至轉(zhuǎn)換器ADe[Q]為模擬數(shù)字轉(zhuǎn)換器且數(shù)目為Q。芯片701具有數(shù)目為K的數(shù)據(jù)球腳Da[l]至數(shù)據(jù)球腳Da[K]與時鐘信號球腳BI，數(shù)據(jù)球腳Da[l]至數(shù)據(jù)球腳Da[K]與時鐘信號球腳BI分別耦接于芯片702數(shù)據(jù)球腳Db [I]至數(shù)據(jù)球腳Db [K]與時鐘信號球腳B2，其中芯片702的數(shù)據(jù)球腳的數(shù)目與芯片701的數(shù)據(jù)球腳的數(shù)目相同。
[0052]在信號處理系統(tǒng)700中，各轉(zhuǎn)換器DAe[p](其中，P=I?P)可以是和差數(shù)字模擬轉(zhuǎn)換器，該和差數(shù)字模擬轉(zhuǎn)換器可將信號Sa[p，O]轉(zhuǎn)換為信號Sa[p，Nu+2](其中，信號Sa[p, O]為數(shù)字輸入信號，信號Sa[p，Nu+2]為模擬輸出信號)，并包括數(shù)目為Nu的串接的頻率轉(zhuǎn)換的單元U [p，I]至單元U [p，Nu]、數(shù)字模擬接口電路IA [p]、數(shù)字模擬級DAs [p]、編碼級Ea[p]與譯碼級Ga[p]。單元U[p，I]可由芯片701中的數(shù)字接口電路DI接收信號Sa[p，0]，并為后續(xù)的單元U[p，2](未圖示)提供升采樣后的信號Sa[p，l];類似地，每一個后續(xù)的單元U[p，i](其中，i>l)可接收先前的單元U[p，1-1](圖未示)提供的信號Sa[p，1-1](圖未示)，并提供頻率較高的升采樣信號Sa[p，i](未圖示)。數(shù)字模擬接口電路IA[p]可用和差調(diào)制來對末尾的單元U[p，Nu]所提供的信號Sa[p，Nu]進行調(diào)制，以形成調(diào)制后的信號Sa[p，Nu+l](其中，信號Sa[p，Nu+l]為數(shù)字信號)，數(shù)字模擬級DAs [p]則可將調(diào)制后的信號Sa[p，Nu+l]轉(zhuǎn)換為信號Sa[p，Nu+2](其中，信號Sa[p，Nu+2]為模擬輸出信號)。
[0053]各轉(zhuǎn)換器DAe [p]被分割為分部Xle [p]與分部X2e [p]，分部Xle [p]與分部X2e[p]分別形成于芯片701與芯片702中。利用從I至Nu中選出的標志ix，分部Xle [p]包括單元U [P, I]至單元U [P, ix]與編碼級Ea [p],其中，編碼級Ea [p] I禹接于單元U [p, ix]與跨芯片連接電路711之間。分部X2e[p]則包括單元U[p，ix+1]至單元U[p，Nu]，數(shù)字模擬接口電路IA[p]，數(shù)字模擬級DAs [p]與譯碼級Ga[p];其中，譯碼級Ga[p]耦接于跨芯片連接電路712與單元U [P，ix+Ι]之間。
[0054]為達成轉(zhuǎn)換器DA[p]的轉(zhuǎn)換功能，由分部Xle [p]的單元U[p，ix]所提供的信號Sa [P, ix]需跨芯片地傳輸至分部X2e [p]的單元U[p, ix+1]。為轉(zhuǎn)送信號Sa [p, ix],各轉(zhuǎn)換器DAe[p]的編碼級Ea[p]可對信號Sa[p，ix]進行編碼，以提供編碼信號scl [P]。舉例來說，編碼級Ea[p]可將信號Sa[p，ix]中的每一個采樣編碼為編碼信號scl[p]中的對應(yīng)的編碼字(encoded word)。相應(yīng)地,跨芯片連接電路711可將分部Xle[I]至分部Xle[P]的編碼信號scl [I]至編碼信號scl [P]中的編碼字予以集合(collectively)排列，以形成數(shù)目為K的串流sf7[l]至串流sf7[K]，并通過數(shù)據(jù)球腳Da[l]至數(shù)據(jù)球腳Da[K]傳輸串流sf7 [I]至串流sf7 [K]。跨芯片連接電路712會向跨芯片連接電路711提供時鐘信號CK7 ;在時鐘信號CK7的時序控制下，跨芯片連接電路712可通過數(shù)據(jù)球腳Db [I]至數(shù)據(jù)球腳Db [K]接收串流sf7[l]至串流sf7[K]，對收到的串流sf7[l]至串流sf7[K]重新排列編碼字，并相應(yīng)地取得編碼信號scl [I]至編碼信號scl [P]。因此，各譯碼級Ga[p](其中，p=l?P)便可對關(guān)聯(lián)的編碼信號scl [p]進行譯碼，以為后續(xù)的單元U[p，ix+1]取得信號Sa[p，ix]。例如，譯碼編碼信號scl[P]中的各編碼字，以取得信號Sa[p，ix]中的采樣。
[0055]對于標志ix被選定為Nu的特例,分部Xle [p]具備單元U [p, I]至單元U [p, Nu],并包括編碼級Ea[p],編碼級Ea[p]可對單元U[p，Nu]提供的信號Sa[p, Nu]進行編碼，以形成編碼信號scl[p]。在分部X2e[p]中的譯碼級Ga[p]與數(shù)字模擬接口電路IA[p]之間中則沒有任何單元U[p，i];譯碼級Ga[p]對跨芯片連接電路712取得的編碼信號scl[p]進行譯碼，以為數(shù)字模擬接口電路IA [p]取得信號Sa [p，Nu]，因此數(shù)字模擬接口電路IA [p]與數(shù)字模擬級DAs [p]可繼續(xù)形成信號Sa [P, Nu+2]。
[0056]在信號處理系統(tǒng)700中，各轉(zhuǎn)換器ADe [q](其中，q=l?Q)可以是和差模擬數(shù)字轉(zhuǎn)換器，可將信號Sb [q, O]轉(zhuǎn)換為信號Sb [q, Nd+1](其中,信號Sb [q, O]為模擬輸入信號，信號Sb[q，Nd+1]為數(shù)字輸出信號)，并包括數(shù)目為Nd的串接的頻率轉(zhuǎn)換的單元D[q，I]至單元D [q, Nd]、模擬數(shù)字接口電路ID [q]、模擬數(shù)字級ADs [q]、編碼級Eb [q]與譯碼級Gb [q]。為響應(yīng)信號Sb [q, O]，模擬數(shù)字級ADs [q]與模擬數(shù)字接口電路ID [q]協(xié)同操作，以通過和差模擬至數(shù)字轉(zhuǎn)換形成高采樣頻率的信號Sb [q，I](其中，信號Sb[q，l]為數(shù)字信號)。單元D [q, I]可接收信號Sb [q, I]，并為后續(xù)的單元D [q, 2](未圖示)提供降采樣的信號Sb [q, 2]；類似地，各后續(xù)單元D[q，j](其中，j〈l)可接收先前的單元D[q，j-1](圖未示)提供的信號Sb[q，j](未圖示)，并提供降采樣的信號Sb[q，j+1](圖未示)，因此末尾的單元D[q，Nd]可向數(shù)字接口電路DI提供信號Sb [q, Nd+1]。
[0057]各轉(zhuǎn)換器ADe [q]被分割為分部Yle [q]與分部Y2e [q]，分部Yle [q]與分部Y2e[q]分別形成于芯片701與芯片702中。利用從I至Nd中選出的標志jx，分部Y2e [q]包括模擬數(shù)字接口電路ID [q]、模擬數(shù)字級ADs [q]、單元D [q, I]至單元D[q, jx_l]與編碼級Eb [q]；其中，編碼級Eb [q]耦接于單元D[q，jx-1]與跨芯片連接電路712之間。分部Yle [q]則包括單元D [q, jx]至單元D [q, Nd]，以及譯碼級Gb [q];其中，譯碼級Gb [q]耦接于跨芯片連接電路711與單元D[q，jx]之間。
[0058]為達成轉(zhuǎn)換器Ad[q]的轉(zhuǎn)換功能，由分部Y2e[q]的單元D[q，jx-1]所提供的信號Sb[q, jx]需被跨芯片地傳輸至分部He[q]的單元D[q, jx]。為傳送信號Sb[q, jx],各轉(zhuǎn)換器ADe[q]的編碼級Eb [q]可對/[目號Sb[q, jx]進行編碼，以提供編碼/[目號sc2[q];例如，將信號Sb[q，jx]中的每一采樣編碼為編碼信號sc2[q]中的編碼字。相應(yīng)地，跨芯片連接電路712可將分部Y2e[l]至分部Y2e[Q]轉(zhuǎn)換器ADe [Q]的編碼信號sc2[l]至編碼信號SC2[Q]中的編碼字予以集合排列，以形成數(shù)目K個串流se7[l]至串流se7[K]，并通過數(shù)據(jù)球腳Db [I]至數(shù)據(jù)球腳Db [K]分別傳輸串流se7[l]至串流se7 [K]?？缧酒B接電路711可通過數(shù)據(jù)球腳Da[l]至數(shù)據(jù)球腳Da[K]接收串流se7[l]至串流se7[K]，對收到的串流se7[I]至串流se7[K]重新排列編碼字，并相應(yīng)地取得編碼信號sc2[l]至編碼信號sc2[Q]。因此，各譯碼級Gb [q](其中，q=l?Q)便可對關(guān)聯(lián)的編碼信號sc2[q]進行譯碼，以為后續(xù)的單元 D[q, jx]取得信號 Sb[q, jx]。
[0059]對于標志jx被選定為I的特例，分部Y2e [q]在模擬數(shù)字接口電路ID [q]與編碼級Eb[q]之間不會有任何單元D[q, j],編碼級Eb[q]對模擬數(shù)字級ADs[q]與模擬數(shù)字接口電路ID [q]的信號Sb[q，l]進行編碼，以提供編碼信號sc2[q]。分部Yle [q]包括單元D[q, I]至D[q，Nd]和譯碼級Gb [q]，其可對跨芯片連接電路711取得的編碼信號sc2[q]進行譯碼，以為領(lǐng)頭的單元D [q，I]形成信號Sb[q，I]。
[0060]編碼級Ea[p]與譯碼級Ga[p]以及編碼級Eb[q]與譯碼級Gb[q]所采用的編碼與譯碼機制可以包括:數(shù)據(jù)壓縮(compress1n)與解壓縮(decompress1n),數(shù)據(jù)加擾(scrambling)與解加擾(de-scrambling),以及/或者其他編碼-譯碼方案，例如:通過映射每一個采樣至最多或最少比特轉(zhuǎn)換的字符來編碼，并通過反映射(inverse mapping)來譯碼。數(shù)據(jù)壓縮與解壓縮可以是基于流動長度(run-length)的編碼與譯碼，及/或霍夫曼(Huffman)編碼與譯碼等等，以使信號Sa[p，ix]或信號Sb[q，jx]中的各采樣可以被編碼為比特較少的編碼字。編碼級Ea[p]與譯碼級Ga[p]所采用的編碼與譯碼機制和編碼級Eb [q]與譯碼級Gb[q]所采用編碼與譯碼機制可以是相同或相異的。
[0061]利用編碼級Ea [p]、譯碼級Ga [p]、編碼級Eb [q]與譯碼級Gb [q],時鐘信號CK7的時鐘速率以及串流sf7[I]至串流sf7[K]與串流se7[l]至串流se7[K]的吞吐量可根據(jù)至少一個因素來決定:數(shù)目P與Q的值、數(shù)目K的值、編碼信號scl [P]與編碼信號sc2[q]中各編碼字(與誤差校正信息)的比特數(shù)，以及信號Sa[p，ix]與信號Sb[q，jx]的采樣頻率。舉例來說，考慮圖1與圖7的兩個實施方式，假設(shè)兩個實施方式中的數(shù)目P、數(shù)目Q、數(shù)目Nu、數(shù)目Nd與數(shù)目K都相同，若編碼級Ea [p]與編碼級Eb [q]采用數(shù)據(jù)壓縮來對信號Sa [p, ix]與信號Sb[q，jx]中的各采樣進行編碼以于編碼信號scl[p]與編碼信號sc2[q]中形成較短的編碼字，則時鐘信號CK7 (如圖7所示)的時鐘速率可以設(shè)定成低于時鐘信號CKl (如圖1所示)的時鐘速率。雖然較低的時鐘速率可以降低信號處理系統(tǒng)700的實現(xiàn)成本，但增設(shè)編碼級與譯碼級的額外布局面積卻可能會抵減成本降低的效益。計算成本估計可以算出編碼與譯碼會真正使成本減少或增加。
[0062]請參考圖8 ;圖8為根據(jù)本發(fā)明實施方式的信號處理系統(tǒng)800的示意圖。配合數(shù)目Nu =數(shù)目Nd = 3以及一組選擇(ix, jx, K) = (1，3，I),圖8所示的信號處理系統(tǒng)800可用以舉例說明圖7中的架構(gòu)。信號處理系統(tǒng)800的分布跨越芯片801與芯片802，并包括轉(zhuǎn)換器DAe [I]至轉(zhuǎn)換器DAe [P]，轉(zhuǎn)換器ADe [I]至轉(zhuǎn)換器ADe [Q]。其中，轉(zhuǎn)換器DAe [I]至轉(zhuǎn)換器DAe[P]為數(shù)字模擬轉(zhuǎn)換器；轉(zhuǎn)換器ADe[I]至轉(zhuǎn)換器ADe[Q]為模擬數(shù)字轉(zhuǎn)換器。各轉(zhuǎn)換器DAe [p](其中，P=I?P)由數(shù)字接口電路DI接收信號Sa[p, O](其中，信號Sa[p, O]為數(shù)字輸入信號)，并包括升采樣的單元U[p，I]至單元U[p，3]，因此信號Sa[p，O]可通過升采樣依序被轉(zhuǎn)換為信號Sa[p，l]、信號Sa[p，2]與信號Sa[p，3];舉例來說，信號Sa[p，O]、信號Sa[p, I]、信號Sa[p，2]與信號Sa[p，3]的采樣頻率可分別為fs、L*fs、L*M*fs與L*M*N*fs。各轉(zhuǎn)換器ADe [q](其中，q=l?Q)對信號Sb[q，0](其中，信號Sb[q，0]為模擬輸入信號)進行和差模擬至數(shù)字轉(zhuǎn)換，并相應(yīng)地提供信號Sb [q，I](其中，信號Sb [q，I]為數(shù)字信號)，并包括降采樣的單元D [q, I]至單元D [q, 3]，因此信號Sb [q, I]可依序被轉(zhuǎn)換為信號Sb [q, 2]、信號Sb[q, 3]與信號Sb[q, 4];舉例來說，信號Sb [q，I]、信號Sb [q，2]、信號Sb[q, 3]與信號Sb[q, 4]的頻率可以分別是L*M*N*fs、L*M*fs、L*fs與fs。
[0063]信號處理系統(tǒng)800被分割于與信號Sa [p，I]與Sb[q，3]關(guān)聯(lián)的頻率接口。相應(yīng)地，各轉(zhuǎn)換器DAe [p]被跨芯片連接電路811與跨芯片連接電路812分割為分部Xle [p]與分部X2e [p]，其中，跨芯片連接電路811與跨芯片連接電路812分別形成于芯片801與芯片802。分部Xle [p]形成于芯片801中，包括單元U[p, I]與編碼級Ea[p]。單元U[p, I]可提供信號Sa[P, I];編碼級Ea[p]則用以對信號Sa[p, I]進行編碼，以形成編碼信號scl [p]。分部X2e[p]形成于芯片802中，包括譯碼級Ga [p]與單元U[p, 2]至單元U[p, 3]。譯碼級Ga [p]用于譯碼編碼信號scl[p]以取得信號Sa[p，l];數(shù)目K被選擇設(shè)定為1，跨芯片連接電路811可將分部Xle[l]至分部Xle[P]的編碼信號scl[l]至編碼信號scl[P]串行化為單一串流sf8，并通過芯片801的單一數(shù)據(jù)球腳Da[l]傳輸出去。時鐘信號CK8會由芯片802的時鐘信號球腳B2傳輸至芯片801的時鐘信號球腳BI，在時鐘信號CK8的時序控制下，跨芯片連接電路812可通過芯片802的單一數(shù)據(jù)球腳Db [I]接收串流sf8，并對串流sf8進行解串行，以取得編碼信號scl [I]至編碼信號scl [P]。
[0064]類似地，各轉(zhuǎn)換器ADe [q]被分段為分部Yle [q]與分部Y2e [q]，分別由芯片801與芯片802實現(xiàn)。分部Y2e[q]包括單元D [q，2]，單元D [q，I]與編碼級Eb [q];編碼級Eb[q]可對信號Sb [q，3]編碼，以形成編碼信號sc2[q]?？缧酒B接電路812可將分部Y2e [I]至分部Y2e[Q]的編碼信號sc2[l]至編碼信號sc2[Q]串行化為單一串流se8，并由芯片802的單一數(shù)據(jù)球腳Db[l]傳輸出去?？缧酒B接電路811可通過芯片801的單一數(shù)據(jù)球腳Da[I]接收串流se8，對串流se8進行解串行，以取得編碼信號sc2[l]至編碼信號SC2[Q]。分部Yle [q]包括譯碼級Gb [q]與單元D [q，3];譯碼級Gb[q]可對編碼信號sc2[q]進行譯碼，以取得信號Sb[q，3]。
[0065]不限于圖8的例子,適當?shù)馗淖儓D7架構(gòu)的設(shè)定選擇,編碼級Ea[p]、編碼級Eb [q]與譯碼級Ga[p]、譯碼級Gb[q]也可被包括于圖2至圖6的例子中。
[0066]雖然圖1至圖8的各信號處理系統(tǒng)的分布跨越兩個芯片，本發(fā)明信號處理系統(tǒng)也可分布于更多芯片，例如三個芯片。舉例來說，各轉(zhuǎn)換器DA[p]可被分割為分部Xl[p]、分部X2[p]與分部乂3[?]，分別形成于三個芯片(圖未示)；分部乂1[?]包括單元U[p，l]至單元U[p, ixl]，分部X2[p]包括單元U [P, ixl+1]至單元U[p, ix2]，分部X3[p]包括單元U[p，ix2+1]至單元U [p, Nu]、數(shù)字模擬接口電路IA [p]與數(shù)字模擬級DAs [p]。由單元U[p, ix]輸出的信號由第一跨芯片連接電路與第二跨芯片連接電路(分別形成于第一芯片與第二芯片)傳輸至單元U[p，ixl+1];由單元U[p，ix2]輸出的信號則由第三跨芯片連接電路與第四跨芯片連接電路(分別形成于第二芯片與第三芯片)傳輸至單元U[p，ix2+l]。
[0067]根據(jù)本發(fā)明的實施方式，提供一種信號處理方法，包括:安排多個轉(zhuǎn)換器(如轉(zhuǎn)換器DA[1]至轉(zhuǎn)換器DA[P]及/或轉(zhuǎn)換器AD[1]至轉(zhuǎn)換器AD[Q])，各轉(zhuǎn)換器(如轉(zhuǎn)換器DA[p]或轉(zhuǎn)換器AD [q])被分割為形成于第一芯片中的第一分部(如分部Xl [P]或分部Yl [q])與形成于第二芯片中的第二分部(如分部X2[p]或分部Y2[q])，以及通過形成與第一芯片中的第一跨芯片連接電路與形成于第二芯片中的第二跨芯片連接電路，在各轉(zhuǎn)換器的第一分部與第二分部之間傳輸該中間信號(如信號Sa[p，ix]或信號Sb[q，jx])。其中，各轉(zhuǎn)換器接收輸入信號，并通過數(shù)字信號與模擬信號之間的轉(zhuǎn)換而相應(yīng)地提供輸出信號；第一分部與第二分部的其中之一轉(zhuǎn)換輸入信號的采樣頻率，以提供不同采樣頻率的中間信號。
[0068]請參考第9圖，圖9為優(yōu)化本發(fā)明實施方式的設(shè)計流程。流程900可用以決定如何以較優(yōu)成本實現(xiàn)分布式信號處理系統(tǒng)；例如，如何設(shè)計或制造出成本最低的如圖1所示的信號處理系統(tǒng)100或如圖7所示的信號處理系統(tǒng)700。流程900的主要步驟可描述如下。
[0069]步驟902:安排多個可在模擬信號與數(shù)字信號之間進行轉(zhuǎn)換的轉(zhuǎn)換器，且各轉(zhuǎn)換器關(guān)聯(lián)于多個不同頻率的 頻率接口。具體來說，決定信號處理系統(tǒng)的基礎(chǔ)，包括:信號處理系統(tǒng)中轉(zhuǎn)換器的數(shù)目(如圖1或圖7中數(shù)字模擬轉(zhuǎn)換器的數(shù)目P與模擬數(shù)字轉(zhuǎn)換器的數(shù)目Q)，以及各轉(zhuǎn)換器中包括頻率轉(zhuǎn)換單元的數(shù)目(例如，如圖1或圖7所示的各數(shù)字模擬轉(zhuǎn)換器中單元U[p，i]的數(shù)目Nu與各模擬數(shù)字轉(zhuǎn)換器中單元D[q，j]的數(shù)目Nd)。另外，決定信號處理系統(tǒng)中分布的第一芯片與第二芯片分別采用何種工藝來制作。利用頻率轉(zhuǎn)換單元，各數(shù)字模擬轉(zhuǎn)換器與模擬數(shù)字轉(zhuǎn)換器關(guān)聯(lián)于多個不同頻率的頻率接口。
[0070]步驟904:初始化用于指示在何處將各轉(zhuǎn)換器(模擬數(shù)字轉(zhuǎn)換器與數(shù)字模擬轉(zhuǎn)換器)分割為第一分部與第二分部的選擇，并且該選擇指示要如何在成對的第一分部與第二分部間建立跨芯片連接。舉例來說，該選擇可包括如圖1或圖7所示的標志ix、標志jx與數(shù)目K的設(shè)定選擇。該選擇也可包括是否要在各數(shù)字模擬轉(zhuǎn)換器與模擬數(shù)字轉(zhuǎn)換器中加入編碼級/譯碼級的設(shè)定選擇；即，該選擇中也可指示采用圖1與圖7所示的結(jié)構(gòu)中的哪一個。
[0071]步驟906:根據(jù)先前的步驟的選擇，進行分割轉(zhuǎn)換器步驟，以取得下列計劃。該計劃用于在各轉(zhuǎn)換器中的選定頻率接口處將各轉(zhuǎn)換器分割為第一芯片中的第一分部與第二芯片中的第二分部，并在數(shù)目為K的跨芯片布線下利用適當?shù)臅r鐘速率和吞吐量來將所有的第一分部與第二分部進行通信。此外，該計劃也可包括:是否嵌入編碼級/譯碼級，以及如何嵌入編碼級/譯碼級。
[0072]步驟908:運用計算機，進行成本估計步驟，以計算下列事項所需的總成本:在第一芯片中形成所有第一分部，在第二芯片中形成所有第二分部，并以前述選擇中的數(shù)目K為所有第一分部與第二分部之間的信號傳輸實現(xiàn)跨芯片連接。
[0073]步驟910:若尚有另一種不同的選擇，則相應(yīng)地重復(fù)步驟906，否則轉(zhuǎn)至步驟912。因此，步驟906與步驟908便可重復(fù)數(shù)次以取得數(shù)個成本，各成本是在一個不同的選擇下計算的。為提供不同的選擇，可以進行下列一個或多個操作:改變各數(shù)字模擬轉(zhuǎn)換器及/或各模擬數(shù)字轉(zhuǎn)換器所選定的分割頻率接口(例如，改變標志ix及/或jx)，以及改變數(shù)目K的值。舉例來說，圖2至圖6所示的實施方式對應(yīng)的選擇(ix，jx, K) =(2, 2，I)、(1，3，I)、(3，1，I)、(1，2，I)與(2，3，I)。因此，步驟906與步驟908可重復(fù)五次，得到五個成本。不同的選擇也可以包括:選擇圖1與圖7所示的兩種結(jié)構(gòu)中的一個；從而評估并比較圖1所示的結(jié)構(gòu)對應(yīng)的成本與圖7所示的結(jié)構(gòu)對應(yīng)的成本。
[0074]步驟912:在重復(fù)步驟906與步驟908后，比較計算得到的各種成本，然后通過計算機進行成本比較，以選擇出最優(yōu)(最小)實現(xiàn)成本的選擇。舉例來說，設(shè)計流程900可為圖2至圖4的三種選擇算出三個對應(yīng)的成本，若圖2的(ix，jx, K)選擇會對應(yīng)至最低的成本，就可采用圖2的選擇來實現(xiàn)三級升采樣/降采樣的數(shù)字與模擬間轉(zhuǎn)換。
[0075]總之，本發(fā)明通過利用和差數(shù)字模擬轉(zhuǎn)換與和差模擬數(shù)字轉(zhuǎn)換下的多級升采樣與降采樣，提供足夠的靈活性，用以優(yōu)化跨芯片分布的信號處理系統(tǒng)。此種優(yōu)化能在各種影響因素(例如，跨芯片吞吐量與時鐘速率、布局面積、腳位數(shù)(球腳數(shù))與制造芯片的工藝)之間達成較佳(或最佳)的平衡。
[0076]雖然本發(fā)明已以較佳實施方式揭露如上，然而必須了解其并非用以限定本發(fā)明。相反，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可做些許更動與潤飾，因此本發(fā)明的保護范圍應(yīng)當以權(quán)利要求書所界定的保護范圍為準。
【權(quán)利要求】
1.一種信號處理系統(tǒng)，其特征在于，分布跨越第一芯片與第二芯片，該信號處理系統(tǒng)包括: 第一跨芯片連接電路，形成于該第一芯片中， 第二跨芯片連接電路，形成于該第二芯片中，并耦接于該第一跨芯片連接電路，以及 在數(shù)字信號與模擬信號之間進行轉(zhuǎn)換的多個轉(zhuǎn)換器；該多個轉(zhuǎn)換器中的任一轉(zhuǎn)換器包括: 形成多個頻率接口的串接的多個單元，不同頻率接口分別與不同頻率相關(guān)聯(lián)，且該多個單元中的任一單元在 兩個連續(xù)的相鄰頻率接口之間轉(zhuǎn)換頻率； 其中，該第一跨芯片連接電路與該第二跨芯片連接電路在該任一轉(zhuǎn)換器的對應(yīng)的頻率接口處將該任一轉(zhuǎn)換器分割為第一分部與第二分部，該任一轉(zhuǎn)換器的該第一分部與該第二分部分別形成于該第一芯片與該第二芯片中，以及該第一跨芯片連接電路與該第二跨芯片連接電路在任一轉(zhuǎn)換器的該第一分部與該第二分部之間傳輸信號。
2.根據(jù)權(quán)利要求1所述的信號處理系統(tǒng)，其特征在于，該多個轉(zhuǎn)換器包括數(shù)字模擬轉(zhuǎn)換器，該數(shù)字模擬轉(zhuǎn)換器將數(shù)字輸入信號轉(zhuǎn)換為模擬輸出信號，以及該數(shù)字模擬轉(zhuǎn)換器進一步包括: 數(shù)字模擬接口電路，耦接于該數(shù)字模擬轉(zhuǎn)換器的末尾的單元，以及 數(shù)字模擬級，耦接該數(shù)字模擬接口電路； 其中，該數(shù)字模擬轉(zhuǎn)換器中的領(lǐng)頭的單元接收該數(shù)字輸入信號并相應(yīng)地提供第一信號；該領(lǐng)頭的單元之后的任一單元接收先前的單元提供的信號；該數(shù)字模擬接口電路用和差調(diào)制來將該末尾的單元提供的信號進行調(diào)制，以形成調(diào)制后的信號，以及該數(shù)字模擬級將該調(diào)制后的信號轉(zhuǎn)換為該模擬輸出信號。
3.根據(jù)權(quán)利要求2所述的信號處理系統(tǒng)，其特征在于， 該第一信號的采樣頻率比該數(shù)據(jù)輸入信號的采樣頻率高；以及該領(lǐng)頭的單元之后的該任一單元提供的信號的采樣頻率比該先前的單元提供的信號的采樣頻率高。
4.根據(jù)權(quán)利要求1所述的信號處理系統(tǒng)，其特征在于，該多個轉(zhuǎn)換器包括模擬數(shù)字轉(zhuǎn)換器，該模擬數(shù)字轉(zhuǎn)換器將模擬輸入信號轉(zhuǎn)換為數(shù)字輸出信號，以及該模擬數(shù)字轉(zhuǎn)換器進一步包括: 模擬數(shù)字接口電路，耦接于該模擬數(shù)字轉(zhuǎn)換器的領(lǐng)頭的單元，通過和差調(diào)制提供調(diào)制后的第二信號以響應(yīng)該模擬輸入信號； 其中，該模擬數(shù)字轉(zhuǎn)換器中的該領(lǐng)頭的單元接收該第二信號并相應(yīng)地提供第三信號；在該領(lǐng)頭的單元與末尾的單元之間的任一單元接收其對應(yīng)的先前的單元提供的信號，并相應(yīng)地向后續(xù)的單元提供信號；以及該末尾的單元接收其對應(yīng)的先前的單元提供的信號并相應(yīng)地提供該數(shù)字輸出信號。
5.根據(jù)權(quán)利要求4所述的信號處理系統(tǒng)，其特征在于， 該第三信號的采樣頻率比該第二信號的采樣頻率低； 該領(lǐng)頭的單元之后的該任一單元提供的信號的采樣頻率比其對應(yīng)的先前的單元提供的信號的采樣頻率低；以及 該末尾的單元提供的該數(shù)字輸出信號的采樣頻率比其對應(yīng)的先前的單元提供的信號的采樣頻率低。
6.根據(jù)權(quán)利要求1所述的信號處理系統(tǒng)，其特征在于: 該多個轉(zhuǎn)換器包括多個第一類轉(zhuǎn)換器，該多個第一類轉(zhuǎn)換器中的任一第一類轉(zhuǎn)換器提供從該任一第一類轉(zhuǎn)換器的第一分部傳輸至第二分部的第一跨單元信號； 該第一跨芯片連接電路排列多個第一跨單元信號中的采樣，以形成多個第一串流，并通過該第一跨芯片連接電路上多個第一數(shù)據(jù)球腳分別傳輸該多個第一串流；以及 通過該第二跨芯片連接電路上分別與該多個第一數(shù)據(jù)球腳耦接的多個第二數(shù)據(jù)球腳，該第二跨芯片連接電路接收該多個第一串流，重新排列該多個第一串流中的采樣，并相應(yīng)地為該多個第一類轉(zhuǎn)換器的多個第二分部取得該多個第一跨單元信號。
7.根據(jù)權(quán)利要求6所述的信號處理系統(tǒng)，其特征在于: 該第一跨芯片連接電路進一步根據(jù)該多個第一跨單元信號而將誤差校正信息附加至該多個第一串流，并且 當該第二跨芯片連接電路取得該多個第一跨單元信號時，該第二跨芯片連接電路進一步根據(jù)該誤差校正信息校正所接收到的該多個第一串流。
8.根據(jù)權(quán)利要求6所述的信號處理系統(tǒng)，其特征在于，該多個第一類轉(zhuǎn)換器的數(shù)目為第一數(shù)目；該多個第一類轉(zhuǎn)換器的該多個第二分部的數(shù)目為該第一數(shù)目；該多個第一跨單元信號的數(shù)目為該第一數(shù)目；該多個第一數(shù)據(jù)腳球的數(shù)目為第三數(shù)目；該多個第二數(shù)目腳球的數(shù)目為該第三數(shù)目；該多個第一串流的數(shù)目為該第三數(shù)目。
9.根據(jù)權(quán)利要求8所述的信號處理系統(tǒng)，其特征在于，該第三數(shù)目小于該第一數(shù)目。
10.根據(jù)權(quán)利要求6所述的信號處理系統(tǒng)，其特征在于: 該多個第一類轉(zhuǎn)換器中的任一第一類轉(zhuǎn)換器進一步包括: 第一編碼級，設(shè)于該任一第一類轉(zhuǎn)換器的第一分部中，以及 第一譯碼級，設(shè)于該任一第一類轉(zhuǎn)換器的第二分部中； 其中，該任一第一類轉(zhuǎn)換器的該第一編碼級對該任一第一類轉(zhuǎn)換器的該第一跨單元信號進行編碼，以提供第一編碼信號； 該第一跨芯片連接電路排列該多個第一類轉(zhuǎn)換器的多個第一編碼信號，以形成該多個第一串流， 該第二跨芯片連接電路重新排列該多個第一串流，并相應(yīng)地為該多個第一類轉(zhuǎn)換器的該多個第二分部取得該多個第一編碼信號，以及， 該任一第一類轉(zhuǎn)換器的該第一譯碼級對相應(yīng)的第一編碼信號進行譯碼，以為該任一第一類轉(zhuǎn)換器的該第二分部取得該第一跨單元信號。
11.根據(jù)權(quán)利要求10所述的信號處理系統(tǒng)，其特征在于，該多個第一類轉(zhuǎn)換器的數(shù)目為第一數(shù)目；該多個第一類轉(zhuǎn)換器的該多個第二分部的數(shù)目為該第一數(shù)目；該多個第一跨單元信號的數(shù)目為該第一數(shù)目；該多個第一編碼信號的數(shù)目為該第一數(shù)目；該多個第一數(shù)據(jù)腳球的數(shù)目為第三數(shù)目；該多個第二數(shù)目腳球的數(shù)目為該第三數(shù)目；該多個第一串流的數(shù)目為該第三數(shù)目。
12.根據(jù)權(quán)利要求6所述的信號處理系統(tǒng)，其特征在于: 該多個轉(zhuǎn)換器進一步包括多個第二類轉(zhuǎn)換器，該多個第二類轉(zhuǎn)換器中的任一第二類轉(zhuǎn)換器提供從該任一第二類轉(zhuǎn)換器的第二分部傳輸至第一分部的第二跨單元信號，該第二跨芯片連接電路排列多個第二跨單元信號中的采樣，以形成多個第二串流；該第二跨芯片連接電路進一步通過該多個第二數(shù)據(jù)球腳分別傳輸該多個第二串流，以及該第一跨芯片連接電路進一步由該多個第一數(shù)據(jù)球腳接收該多個第二串流，并重新排列該多個第二串流中的采樣，并相應(yīng)地為該多個第二類轉(zhuǎn)換器的多個第一分部分別取得該多個第二跨單元信號。
13.根據(jù)權(quán)利要求12所述的信號處理系統(tǒng)，其特征在于: 該第二跨芯片連接電路進一步根據(jù)該多個第二跨單元信號而將第二誤差校正信息附加至該多個第二串流，并且 當該第一跨芯片連接電路取得該多個第二跨單元信號時，該第一跨芯片連接電路進一步根據(jù)該第二誤差校正信息校正所接收到的該多個第二串流。
14.根據(jù)權(quán)利要求12所述的信號處理系統(tǒng)，其特征在于，該第二類轉(zhuǎn)換器的數(shù)目為第二數(shù)目；該多個第二類轉(zhuǎn)換器的該多個第一分部的數(shù)目為該第二數(shù)目；該多個第二跨單元信號的數(shù)目為該第二數(shù)目；該多個第一數(shù)據(jù)腳球的數(shù)目為第三數(shù)目；該多個第二數(shù)目腳球的數(shù)目為該第三數(shù)目；該第二串流的數(shù)目為該第三數(shù)目；該第二串流的數(shù)目和該第一串流的數(shù)目相等。
15.根據(jù)權(quán)利要求14所述的信號處理系統(tǒng)，其特征在于，該第三數(shù)目小于該第二數(shù)目。
16.根據(jù)權(quán)利要求12所述的信號處理系統(tǒng)，其特征在于: 該多個第二類轉(zhuǎn)換器中的任一第二類轉(zhuǎn)換器進一步包括: 第二編碼級，設(shè)于該任一第二類轉(zhuǎn)換器的第二分部中，以及 第二譯碼級，設(shè)于該任一第二類轉(zhuǎn)換器的第一分部中； 其中，該任一第二類轉(zhuǎn)換器的該第二編碼級對該任一第二類轉(zhuǎn)換器的該第二跨單元信號進行編碼，以提供第二編碼信號； 該第二跨芯片連接電路排列該多個第二類轉(zhuǎn)換器的該多個第二編碼信號，以形成該多個第二串流， 該第一跨芯片連接電路重新排列該多個第二串流，并相應(yīng)地為該多個第二類轉(zhuǎn)換器的該多個第一分部取得該多個第二編碼信號，以及 該任一第二類轉(zhuǎn)換器的該第二譯碼級對相應(yīng)的第二編碼信號進行譯碼，以為該任一第二類轉(zhuǎn)換器的該第一分部取得該第二跨單元信號。
17.根據(jù)權(quán)利要求16所述的信號處理系統(tǒng)，其特征在于，該第二類轉(zhuǎn)換器的數(shù)目為第二數(shù)目；該多個第二類轉(zhuǎn)換器的該多個第一分部的數(shù)目為該第二數(shù)目；該多個第二跨單元信號的數(shù)目為該第二數(shù)目；該多個第二編碼信號的數(shù)目為該第二數(shù)目；該多個第一數(shù)據(jù)腳球的數(shù)目為第三數(shù)目；該多個第二數(shù)目腳球的數(shù)目為該第三數(shù)目；該第二串流的數(shù)目為該第三數(shù)目；該第二串流的數(shù)目和該第一串流的數(shù)目相等。
18.根據(jù)權(quán)利要求12所述的信號處理系統(tǒng)，其特征在于，分割該任一第一類轉(zhuǎn)換器的頻率接口的頻率與分割該任一第二類轉(zhuǎn)換器的頻率接口的頻率相同或相異。
19.根據(jù)權(quán)利要求12所述的信號處理系統(tǒng)，其特征在于，該多個第一跨單元信號的采樣頻率與該多個第二跨單元信號的采樣頻率相等或相異。
20.一種信號處理方法，其特征在于，該信號處理方法實現(xiàn)分布跨越第一芯片與第二芯片的信號處理系統(tǒng)，該信號處理方法包括:安排多個轉(zhuǎn)換器，該多個轉(zhuǎn)換器中的任一轉(zhuǎn)換器接收輸入信號，并通過數(shù)字信號與模擬信號之間的轉(zhuǎn)換而相應(yīng)地提供輸出信號，其中，該任一轉(zhuǎn)換器被分割為形成于該第一芯片中的第一分部與形成于該第二芯片中的第二分部，且該第一分部與該第二分部的其中之一轉(zhuǎn)換該輸入信號的采樣頻率，以提供不同采樣頻率的中間信號；以及 通過形成于該第一芯片中的第一跨芯片連接電路與形成于該第二芯片中的第二跨芯片連接電路，在該任一轉(zhuǎn)換器的該第一分部與該第二分部之間傳輸該中間信號。
21.根據(jù)權(quán)利要求20所述的信號處理方法，其特征在于，該任一轉(zhuǎn)換器的該中間信號的該采樣頻率為該任一轉(zhuǎn)換器的該輸入信號的該采樣頻率的4至16倍。
22.根據(jù)權(quán)利要求20所述的信號處理方法，其特征在于，該多個轉(zhuǎn)換器中包括多個數(shù)字模擬轉(zhuǎn)換器，該多個該數(shù)字模擬轉(zhuǎn)換器中的任一數(shù)字模擬轉(zhuǎn)換器包括多個升采樣濾波器，該多個升采樣濾波器中的任一升采樣濾波器增加采樣頻率。
23.根據(jù)權(quán)利要求20所述的信號處理方法，其特征在于，該多個轉(zhuǎn)換器中包括多個模擬數(shù)字轉(zhuǎn)換器，該多個該模擬數(shù)字轉(zhuǎn)換器中的任一模擬數(shù)字轉(zhuǎn)換器包括多個降采樣濾波器，該多個降采樣濾 波器中的任一降采樣濾波器減少采樣頻率。
【文檔編號】G06F13/40GK104035908SQ201410078322
【公開日】2014年9月10日 申請日期:2014年3月5日 優(yōu)先權(quán)日:2013年3月7日
【發(fā)明者】楊健忠, 江嘉峰, 陳建銘 申請人:聯(lián)發(fā)科技股份有限公司