基于usb3.0的紅外數字圖像注入式仿真系統(tǒng)及方法
【專利摘要】本發(fā)明公開了一種基于USB3.0的紅外數字圖像注入式仿真系統(tǒng)及方法，它主要用于為紅外圖像實時信號處理平臺提供仿真環(huán)境。該系統(tǒng)包括一臺帶有USB3.0接口的主機和一個紅外數字圖像注入式仿真器，其中仿真器又包括USB3.0控制器芯片、FPGA、DDR2SDRAM以及外圍設備接口。該系統(tǒng)的注入式仿真方法包含以下幾個方面：1.將USB3.0控制器芯片配置成Slave?FIFO模式，建立一個DMA傳輸通道；2.利用FPGA內建的圖像數據接收模塊從Slave?FIFO中讀取數據；3.利用FPGA內建的圖像數據緩存模塊讀寫DDR2SDRAM以實現數據的高速緩存；4.利用三種不同的接口方式將數據發(fā)送至后級平臺。本發(fā)明的優(yōu)點在于：采用最新的USB3.0協議，數據傳輸速率高，實時性好，便攜性強。
【專利說明】基于USB3.0的紅外數字圖像注入式仿真系統(tǒng)及方法
【技術領域】:
[0001]本發(fā)明涉及紅外數字圖像注入式仿真技術，具體來說是一種基于USB3.0的高速數據傳輸的紅外注入式仿真系統(tǒng)及方法，它主要用于為紅外圖像實時信號處理平臺提供仿真環(huán)境。
【背景技術】:
[0002]紅外光電成像探測設備通常是由紅外成像傳感器和實時圖像信號處理平臺兩部分構成。實時圖像信號處理平臺的主要任務是將紅外成像傳感器發(fā)送過來的圖像信號進行分析處理，利用相應的算法從復雜背景中檢測出特定目標，對目標進行跟蹤或識別。紅外光電成像探測設備的性能好壞在很大程度上取決于目標檢測和跟蹤算法的實現情況，在研制過程中需要反復驗證。正因為如此，各種仿真試驗和仿真系統(tǒng)的設計便應運而生了。
[0003]仿真試驗主要有兩種類型，數字注入式仿真與半實物仿真。前者花費低且靈活性高。傳統(tǒng)的紅外注入式仿真系統(tǒng)一般是基于USB2.0接口或者PCI總線的。USB2.0最高的總線傳輸速率能達到60MByte/s，但是考慮到協議開銷、數據發(fā)送進程優(yōu)先級等因素，實際使用過程中發(fā)現只能達到20MByte/s的平均傳輸速率。對于圖像分辨率為320x256的一幀紅外仿真圖像，如果數據精度為14-bit，那么受到USB2.0數據傳輸速率的限制，幀頻只能達到100幀/s的水平；更嚴重的是，如果要配合一些大面陣、多波段探測的紅外光電成像探測設備，其每一幀全景圖像數據大小就達到了大約21.75MByte，結合實際幀頻要求之后平均數據傳輸速率不低于30MByte/s。因此，USB2.0總線的傳輸帶寬是無法滿足高速的紅外數字圖像注入式仿真系統(tǒng)的。
[0004]PCI是CPU和系統(tǒng)總線之間的一級局部總線標準，其傳輸速率高于USB2.0。最新的PC1-E總線標準在傳輸速率上更是突飛猛進，采用了點對點串行連接方式，規(guī)定總線可以擁有I?32個通道的多種規(guī)格，每個通道的單向傳輸速率可以達到2.5Gbit/s，可以滿足高速傳輸的要求。但是PCI總線不支持熱插拔，也不利于做成便攜式設備，應用普及程度遠不及USB接口那么廣泛。
[0005]因此設計一個能夠實現高速數據傳輸、體積小巧、便攜性強的紅外數字圖像注入式仿真系統(tǒng)非常必要。2008年新的USB3.0協議制定并發(fā)布，支持該協議的商用控制器及接口芯片也于2009年下半年推出。新協議規(guī)定計算機與外圍設備能夠以超高速模式下5Gbit/s的傳輸速率通信，是USB2.0高速模式下的10倍，非常適合紅外注入式仿真系統(tǒng)的高速傳輸要求。同時，利用FPGA作為接口控制器和SDRAM控制器的設計，可以充分發(fā)揮FPGA可重復配置、實時性控制性能好的特點，在編程時能夠合理地劃分數據交換模塊和時序邏輯控制模塊。

【發(fā)明內容】
:
[0006]本發(fā)明的目的在于提供一種基于USB3.0的紅外數字圖像注入式仿真系統(tǒng)及方法,解決紅外注入式仿真數據傳輸速率低、實時性差的問題。[0007]為實現上述目的，本發(fā)明所采用的硬件平臺主要包括主機和紅外數字圖像注入式仿真器。
[0008]各個硬件組成部分需要滿足:所述的主機具有USB3.0接口。所述的紅外數字圖像注入式仿真器包括一片USB3.0控制器芯片，一片FPGA，一片DDR2SDRAM以及外圍設備接口。所述的USB3.0控制器芯片具有一個連接主機的USB3.0接口，和一個連接外部設備的GPIFII接口。所述的FPGA具有存儲器控制器模塊(MCB)。所述的DDR2SDRAM具有IGbit存儲容量和16位數據總線。所述的外圍設備接口具有與后級的紅外圖像實時信號處理平臺相匹配的接口。
[0009]各個硬件組成部分的連接關系為:主機和紅外數字圖像注入式仿真器之間通過USB3.0傳輸線纜連接；注入式仿真器和紅外圖像實時信號處理平臺之間通過外圍設備接口連接。
[0010]本發(fā)明具體實現紅外注入式仿真的流程如下:
[0011]步驟1:通過固件程序設計將USB3.0控制器芯片配置成從器件FIFO (Slave FIFO)模式，建立一個DMA傳輸通道；
[0012]步驟2:主機通過USB3.0接口將紅外仿真圖像數據發(fā)送到USB3.0控制器芯片的從器件 FIFO (Slave FIFO)中；
[0013]步驟3:利用FPGA中的圖像數據接收模塊不間斷地讀取從器件FIFO (Slave FIFO)中主機發(fā)送過來的數據，并在輸入FIFO緩沖單元中進行緩存；
[0014]步驟4:通過FPGA內建的圖像數據緩存模塊中的SDRAM控制單元將輸入FIFO緩沖單元中接收到的數據寫入DDR2SDRAM中；
[0015]步驟5 =SDRAM控制單元將緩存在DDR2SDRAM中的紅外仿真圖像數據讀回并寫入輸出FIFO緩沖單元中；
[0016]步驟6:通過FPGA中的圖像數據發(fā)送模塊從輸出FIFO緩沖單元中讀取數據，通過與后級紅外圖像實時信號處理平臺相匹配的外圍設備接口發(fā)送數據。
[0017]本發(fā)明的顯著特點在于以下幾點:
[0018](I)數據傳輸速率高，實時性好。USB3.0支持超高速模式下5Gbit/s的傳輸速率，能夠滿足絕大多數情況下紅外圖像實時信號處理平臺的仿真要求。利用FPGA內部豐富的塊存儲器(Block RAM)資源生成輸入、輸出FIFO緩沖單元，配合高速大容量的DDR2SDRAM，可以應對大數據量的連續(xù)批量讀寫和突發(fā)讀寫，為高速傳輸提供數據緩存保障，實現輸出紅外仿真圖像連續(xù)無間斷。
[0019](2)可編程設計，靈活性高。作為紅外數字圖像注入式仿真器的核心部件，利用FPGA來設計數據交換模塊和時序邏輯控制模塊，充分發(fā)揮FPGA可編程可重復配置、時序控制能力強的特點。同時，所選取的USB3.0控制器芯片是基于ARM9內核的，提供一個高性能通用可編程接口 GPIF II，擁有256種固件可編程狀態(tài)，可以靈活配置成不同的模式。
[0020](3)采用模塊劃分的方案，根據數據流方向將FPGA編程設計劃分成圖像數據接收模塊、緩存模塊和發(fā)送模塊等，各個模塊之間相對獨立又相互聯系，在具體實施時可以分模塊分步實現，條理清晰，便于編程，并且模塊的可重用性好。
[0021](4)提供豐富的接口資源，可以根據后級的紅外圖像實時信號處理平臺所要求的接口方式將紅外仿真圖像數據輸出，與現有的設備平臺相配套。[0022](5)體積小巧，便攜性強。整個紅外數字圖像注入式仿真器集中在一塊板卡上，大大減小了系統(tǒng)的體積和重量，便于攜帶，有利于進行移動性的實地試驗。
【專利附圖】

【附圖說明】
[0023]圖1是基于USB3.0的紅外數字圖像注入式仿真系統(tǒng)的系統(tǒng)框圖。
[0024]圖2是USB3.0控制器芯片在從器件FIFO (Slave FIFO)模式下構建的DMA傳輸通道結構圖。
[0025]圖3是基于USB3.0的紅外數字圖像注入式仿真的流程圖。
【具體實施方式】:
[0026]下面根據附圖對本發(fā)明的【具體實施方式】作進一步的詳細說明。
[0027]圖1是基于USB3.0的紅外數字圖像注入式仿真系統(tǒng)的系統(tǒng)框圖。
[0028]本發(fā)明所采用的硬件平臺為:一臺主機，一片USB3.0控制器芯片，一片FPGA，一片DDR2SDRAM以及外圍設備接口。
[0029]所述的主機具有USB3.0接口，主機內存儲有實際外場試驗獲得的紅外圖像數據，并安裝有紅外數字圖像注入式仿真器驅動程序。
[0030]所述的USB3.0控制器芯片選用了 Cypress公司的CYUSB3014芯片。這款芯片符合USB3.0標準，并向下兼容低版本的USB協議。其內部集成一個32位ARM926EJ-S處理器內核，核心工作頻率為200MHz，數據處理能力十分強大。CYUSB3014擁有一個能夠實現5Gbit/s傳輸速率的GPIF II接口，通過這個接口可以和任何處理器、ASIC或者FPGA連接，接口最高工作時鐘能夠達到100MHz，支持8位、16位、32位并行數據總線。CYUSB3014內嵌512KByte容量的SRAM來存儲代碼和數據，主要通過固件程序和內部DMA通道來配置和管理USB3.0接口和GPIF II接口之間的數據傳輸。
[0031]所述的FPGA 選用 了 Xilinx 公司 Spartan-6 系列的 XC6SLX45FGG484。該型號 FPGA擁有豐富的邏輯資源，使用SPI方式配置，最大用戶I/O 口達到358個。內部共有2088Kbit的塊存儲器(Block RAM)，可以用來構建FIFO緩沖單元，并且還有2個存儲器控制器模塊(MCB)，可以很方便地控制外部的DDR2SDRAM，利用這些資源實現數據的緩存，保證高速數據傳輸。
[0032]所述的DDR2SDRAM 芯片選用 了 Micron 公司的 MT47H64M16HR，該型號 DDR2SDRAM 總容量為1Gbit，讀寫速率最高能夠達到12.8Gbit/s?？紤]到數據輸入和輸出是共享帶寬的，折半后的單方向讀寫速率仍然超過了 USB3.0的傳輸速率，能夠為高速數據傳輸提供緩存，不會造成瓶頸。
[0033]所述的外圍設備接口包括Camera Link接口、光纖接口和LVDS接口。
[0034]所述的Camera Link接口選用DS90CR287MTD實現輸出功能，全部的發(fā)送信息包括14位數據信號和4位視頻控制信號。其中視頻控制信號包括幀同步信號(FVAL)、行同步信號(LVAL)、數據有效信號(DVAL)和像素時鐘信號(CLOCK)。
[0035]所述的光纖接口包括一個光纖接插件HFBR-5208和一片并串轉換芯片MAX9217。FPGA通過內部的光纖接口控制單元控制MAX9217發(fā)送光纖數據。
[0036]所述的LVDS接口直接連接FPGA的3對差分1/0引腳作為差分輸出。選用針式DB9插座作為接插件。
[0037]所述的這三種接口所支持的最高數據傳輸速率均低于5Gbit/s，利用USB3.0作為數據傳輸接口能夠滿足紅外仿真圖像數據通過上述三種接口注入到后級設備中的要求。
[0038]圖2是USB3.0控制器芯片在從器件FIFO (Slave FIFO)模式下構建的DMA傳輸通道結構圖。
[0039]USB3.0控制器芯片是同時擁有USB3.0接口和GPIF II接口的。其中，USB3.0接口負責連接主機，GPIF II接口負責連接FPGA。在從器件FIF0(Slave FIFO)模式下，endpoint只存在于USB3.0接口這一側，從主機的角度來看，根據數據傳輸方向的不同，可以分為生產者endpoint和消費者endpoint。具體應用到本發(fā)明中，使用的是生產者endpoint。
[0040]要建立一個DMA傳輸通道，還需要位于通道兩端的兩個socket來實現數據流入和流出。根據數據傳輸方向的不同，這兩個socket也分成生產者socket和消費者socket。最后，通過改變USB3.0控制器芯片與FPGA相連的2_bit地址線來選定一個特定的thread，將所要建立的DMA傳輸通道映射到這個thread上，這一整條位于芯片內的數據傳輸鏈路就成功建立起來了。對于一個已成功建立的DMA傳輸通道，是通過用戶自定義的固件程序設計和外部硬件連接從而實現endpoint、socket和thread所對應的映射關系的。
[0041]圖3是基于USB3.0的紅外數字圖像注入式仿真的流程圖。
[0042]DMA傳輸通道建立之后，主機就可以通過上位機軟件的控制將紅外仿真圖像數據發(fā)送到USB3.0控制器芯片的從器件FIF0(Slave FIFO)中。然后利用FPGA中的圖像數據接收模塊不間斷地讀取從器件FIF0(Slave FIFO)中主機發(fā)送過來的數據，并在輸入FIFO緩沖單元中進行緩存。FPGA與GPIF II接口采用16_bit數據總線連接，根據從器件FIFO (Slave FIFO)同步讀操作的時序要求，GPIF II接口中的SLRD、SLOE等控制信號的電平高低必須統(tǒng)一在PCLK的有效時鐘沿變化。因此本發(fā)明將FPGA的全局時鐘信號輸出，作為USB3.0控制器芯片的PCLK時鐘信號。
[0043]FPGA與DDR2SDRAM也是通過16_bit數據總線連接?？梢岳肍PGA內嵌的存儲器控制器模塊(MCB)資源來實現SDRAM控制單元的功能。存儲器控制器模塊(MCB)被配置成2個用戶通道，其中一個用于將輸入FIFO緩沖單元中的數據寫入DDR2SDRAM中，另一個則用于將數據從DDR2SDRAM中讀出?？刂茊卧€輸出DDR2SDRAM的空/滿信號，表明其中有無數據，以便外圍程序控制。并且，圖像數據緩存模塊引入仲裁機制，判斷當只出現了單次小數據量的傳輸任務時，輸出FIFO緩沖單元可以直接從輸入FIFO緩沖單元中得到數據，閑置DDR2SDRAM為空，充分優(yōu)化資源。當面臨連續(xù)批量的高速數據傳輸時，再重新啟用DDR2SDRAM充當緩存。
[0044]圖像數據發(fā)送模塊從輸出FIFO緩沖單元中讀取數據，發(fā)送給后級紅外圖像實時信號處理平臺，并且按照后級平臺的不同接口要求進行配置。LVDS接口直接連接FPGA的3對差分I/o引腳作為差分輸出，其中一對傳輸的是差分時鐘信號。Camera Link接口和光纖接口共用數據總線。使用Camera Link接口的像素時鐘信號(CLOCK)作為光纖接口的時鐘信號，行同步信號(LVAL)作為光纖接口的數據輸入使能信號(DE_IN)，并且將幀同步信號(FVAL)和數據有效信號(DVAL)連接到光纖接口數據線的最高2位和控制線的最低2位。因此，圖像數據發(fā)送模塊可以根據實際應用中后級平臺的不同要求，選擇Camera Link接口、光纖接口或者LVDS接口中的一種輸出紅外仿真圖像，或者在使用Camera Link接口 輸出的同時，由光纖接口輸出相同巾貞格式的紅外仿真圖像。
【權利要求】
1.一種基于USB3.0的紅外數字圖像注入式仿真系統(tǒng)，它包括主機和紅外數字圖像注入式仿真器，其特征在于: 所述的主機為具有USB3.0接口的計算機； 所述的紅外數字圖像注入式仿真器包括一片USB3.0控制器芯片，一片FPGA，一片DDR2SDRAM以及外圍設備接口 ；其中，所述的USB3.0控制器芯片具有一個連接主機的USB3.0接口，和一個連接外部設備的GPIF II接口 ；所述的FPGA具有存儲器控制器模塊；所述的DDR2SDRAM具有IGbit存儲容量和16位數據總線；所述的外圍設備接口具有與后級的紅外圖像實時信號處理平臺相匹配的接口； 主機和紅外數字圖像注入式仿真器之間通過USB3.0傳輸線纜連接；注入式仿真器和紅外圖像實時信號處理平臺之間通過外圍設備接口連接。
2.一種基于權利要求1所述系統(tǒng)的紅外數字圖像注入式仿真方法，其特征在于包括以下步驟: 步驟1:通過固件程序設計將USB3.0控制器芯片配置成從器件FIFO模式，建立一個DMA傳輸通道； 步驟2:主機通過USB3.0接口將紅外仿真圖像數據發(fā)送到USB3.0控制器芯片的從器件FIFO中； 步驟3:利用FPGA中的圖像數據接收模塊不間斷地讀取從器件FIFO中主機發(fā)送過來的數據，并在輸入FIFO緩沖單元中進行緩存； 步驟4:通過FPGA內建的圖像數據緩存模塊中的SDRAM控制單元將輸入FIFO緩沖單元中接收到的數據寫入DDR2SDRAM中； 步驟5 =SDRAM控制單元將緩存在DDR2SDRAM中的紅外仿真圖像數據讀回并寫入輸出FIFO緩沖單元中； 步驟6:通過FPGA中的圖像數據發(fā)送模塊從輸出FIFO緩沖單元中讀取數據，通過與后級紅外圖像實時信號處理平臺相匹配的外圍設備接口發(fā)送數據。
【文檔編號】G06F13/28GK103853642SQ201410020845
【公開日】2014年6月11日 申請日期:2014年1月17日 優(yōu)先權日:2014年1月17日
【發(fā)明者】張昊, 湯心溢, 李爭, 岳振, 盧怡丹 申請人:中國科學院上海技術物理研究所