一種開(kāi)關(guān)信號(hào)控制的整流與限幅電路與無(wú)源射頻標(biāo)簽的制作方法
【專(zhuān)利摘要】本發(fā)明屬于射頻識(shí)別【技術(shù)領(lǐng)域】，具體是指一種開(kāi)關(guān)信號(hào)控制的整流與限幅電路，以及包含該整流與限幅電路的無(wú)源射頻標(biāo)簽。本發(fā)明所述開(kāi)關(guān)信號(hào)控制的整流與限幅電路將無(wú)源RFID標(biāo)簽的電感線(xiàn)圈天線(xiàn)所吸收并整流后的直流信號(hào)轉(zhuǎn)化為高低電平信號(hào)，并輸入到整流電路放電通路的控制輸入端，根據(jù)電荷量的大小控制放電通路打開(kāi)放電或處于關(guān)閉狀態(tài)，通過(guò)對(duì)整流器電壓幅度進(jìn)行動(dòng)態(tài)調(diào)整實(shí)現(xiàn)對(duì)電路電壓的限幅控制，以滿(mǎn)足芯片上半導(dǎo)體器件在過(guò)壓保護(hù)的可靠性方面的要求，并防止讀卡器端接收飽和現(xiàn)象的發(fā)生。
【專(zhuān)利說(shuō)明】一種開(kāi)關(guān)信號(hào)控制的整流與限幅電路與無(wú)源射頻標(biāo)簽
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于射頻識(shí)別【技術(shù)領(lǐng)域】，具體是指一種開(kāi)關(guān)信號(hào)控制的整流與限幅電路，以及包含該整流與限幅電路的無(wú)源射頻標(biāo)簽。
【背景技術(shù)】
[0002]無(wú)源射頻識(shí)別(Radio Frequency Identification, RFID)標(biāo)簽本身不帶電池，其依靠讀卡器發(fā)送的電磁能量工作。由于它結(jié)構(gòu)簡(jiǎn)單、經(jīng)濟(jì)實(shí)用，因而其在物流管理、資產(chǎn)追蹤以及移動(dòng)醫(yī)療領(lǐng)域獲得了廣泛的應(yīng)用。
[0003]無(wú)源RFID標(biāo)簽工作時(shí)，其會(huì)從周?chē)h(huán)境中吸收讀卡器發(fā)送的電磁能量。無(wú)源RFID標(biāo)簽在吸收能量之后，將一部分能量整流為直流電源，以供無(wú)源RFID標(biāo)簽內(nèi)部電路工作；無(wú)源RFID標(biāo)簽還將另一部分能量輸入內(nèi)部的調(diào)制解調(diào)電路。調(diào)制解調(diào)電路會(huì)對(duì)該能量中攜帶的幅度調(diào)制信號(hào)進(jìn)行解調(diào)，并將解調(diào)后的信號(hào)發(fā)送給無(wú)源RFID標(biāo)簽的數(shù)字基帶部分處理。
[0004]由于無(wú)源RFID標(biāo)簽與讀卡器的距離是變化的，因此，當(dāng)無(wú)源RFID標(biāo)簽工作時(shí)，其從周?chē)h(huán)境中吸收的電磁能量也是變化的。當(dāng)無(wú)源RFID標(biāo)簽離讀卡器太近或讀卡器發(fā)送的電磁能量太強(qiáng)時(shí)，無(wú)源RFID標(biāo)簽接收到的信號(hào)強(qiáng)度也較強(qiáng)，以至線(xiàn)圈上感應(yīng)的電壓超過(guò)了芯片中整流器模塊所用的晶體管的耐壓極限，造成晶體管的永久性損壞，導(dǎo)致RFID標(biāo)簽失效。
[0005]無(wú)源RFID標(biāo)簽通過(guò)負(fù)載調(diào)制的方式傳輸數(shù)據(jù)到讀卡器，讀卡器端的線(xiàn)圈探測(cè)到RFID標(biāo)簽端線(xiàn)圈的阻抗變化從而獲取數(shù)據(jù)。當(dāng)無(wú)源RFID標(biāo)簽離讀卡器太近或讀卡器發(fā)送的電磁能量太強(qiáng)時(shí)，從RFID標(biāo)簽端耦合回來(lái)的負(fù)載調(diào)制信號(hào)容易造成讀卡器接受端的飽和，以至通訊失敗。這種失敗在讀卡器首先發(fā)命令然后等待RFID標(biāo)簽應(yīng)答的RTF通訊模式(Reader Talk First)下更容易發(fā)生。
[0006]為了解決上述耐壓可靠性以及讀卡器接受飽和的問(wèn)題，RFID標(biāo)簽芯片電路內(nèi)部需要施加幅度限制處理電路，以確保RFID標(biāo)簽上的天線(xiàn)兩端電壓被限制在一個(gè)預(yù)定的數(shù)值。幅度限制的實(shí)施可采用從整流支路上漏電流到地的方法，從而使整流器輸出的電壓水平得到控制。最理想化的設(shè)計(jì)要求漏電流通路在極弱場(chǎng)的情況下能夠被有效關(guān)斷，即完全不漏電，而在逐漸增強(qiáng)的場(chǎng)情況下，漏電流通路能夠隨時(shí)控制開(kāi)始漏電的起點(diǎn)，以及漏電流的多少,達(dá)到動(dòng)態(tài)調(diào)整的目的。
[0007]電子科技大學(xué)以2010年11月30日申請(qǐng)的名稱(chēng)為《一種用于超高頻射頻識(shí)別標(biāo)簽芯片的解調(diào)電路》，申請(qǐng)?zhí)枮?01010568305.4的發(fā)明專(zhuān)利中，幅度限制功能是通過(guò)一個(gè)電壓比較器實(shí)施的，該電壓比較器比較了包絡(luò)檢波電路產(chǎn)生的包絡(luò)信號(hào)，即數(shù)據(jù)信息，和包絡(luò)信號(hào)本身的均值之間的大小對(duì)比關(guān)系，從而由電壓比較器后面的反相器輸出高低邏輯信號(hào)，即解調(diào)后的信號(hào)。如此，即使在讀卡器與電子標(biāo)簽之間的很近或很遠(yuǎn)導(dǎo)致的信號(hào)強(qiáng)度差異很大的情況下，該解調(diào)電路仍能夠自適應(yīng)地保證均值產(chǎn)生電路的穩(wěn)定性，從而確保了解調(diào)電路正常穩(wěn)定的工作。[0008]上述專(zhuān)利中所用的自適應(yīng)調(diào)整第一 PMOS管柵極電壓的技術(shù)是間接監(jiān)控射頻信號(hào)強(qiáng)度的一種方法。其中動(dòng)態(tài)調(diào)整的對(duì)象是作為等效電阻用的PMOS管，使得在不同信號(hào)強(qiáng)度下該P(yáng)MOS管的溝道等效電阻保持穩(wěn)定，也即和電容組成的濾波時(shí)間常數(shù)穩(wěn)定，最終獲得穩(wěn)定的檢波效果，確保了解調(diào)電路正常穩(wěn)定的工作。本申請(qǐng)針對(duì)整流器電壓幅度的動(dòng)態(tài)調(diào)整而監(jiān)控射頻信號(hào)強(qiáng)度的大小，調(diào)整對(duì)象為整流器的限幅電路，使得從天線(xiàn)端口到地的漏電流通路在不同的信號(hào)強(qiáng)度情況下有不同程度的開(kāi)啟程度，從而保護(hù)了射頻前端的晶體管不受高壓影響，也避免了讀卡器端的接收飽和現(xiàn)象的發(fā)生。
[0009]株式會(huì)社島津制作所以2008年6月9日申請(qǐng)的，名稱(chēng)為《限幅電路》，申請(qǐng)?zhí)枮?00880129721.5的PCT專(zhuān)利，提出一種利用晶體管的導(dǎo)通、截止切掉超出上下限閾值信號(hào)電壓值的限幅電路。該限幅電路是用于對(duì)信號(hào)強(qiáng)度的限幅，且其針對(duì)的是有恒定電源輸入的電路，不同于本申請(qǐng)中所采用的整流控制電路，且也無(wú)法將該電路轉(zhuǎn)用于RFID電路中。
[0010]天津南大強(qiáng)芯半導(dǎo)體芯片設(shè)計(jì)有限公司以2007年8月20號(hào)申請(qǐng)的，名稱(chēng)為《一種射頻識(shí)別標(biāo)簽電路系統(tǒng)結(jié)構(gòu)及其工作方法與應(yīng)用》，申請(qǐng)?zhí)枮?00710058875.7的發(fā)明專(zhuān)利，唯一的提出的發(fā)明點(diǎn)是從整流器輸出的供電電源線(xiàn)分了幾路給不同的模塊，并以此提出提高了能量轉(zhuǎn)換和使用效率的觀(guān)點(diǎn)。首先，就其電源線(xiàn)分開(kāi)幾路接到不同模塊的做法，是芯片設(shè)計(jì)中的常規(guī)做法，但是該申請(qǐng)中未能闡述清楚能量轉(zhuǎn)換和使用效率是如何提高的，提高到什么程度。要達(dá)到真正的效率提高，光是該申請(qǐng)中所提到的接法(那本身就是一個(gè)普通接法)是不夠的，用整流器輸出支路直接給存儲(chǔ)器控制模塊的高壓產(chǎn)生電路供電甚至?xí)?dǎo)致電荷泵所用的振蕩器功耗很大的問(wèn)題。其次，該申請(qǐng)沒(méi)有涉及本專(zhuān)利申請(qǐng)所述用開(kāi)關(guān)信號(hào)來(lái)調(diào)整整流器輸入端電壓幅度電路的方面，跟本專(zhuān)利申請(qǐng)的發(fā)明點(diǎn)沒(méi)有重復(fù)性。
[0011]上海華虹集成電路有限責(zé)任公司以2006年03月17日申請(qǐng)的，名稱(chēng)為《用于非接觸式IC卡和射頻識(shí)別標(biāo)簽芯片的限幅保護(hù)電路》，申請(qǐng)?zhí)枮?00610024814.4的發(fā)明專(zhuān)利中，提出一種在強(qiáng)場(chǎng)范圍內(nèi)將通過(guò)天線(xiàn)耦合得到的能量限制在可以接受的范圍內(nèi)，同時(shí)不會(huì)影響芯片內(nèi)部后續(xù)解調(diào)、穩(wěn)壓、時(shí)鐘、復(fù)位電路的正常工作。該專(zhuān)利與本申請(qǐng)所存在的區(qū)別點(diǎn)在于:
[0012]1、因?yàn)橄薹娐返哪康牟煌?，所以上海華虹的限幅電路是由高壓或者低壓的檢測(cè)電路控制對(duì)一個(gè)電容的充放電來(lái)產(chǎn)生限幅信號(hào)。該限幅信號(hào)在比場(chǎng)強(qiáng)度的變化有著明顯較大的時(shí)間常數(shù)，即緩慢反應(yīng)天線(xiàn)上電壓幅度的變化。這樣的技術(shù)不能起到本申請(qǐng)所提出的過(guò)壓保護(hù)的目的，因?yàn)樵谟邢薜臅r(shí)間常數(shù)之內(nèi)，射頻標(biāo)簽芯片內(nèi)部的晶體管已經(jīng)處在過(guò)壓驅(qū)動(dòng)的不可靠狀態(tài)。所以本申請(qǐng)所公開(kāi)的限幅電路對(duì)天線(xiàn)上電壓的變化有著極快的反應(yīng)速度，能夠起到很好的保護(hù)作用。
[0013]2、上海華虹的限幅電路有兩條泄放通路，其中一條慢通路，如前所述，不適合過(guò)壓保護(hù)，另一條由解調(diào)信號(hào)控制的泄放通路，與本申請(qǐng)所公開(kāi)的技術(shù)有著本質(zhì)的不同。在很多應(yīng)用于門(mén)禁卡等領(lǐng)域中的低成本射頻標(biāo)簽芯片中，讀卡器僅僅提供場(chǎng)能量，而標(biāo)簽電路的工作局限于“標(biāo)簽耦合到能量后啟動(dòng)上電，并直接發(fā)出自身所存儲(chǔ)的信息”的簡(jiǎn)單模式，不存在該專(zhuān)利中所用到的解調(diào)電路，也即不能提供控制泄放通路的信號(hào)。本申請(qǐng)所公開(kāi)的限幅電路由電源電壓與判定電路輸出開(kāi)關(guān)信號(hào)控制限幅電路的通路，與是否存在解調(diào)電路無(wú)關(guān)，與解調(diào)電路輸出的解調(diào)信號(hào)本身特性無(wú)關(guān)。相比之下本申請(qǐng)所公開(kāi)的技術(shù)在高性能射頻標(biāo)簽和低成本射頻標(biāo)簽均有更廣泛的適用范圍。[0014]3、上海華虹的高壓檢測(cè)與低壓檢測(cè)信號(hào)所控制的開(kāi)關(guān)管有兩個(gè)恒定電流源作為偏置，在無(wú)源射頻標(biāo)簽系統(tǒng)中將造成較大的直流功耗，不利于達(dá)到低功耗，高靈敏度的目的。本申請(qǐng)所公開(kāi)的技術(shù)利用電源檢測(cè)和判定電路所輸出的開(kāi)關(guān)信號(hào)控制若干個(gè)不同泄放能力的通路的打開(kāi)和關(guān)斷，以達(dá)到限幅的目的。泄放電流在本申請(qǐng)所公開(kāi)的技術(shù)中達(dá)到了細(xì)分化，有著更好的能量效率。
[0015]4、上海華虹的限幅電路在檢測(cè)天線(xiàn)兩端電壓上存在兩個(gè)判斷點(diǎn)，即電壓過(guò)低的臨界點(diǎn)和電壓過(guò)高的臨界點(diǎn)。當(dāng)天線(xiàn)兩端的電壓低于電壓過(guò)低的臨界點(diǎn)時(shí)，電容上的電荷得到泄放。當(dāng)天線(xiàn)兩端電壓高于電壓過(guò)高的臨界點(diǎn)時(shí)，電容上的電荷得到充電積累。這其中的問(wèn)題是當(dāng)天線(xiàn)兩端的電壓處于兩個(gè)臨界點(diǎn)之間時(shí)，上下兩個(gè)控制開(kāi)關(guān)均處于關(guān)斷狀態(tài)，電容上的電壓是浮動(dòng)的，不受任何信號(hào)控制。在無(wú)源射頻標(biāo)簽芯片中這是一個(gè)致命的問(wèn)題，容易造成不可控的泄放電流而損失能量，影響標(biāo)簽的靈敏度。

【發(fā)明內(nèi)容】

[0016]本發(fā)明實(shí)施例目的在于提供一種將無(wú)源RFID標(biāo)簽的電感線(xiàn)圈天線(xiàn)所吸收并整流后的直流信號(hào)轉(zhuǎn)化為高低電平信號(hào)，并輸入到整流電路放電通路的控制輸入端，根據(jù)電荷量的大小控制放電通路打開(kāi)放電或處于關(guān)閉狀態(tài)，通過(guò)對(duì)整流器電壓幅度進(jìn)行動(dòng)態(tài)調(diào)整實(shí)現(xiàn)對(duì)電路電壓的限幅控制，以滿(mǎn)足芯片上半導(dǎo)體器件在過(guò)壓保護(hù)的可靠性方面的要求，并防止讀卡器端接收飽和現(xiàn)象的發(fā)生。
[0017]為實(shí)現(xiàn)上述目的，本發(fā)明所采取的技術(shù)方案為:
[0018]一種開(kāi)關(guān)信號(hào)控制的整流與限幅電路，所述該電路包括:
[0019]諧振電容，與諧振電感并聯(lián)連接于第一天線(xiàn)端與第二天線(xiàn)端之間，用于與諧振電感組成諧振電路，接收外部電磁場(chǎng)并將其耦合至整流電路；
[0020]整流電路，其輸入端連接至第一天線(xiàn)端與第二天線(xiàn)端，用于將所述諧振電路耦合的交流電源轉(zhuǎn)換為直流電源，所述整流電路的第一輸出端輸出至外部負(fù)載電路，其第二輸出端輸出至電源電壓探測(cè)與判定電路，用于為電源電壓探測(cè)與判定電路提供判定電壓，其第三輸出端通過(guò)至少兩個(gè)并聯(lián)的N型MOS管接地作為放電通路，用于在場(chǎng)強(qiáng)過(guò)強(qiáng)時(shí)將電荷輸出至地；
[0021]至少兩路電源電壓探測(cè)與判定電路，其電源輸入端連接至所述整流電路第二輸出端，其輸出端連接至所述整流電路的至少兩路放電通路的控制輸入端，用于根據(jù)第一天線(xiàn)端與第二天線(xiàn)端之間的電荷量大小控制所述整流電路的放電通路打開(kāi)或關(guān)閉，實(shí)現(xiàn)控制該輸出端的漏電狀態(tài)。
[0022]本發(fā)明實(shí)施例的另一目的在于提供一種包括上述開(kāi)關(guān)信號(hào)控制的整流與限幅電路的無(wú)源射頻標(biāo)簽。
[0023]本發(fā)明所述一種開(kāi)關(guān)信號(hào)控制的整流與限幅電路，在整流電路的放電通路并列設(shè)置有X個(gè)寬長(zhǎng)比各不相同的N型MOS管，并且設(shè)置與所述X個(gè)N型MOS管數(shù)目相同的電源電壓探測(cè)與判定電路，所述電源電壓探測(cè)與判定電路輸出端分別連接至所述各N型MOS管的柵極，用于分別控制各N型MOS管的打開(kāi)與關(guān)閉。由于各電源電壓探測(cè)與判定電路限幅點(diǎn)各不相同，因此各電源電壓探測(cè)與判定電路在第一天線(xiàn)端與第二天線(xiàn)端之間的電荷量大小相同的情況下，輸出的高低電平信號(hào)各不相同，該高低電平信號(hào)控制與其連接的N型MOS管打開(kāi)漏電或關(guān)閉。由于各N型MOS管的寬長(zhǎng)比各不相同，因此各種不同的N型MOS管打開(kāi)和關(guān)閉的組合形式便實(shí)現(xiàn)了各種不同程度的漏電狀態(tài)。采用X個(gè)并聯(lián)的N型MOS管組成的放電通路與X個(gè)電源電壓探測(cè)與判定電路，則放電通路的組合形式為2X種(X為自然數(shù)且大于等于2)，X的數(shù)值越大，組合形式越多，即限幅放電的精度越高。本方案運(yùn)用于無(wú)源RFID標(biāo)簽電路中的限幅電路模塊中，使得與電感線(xiàn)圈天線(xiàn)所連接的器件的耐壓得以可靠的保證。本方案的另一個(gè)顯著特點(diǎn)在于并聯(lián)連接的X個(gè)電源電壓探測(cè)與判定電路的實(shí)施是超低功耗的實(shí)施，典型的電流消耗總和為納安數(shù)量級(jí)(10_9)，使得整個(gè)方案適用于無(wú)源RFID標(biāo)簽系統(tǒng)。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0024]為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0025]圖1是本發(fā)明的電路總體結(jié)構(gòu)框圖；
[0026]圖2是本發(fā)明采用的整流電路實(shí)施例一結(jié)構(gòu)圖；
[0027]圖3是本發(fā)明采用的整流電路實(shí)施例二結(jié)構(gòu)圖；
[0028]圖4是本發(fā)明采用的電源電壓探測(cè)與判定電路總體結(jié)構(gòu)框圖；
[0029]圖5是本發(fā)明采用的電源電壓探測(cè)與判定電路實(shí)施例一結(jié)構(gòu)圖；
[0030]圖6是本發(fā)明采用的電源電壓探測(cè)與判定電路實(shí)施例二結(jié)構(gòu)圖；
[0031]圖7是本發(fā)明采用的電源電壓探測(cè)與判定電路實(shí)施例三結(jié)構(gòu)圖；
[0032]圖8是本發(fā)明采用的電源電壓探測(cè)與判定電路實(shí)施例四結(jié)構(gòu)圖；
[0033]圖9是本發(fā)明采用的電源電壓探測(cè)與判定電路實(shí)施例五結(jié)構(gòu)圖；
[0034]圖10是本發(fā)明采用的電源電壓探測(cè)與判定電路實(shí)施例六結(jié)構(gòu)圖。
【具體實(shí)施方式】
[0035]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0036]如圖1所示為本發(fā)明的電路總體結(jié)構(gòu)框圖。本發(fā)明所述一種開(kāi)關(guān)信號(hào)控制的整流與限幅電路I包括:
[0037]諧振電容Cl，其與諧振電感L并聯(lián)連接于第一天線(xiàn)端ini與第二天線(xiàn)端in2之間，用于與諧振電感L組成諧振電路，接收外部電磁場(chǎng)并將其耦合至整流電路；
[0038]整流電路2，其輸入端連接至第一天線(xiàn)端ini與第二天線(xiàn)端in2，用于將所述諧振電路耦合的交流電源轉(zhuǎn)換為直流電源，所述整流電路的第一輸出端Vdd _輸出至外部負(fù)載電路，其第二輸出端'輸出至電源電壓探測(cè)與判定電路3，用于為電源電壓探測(cè)與判定電路提供判定電壓，其第三輸出端通過(guò)至少兩個(gè)并聯(lián)的N型MOS管接地作為放電通路，用于在場(chǎng)強(qiáng)過(guò)強(qiáng)時(shí)將電荷輸出至地；[0039]至少兩路電源電壓探測(cè)與判定電路3，其電源輸入端連接至所述整流電路第二輸出端V1，其輸出端Vcm連接至所述整流電路的至少兩路放電通路的控制輸入端，用于根據(jù)第一天線(xiàn)端ini與第二天線(xiàn)端in2之間的電荷量大小控制所述整流電路的放電通路打開(kāi)或關(guān)閉，實(shí)現(xiàn)控制該輸出端的漏電狀態(tài)。
[0040]本發(fā)明所述一種開(kāi)關(guān)信號(hào)控制的整流與限幅電路，在整流電路的放電通路并列設(shè)置有X個(gè)寬長(zhǎng)比各不相同的N型MOS管，并且設(shè)置與所述N型MOS管數(shù)目相同的電源電壓探測(cè)與判定電路，所述電源電壓探測(cè)與判定電路輸出端分別連接至所述各N型MOS管的柵極，用于分別控制各N型MOS管的打開(kāi)與關(guān)閉。由于各電源電壓探測(cè)與判定電路限幅點(diǎn)各不相同，因此各電源電壓探測(cè)與判定電路在第一天線(xiàn)端與第二天線(xiàn)端之間的電荷量大小相同的情況下，輸出的高低電平信號(hào)各不相同，該高低電平信號(hào)控制與其連接的N型MOS管打開(kāi)漏電或關(guān)閉。由于各N型MOS管的寬長(zhǎng)比各不相同，因此各種不同的N型MOS管打開(kāi)和關(guān)閉的組合形式便實(shí)現(xiàn)了各種不同程度的漏電狀態(tài)。本方案運(yùn)用于無(wú)源RFID標(biāo)簽電路中的限幅電路模塊中，使得與電感線(xiàn)圈天線(xiàn)所連接的器件的耐壓得以可靠的保證。
[0041]圖2為本發(fā)明采用的整流電路實(shí)施例一結(jié)構(gòu)圖。所述整流電路2包括并聯(lián)連接于第一天線(xiàn)端ini與第二天線(xiàn)端in2之間的第一整流支路，第二整流支路以及第三整流支路。
[0042]所述第一整流支路為橋式整流電路，其一輸出端接地，第一輸出端Vdd _連接至外部負(fù)載電路，用于將諧振電路耦合的交流電源轉(zhuǎn)換為直流電源為外部負(fù)載電路提供電源。
[0043]所述第二整流支路為連接于第一天線(xiàn)端ini與第二天線(xiàn)端in2之間的第五二極管D5和第六二極管D6，如圖2，所述第五二極管D5和第六二極管D6用于將諧振電路耦合的交流電源轉(zhuǎn)換為直流電源，并從所述整流電路的第二輸出端V1輸出至電源電壓探測(cè)與判定電路3輸入端，用于為電源電壓探測(cè)與判定電路3提供判定電壓。
[0044]第二整流支路的第二種實(shí)施例結(jié)構(gòu)如圖3所示，該實(shí)施例中所述第二整流支路為連接于第一天線(xiàn)端ini與第二天線(xiàn)端in2之間的第五N型MOS管M5和第六N型MOS管M6，所述第五N型MOS管M5柵極和漏極分別耦接至第一天線(xiàn)端ini，第六N型MOS管M6柵極和漏極分別耦接至第二天線(xiàn)端in2，第五N型MOS管M5源極耦接至第六N型MOS管M6源極，用于將諧振電路耦合的交流電源轉(zhuǎn)換為直流電源，并從所述整流電路的第二輸出端V1輸出至電源電壓探測(cè)與判定電路3輸入端，用于為電源電壓探測(cè)與判定電路3提供判定電壓。
[0045]上述第五二極管D5和第五N型MOS管M5，以及第六二極管D6和第六N型MOS管M6均為單向?qū)ǖ碾娮釉?，用于將第一天線(xiàn)端ini與第二天線(xiàn)端in2之間的交流電源整流為直流電源V1，則V1的電壓值為Vinl (正半周交流信號(hào))或Vin2 (負(fù)半周交流信號(hào))減去二極管或MOS管的閾值電壓。
[0046]所述第三整流支路為連接于第一天線(xiàn)端ini與第二天線(xiàn)端in2之間的第七二極管D7和第八二極管D8，如圖2，所述第七二極管D7和第八二極管D8陰極端耦接至所述至少兩個(gè)并聯(lián)連接的N型MOS管的漏極，所述至少兩個(gè)并聯(lián)連接的N型MOS管柵極分別連接至電源電壓探測(cè)與判定電路3的輸出端VCT[各N型MOS管的源極均接地，用于在場(chǎng)強(qiáng)過(guò)強(qiáng)時(shí)將諧振電路稱(chēng)合的電荷輸出至地，從而減小第一天線(xiàn)端ini與第二天線(xiàn)端in2之間的電荷量。
[0047]第三整流支路的第二種實(shí)施例結(jié)構(gòu)如圖3所示，該實(shí)施例中所述第三整流支路為連接于第一天線(xiàn)端ini與第二天線(xiàn)端in2之間的第七N型MOS管M7和第八N型MOS管M8，所述第七N型MOS管M7柵極和漏極分別耦接至第一天線(xiàn)端ini，第八N型MOS管M8柵極和漏極分別耦接至第二天線(xiàn)端in2，第七N型MOS管WJ源極耦接至第八N型MOS管M8源極并耦接至所述至少兩個(gè)并聯(lián)連接的N型MOS管的漏極，所述至少兩個(gè)并聯(lián)連接的N型MOS管柵極分別連接至電源電壓探測(cè)與判定電路3的輸出端Vcm，各N型MOS管的源極均接地，用于在場(chǎng)強(qiáng)過(guò)強(qiáng)時(shí)將諧振電路耦合的電荷輸出至地，從而減小第一天線(xiàn)端ini與第二天線(xiàn)端in2之間的電荷量。
[0048]上述第七二極管D7和第七N型MOS管M7，以及第八二極管D8和第八N型MOS管M8均為單向?qū)ǖ碾娮釉?，用于將第一天線(xiàn)端ini與第二天線(xiàn)端in2之間的交流電源整流為直流電源并輸入至所述至少兩個(gè)并聯(lián)連接的N型MOS管的漏極端。
[0049]所述第一整流支路、第二整流支路以及第三整流支路中起整流作用的單向?qū)娮釉刹捎枚O管或MOS管的任意形式的組合，包含但并不限于附圖中所示出的兩種組合方式，且可以通過(guò)調(diào)整所述二極管的尺寸(即PN結(jié)的面積)或調(diào)整MOS管的溝道尺寸比例來(lái)設(shè)定二極管或MOS管的放大比例，達(dá)到節(jié)省功耗的目的。
[0050]圖4是本發(fā)明采用的電源電壓探測(cè)與判定電路總體結(jié)構(gòu)框圖。所述電源電壓探測(cè)與判定電路3為至少兩路，各路電源電壓探測(cè)與判定電路3成并聯(lián)結(jié)構(gòu)連接于整流電路的第二輸出端V1與地線(xiàn)之間，它們的輸出端Vcm分別連接至整流電路各放電通路的N型MOS管的柵極端，用于根據(jù)第一天線(xiàn)端與第二天線(xiàn)端之間的電荷量大小控制所述整流電路的放電通路打開(kāi)或關(guān)閉，實(shí)現(xiàn)控制該輸出端的漏電狀態(tài)或關(guān)閉狀態(tài)。
[0051]所述電源電壓探測(cè)與判定電路3包括第一分壓?jiǎn)卧?1，第二分壓?jiǎn)卧?2，閾值比較單元33，第一限流單元34以及邏輯信號(hào)生成單元35。所述第一分壓?jiǎn)卧?1與第二分壓?jiǎn)卧?2依次串接于電源端V1與地線(xiàn)之間，閾值比較單元33控制端連接于第一分壓?jiǎn)卧?1與第二分壓?jiǎn)卧?2之間，其輸入端通過(guò)第一限流單元34接入電流源V1，其輸出端接地，所述邏輯信號(hào)生成單元35輸入端連接于閾值比較單元33輸入端與第一限流單元34之間，用于生成邏輯控制信號(hào)，控制整流電路的放電通路打開(kāi)或關(guān)閉。
[0052]所述第一分壓?jiǎn)卧?1為至少一個(gè)電阻，或至少一個(gè)P型MOS管，或至少一個(gè)N型MOS管中的任一種。
[0053]當(dāng)?shù)谝环謮簡(jiǎn)卧?1為至少一個(gè)電阻時(shí)，其結(jié)構(gòu)如圖5所示，所述至少一個(gè)電阻與相鄰電阻首尾連接形成串聯(lián)結(jié)構(gòu)，第一個(gè)電阻連接至電源V1作為第一分壓?jiǎn)卧?1輸入端，最后一個(gè)電阻連接至第二分壓?jiǎn)卧?2作為第一分壓?jiǎn)卧?1的輸出端；
[0054]當(dāng)?shù)谝环謮簡(jiǎn)卧?1為至少一個(gè)P型MOS管時(shí)，其結(jié)構(gòu)如圖6所示，所述至少一個(gè)P型MOS管漏極端與相鄰P型MOS管的源極端連接形成串聯(lián)結(jié)構(gòu)，第一個(gè)所述P型MOS管的源極連接至電源V1作為第一分壓?jiǎn)卧?1輸入端，最后一個(gè)P型MOS管的漏極連接至第二分壓?jiǎn)卧?2作為第一分壓?jiǎn)卧?1的輸出端，各P型MOS管的柵極均連接至最后一個(gè)P型MOS管的漏極；
[0055]當(dāng)?shù)谝环謮簡(jiǎn)卧?1為至少一個(gè)N型MOS管時(shí)，其結(jié)構(gòu)如圖7所示，所述至少一個(gè)N型MOS管源極端與相鄰N型MOS管的漏極端連接形成串聯(lián)結(jié)構(gòu)，第一個(gè)所述N型MOS管的漏極連接至電源V1作為第一分壓?jiǎn)卧?1輸入端，最后一個(gè)N型MOS管的源極連接至第二分壓?jiǎn)卧?2作為第一分壓?jiǎn)卧?1的輸出端，各N型MOS管的柵極均連接至第一個(gè)N型MOS管的漏極。
[0056]所述第二分壓?jiǎn)卧?2為至少一個(gè)電阻，或至少一個(gè)P型MOS管，或至少一個(gè)N型MOS管中的任一種。
[0057]當(dāng)?shù)诙謮簡(jiǎn)卧?2為至少一個(gè)電阻時(shí)，其結(jié)構(gòu)如圖5所示，所述至少一個(gè)電阻與相鄰電阻首尾連接形成串聯(lián)結(jié)構(gòu)，第一個(gè)電阻連接至第一分壓?jiǎn)卧?1作為第二分壓?jiǎn)卧?2輸入端，最后一個(gè)電阻接地作為第二分壓?jiǎn)卧?2的輸出端；
[0058]當(dāng)?shù)诙謮簡(jiǎn)卧?2為至少一個(gè)P型MOS管時(shí)，其結(jié)構(gòu)如圖6所示，所述至少一個(gè)P型MOS管漏極端與相鄰P型MOS管的源極端連接形成串聯(lián)結(jié)構(gòu)，第一個(gè)所述P型MOS管的源極連接至第一分壓?jiǎn)卧?1作為第二分壓?jiǎn)卧?2輸入端，最后一個(gè)P型MOS管的漏極接地作為第二分壓?jiǎn)卧?2的輸出端，各P型MOS管的柵極均連接至最后一個(gè)P型MOS管的漏極；
[0059]當(dāng)?shù)诙謮簡(jiǎn)卧?2為至少一個(gè)N型MOS管時(shí)，其結(jié)構(gòu)如圖7所示，所述至少一個(gè)N型MOS管源極端與相鄰N型MOS管的漏極端連接形成串聯(lián)結(jié)構(gòu)，第一個(gè)所述N型MOS管的漏極連接至第一分壓?jiǎn)卧?1作為第二分壓?jiǎn)卧?2輸入端，最后一個(gè)N型MOS管的源極接地作為第二分壓?jiǎn)卧?2的輸出端，各N型MOS管的柵極均連接至第一個(gè)N型MOS管的漏極。
[0060]所述第一限流單元34為至少一個(gè)電阻，或至少一個(gè)P型MOS管，或至少一個(gè)N型MOS管中的任一種，
[0061]當(dāng)?shù)谝幌蘖鲉卧?4為至少一個(gè)電阻時(shí)，其結(jié)構(gòu)如圖5所示，所述至少一個(gè)電阻與相鄰電阻首尾連接形成串聯(lián)結(jié)構(gòu)，第一個(gè)電阻連接至電源V1作為第一限流單元34輸入端，最后一個(gè)電阻連接至閾值比較單元33作為第一限流單元34的輸出端；
[0062]當(dāng)?shù)谝幌蘖鲉卧?4為至少一個(gè)P型MOS管時(shí)，其結(jié)構(gòu)如圖6所示，所述至少一個(gè)P型MOS管漏極端與相鄰P型MOS管的源極端連接形成串聯(lián)結(jié)構(gòu)，第一個(gè)所述P型MOS管的源極連接至電源V1作為第一限流單元34輸入端，最后一個(gè)P型MOS管的漏極連接至閾值比較單元33作為第一限流單元34的輸出端，各P型MOS管的柵極均連接至最后一個(gè)P型MOS管的漏極；
[0063]當(dāng)?shù)谝幌蘖鲉卧?4為至少一個(gè)N型MOS管時(shí)，其結(jié)構(gòu)如圖7所示，所述至少一個(gè)N型MOS管源極端與相鄰N型MOS管的漏極端連接形成串聯(lián)結(jié)構(gòu)，第一個(gè)所述N型MOS管的漏極連接至電源V1作為第一限流單元34輸入端，最后一個(gè)N型MOS管的源極連接至閾值比較單元33作為第一限流單元34的輸出端，各N型MOS管的柵極均連接至第一個(gè)N型MOS管的漏極。
[0064]上述第一分壓?jiǎn)卧⒌诙謮簡(jiǎn)卧暗谝幌蘖鲉卧煞謩e采用一個(gè)或一個(gè)以上的電阻或MOS管等阻抗性元件串連而成，且各實(shí)施例內(nèi)，第一分壓?jiǎn)卧?、第二分壓?jiǎn)卧暗谝幌蘖鲉卧獌?nèi)所采用的阻抗性元件無(wú)需保持對(duì)稱(chēng)性，并且各單元內(nèi)也可以任意選擇一種或多種阻抗性元件串聯(lián)連接。由于多個(gè)串聯(lián)的MOS管溝道尺寸變長(zhǎng)，其電阻值變大，因而具有較好的阻抗特性，并且其面積相對(duì)于同樣阻抗的電阻要小的多，因此本發(fā)明優(yōu)選的實(shí)施例為采用多個(gè)MOS管串聯(lián)的結(jié)構(gòu)。
[0065]所述閾值比較單元33為至少一個(gè)N型MOS管，其結(jié)構(gòu)如圖5_圖8所示，所述N型MOS管柵極連接于第一分壓?jiǎn)卧?1與第二分壓?jiǎn)卧?2之間作為閾值比較單元33的控制端，其漏極通過(guò)第一限流單元34接入電流源V1作為閾值比較單元33的輸入端，其源極接地作為閾值比較單元33的輸出端。[0066]同理，本發(fā)明所述閾值比較單元33還可以為兩個(gè)或兩個(gè)以上的N型MOS管串聯(lián)連接而成，各N型MOS管源極端與相鄰N型MOS管的漏極端連接形成串聯(lián)結(jié)構(gòu)，第一個(gè)所述N型MOS管的漏極通過(guò)第一限流單元34接入電流源V1作為閾值比較單元33的輸入端，最后一個(gè)N型MOS管的源極接地作為閾值比較單元33的輸出端，各N型MOS管的柵極均連接至第一分壓?jiǎn)卧?1與第二分壓?jiǎn)卧?2之間作為閾值比較單元33的控制端，如圖9所示。采用此種多個(gè)N型MOS管串聯(lián)連接的結(jié)構(gòu)，加長(zhǎng)了 MOS管的溝道尺寸，使其寬長(zhǎng)比縮小，可使該MOS管的翻轉(zhuǎn)時(shí)間常數(shù)變長(zhǎng)，延緩該閾值單元的翻轉(zhuǎn)速度，從而達(dá)到降低輸出電源紋波的目的，同時(shí)，由于MOS管的溝道尺寸變長(zhǎng)，其電阻值增加，也可達(dá)到降低功耗及限流的作用。
[0067]當(dāng)所述閾值比較單元33為P型MOS管時(shí)，其結(jié)構(gòu)如圖10所示，所述P型MOS管柵極連接于第一分壓?jiǎn)卧?1與第二分壓?jiǎn)卧?2之間作為閾值比較單元33的控制端，其源極連接至電流源V1作為閾值比較單元33的輸入端，其漏極通過(guò)第一限流單元34接地作為閾值比較單元33的輸出端。
[0068]同樣，本發(fā)明所述閾值比較單元還可將圖10中所示的單個(gè)P型MOS管的結(jié)構(gòu)改為采用多個(gè)P型MOS管的結(jié)構(gòu)，其連接結(jié)構(gòu)及原理在此不再贅述。
[0069]所述邏輯信號(hào)生成單元35為串接的奇數(shù)個(gè)反相器(當(dāng)閾值比較單元為P型MOS管時(shí)，邏輯信號(hào)生成單元內(nèi)串接的反相器數(shù)目為偶數(shù)個(gè))，第一個(gè)反相器輸入級(jí)連接于閾值比較單元與第一限流單元之間作為邏輯信號(hào)生成單元的輸入端，最后一個(gè)反相器輸出級(jí)Vcm連接至整流電路放電通路的控制輸入端， 用于生成邏輯控制信號(hào)，控制整流電路的放電通路打開(kāi)或關(guān)閉。
[0070]本發(fā)明所公開(kāi)的技術(shù)方案可以表述為:射頻識(shí)別標(biāo)簽的整流器從周?chē)h(huán)境的電磁場(chǎng)能量中轉(zhuǎn)換出直流電壓V1，該電壓V1輸入至電源電壓探測(cè)與判定電路3。設(shè)定第一分壓?jiǎn)卧淖杩篂镽1，第二分壓?jiǎn)卧杩篂镽2，則第一及第二分壓?jiǎn)卧返碾娏髦禐?
[0071]I=V1Z(R^R2)
[0072]則A點(diǎn)的電壓值為
[0073]Va=V1.R2/ (RfR2)
[0074]即閾值比較單元控制端的電壓值為
[0075]Vgs=Va=V1.R2/ (RfR2)
[0076]由上式可以看出，在各并聯(lián)的電源電壓探測(cè)與判定電路兩端的電壓值V1相同的情況下，可以通過(guò)設(shè)定第一及第二分壓?jiǎn)卧淖杩贡葋?lái)達(dá)到控制閾值比較單元控制端的電壓值，即控制各電源電壓探測(cè)與判定電路的限幅點(diǎn)的目的。
[0077]作為一個(gè)實(shí)施實(shí)例，設(shè)定V1為3V，設(shè)定第一路電源電壓探測(cè)與判定電路中，第一及第二分壓?jiǎn)卧淖杩贡萊1:R2=1:1，則Ves=VA=1.5V，高于閾值比較單元的閾值導(dǎo)通電壓
0.7V，則該路電源電壓探測(cè)與判定電路的閾值比較單元導(dǎo)通，輸出低電平信號(hào)至邏輯信號(hào)生成單元，邏輯信號(hào)生成單元內(nèi)串接的奇數(shù)個(gè)反相器將該低電平信號(hào)輸出為代表高電平邏輯信號(hào)的1，并將該高電平邏輯信號(hào)Vctku輸入至與其連接的整流電路第一路放電通路的N型MOS管的柵極，將該N型MOS管導(dǎo)通，通過(guò)其源極將第一天線(xiàn)端與第二天線(xiàn)端之間的電荷輸出至地，使得第一天線(xiàn)端與第二天線(xiàn)端之間的電荷量減小，則橋式整流電路整流出的直流電源Vdd _減小，即負(fù)載電路兩端的電壓降低，達(dá)到對(duì)電路進(jìn)行限幅的目的。
[0078]同理，設(shè)定第二路電源電壓探測(cè)與判定電路中，第一及第二分壓?jiǎn)卧淖杩贡萊1: R2=1: 2，則Ves=VA=2V，高于閾值比較單元的閾值導(dǎo)通電壓0.7V，則該路電源電壓探測(cè)與判定電路的閾值比較單元也導(dǎo)通，經(jīng)過(guò)邏輯信號(hào)生成單元也生成代表高電平邏輯信號(hào)的1，則與其連接的整流電路第二路放電通路的N型MOS管導(dǎo)通開(kāi)始放電。
[0079]設(shè)定第X路電源電壓探測(cè)與判定電路中，第一及第二分壓?jiǎn)卧淖杩贡萊1:R2=4:1，則Ves=VA=0.6V,低于閾值比較單元的閾值導(dǎo)通電壓0.7V，閾值比較單元截止，邏輯信號(hào)生成單元輸出代表低電平邏輯信號(hào)的0，該低電平信號(hào)Kmx輸入至與其連接的整流電路第X路放電通路N型MOS管的柵極，該N型MOS管不導(dǎo)通，則該路放電通路截止不放電。
[0080]本發(fā)明所述的并聯(lián)的N型MOS管組成的放電通路與電源電壓探測(cè)與判定電路的數(shù)目為X個(gè)，則放電通路打開(kāi)與關(guān)閉的組合形式為2X種(X為自然數(shù)且大于等于2)，X的數(shù)值越大，放電通路的組合形式越多，則在限幅電壓范圍內(nèi)的限幅放電點(diǎn)越多，即限幅的精度越聞。
[0081]同時(shí)，本發(fā)明所述的開(kāi)關(guān)信號(hào)控制的整流與限幅電路，還可根據(jù)該控制回路的反應(yīng)時(shí)間快慢的需求，將所述至少兩路電源電壓探測(cè)與判定電路的輸出端分別通過(guò)延遲電路與所述至少兩路放電通路的控制輸入端連接。最簡(jiǎn)單的延遲電路的實(shí)施形式可以為一個(gè)由電阻器件和電容器件組合而成的低通濾波器構(gòu)成。在反應(yīng)時(shí)間要求最快的應(yīng)用場(chǎng)合下，所述至少兩路電源電壓探測(cè)與判定電路的輸出端可以直接與所述至少兩路放電通路的控制輸入端連接，但是實(shí)際應(yīng)用中，一般會(huì)給控制回路一定的反應(yīng)時(shí)間來(lái)避免N型MOS管這樣的開(kāi)關(guān)器件反復(fù)的跳變而使輸出電源產(chǎn)生較大的紋波。
[0082]本發(fā)明實(shí)施例的另一目的在于提供一種包括上述開(kāi)關(guān)信號(hào)控制的整流與限幅電路的無(wú)源射頻標(biāo)簽。所述該射頻標(biāo)簽內(nèi)整流電路各路放電通路的N型MOS管的寬長(zhǎng)比各不相同，因此各路放電通路的放電能力各不相同，并且各種組合的放電通路打開(kāi)與關(guān)閉，使得該限幅電路的放電能力也各不相同，而各路放電通路N型MOS管的打開(kāi)與關(guān)閉，取決于連接至其柵極端的輸入控制信號(hào)因此，通過(guò)合理設(shè)計(jì)各電源電壓探測(cè)與判定電路中第一及第二分壓?jiǎn)卧淖杩贡?，使得各電路的Ves各不相同，即各電路閾值比較單元的導(dǎo)通電壓各不相同，簡(jiǎn)而言之，將閾值導(dǎo)通電壓較低的電源電壓探測(cè)與判定電路連接至放電能力較弱的N型MOS管，將閾值導(dǎo)通電壓最高的電源電壓探測(cè)與判定電路連接至放電能力最強(qiáng)的N型MOS管。則，當(dāng)標(biāo)簽的整流電路整流出的V1值過(guò)低時(shí)，所有的電源電壓探測(cè)與判定電路限幅點(diǎn)均高于該V1值，則所有的電源電壓探測(cè)與判定電路均截止，輸出低電平信號(hào)使放電通路的N型MOS管處于截止，整流電路將天線(xiàn)端的全部電荷整流為直流電源供負(fù)載電路使用；當(dāng)V1值過(guò)高時(shí)，具有較強(qiáng)放電能力的N型MOS管被打開(kāi)實(shí)現(xiàn)快速放電，實(shí)現(xiàn)對(duì)電路電壓進(jìn)行循環(huán)的動(dòng)態(tài)整流控制，防止過(guò)高的電壓擊穿負(fù)載電路。
【權(quán)利要求】
1.一種開(kāi)關(guān)信號(hào)控制的整流與限幅電路，其特征在于，所述電路包括: 諧振電容，與諧振電感并聯(lián)連接于第一天線(xiàn)端與第二天線(xiàn)端之間，用于與諧振電感組成諧振電路，接收外部電磁場(chǎng)并將其耦合至整流電路； 整流電路，其輸入端連接至第一天線(xiàn)端與第二天線(xiàn)端，用于將所述諧振電路耦合的交流電源轉(zhuǎn)換為直流電源，所述整流電路的第一輸出端輸出至外部負(fù)載電路，其第二輸出端輸出至電源電壓探測(cè)與判定電路，用于為電源電壓探測(cè)與判定電路提供判定電壓，其第三輸出端通過(guò)至少兩個(gè)并聯(lián)的N型MOS管接地作為放電通路，用于在場(chǎng)強(qiáng)過(guò)強(qiáng)時(shí)將電荷輸出至地； 至少兩路電源電壓探測(cè)與判定電路，其電源輸入端連接至所述整流電路第二輸出端，其輸出端連接至所述整流電路的至少兩路放電通路的控制輸入端，用于根據(jù)第一天線(xiàn)端與第二天線(xiàn)端之間的電荷量大小控制所述整流電路的放電通路打開(kāi)或關(guān)閉，實(shí)現(xiàn)控制該輸出端的漏電狀態(tài)。
2.根據(jù)權(quán)利要求1所述的開(kāi)關(guān)信號(hào)控制的整流與限幅電路，其特征在于，所述整流電路包括并聯(lián)連接于第一天線(xiàn)端與第二天線(xiàn)端之間的第一整流支路，第二整流支路以及第三整流支路。
3.根據(jù)權(quán)利要求2所述的開(kāi)關(guān)信號(hào)控制的整流與限幅電路，其特征在于，所述第二整流支路為連接于第一天線(xiàn)端與第二天線(xiàn)端之間的第五二極管和第六二極管，或者是連接于第一天線(xiàn)端與第二天線(xiàn)端之間的第五N型MOS管和第六N型MOS管， 所述第五二極管和第六二極管陰極端連接至電源電壓探測(cè)與判定電路輸入端，用于為電源電壓探測(cè)與判定電路提供判定電壓； 所述第五N型MOS管柵極和漏極分別連接至第一天線(xiàn)端，第六N型MOS管柵極和漏極分別連接至第二天線(xiàn)端，第五N`型MOS管源極連接至第六N型MOS管源極并輸出至電源電壓探測(cè)與判定電路輸入端，用于為電源電壓探測(cè)與判定電路提供判定電壓。
4.根據(jù)權(quán)利要求2所述的開(kāi)關(guān)信號(hào)控制的整流與限幅電路，其特征在于，所述第三整流支路為連接于第一天線(xiàn)端與第二天線(xiàn)端之間的第七二極管和第八二極管，或者是連接于第一天線(xiàn)端與第二天線(xiàn)端之間的第七N型MOS管和第八N型MOS管， 所述第七二極管和第八二極管陰極端連接至所述至少兩個(gè)并聯(lián)的N型MOS管的漏極，所述至少兩個(gè)并聯(lián)的N型MOS管柵極分別連接至電源電壓探測(cè)與判定電路的輸出端，各N型MOS管的源極均接地，用于在場(chǎng)強(qiáng)過(guò)強(qiáng)時(shí)將電荷輸出至地； 所述第七N型MOS管柵極和漏極分別連接至第一天線(xiàn)端，第八N型MOS管柵極和漏極分別連接至第二天線(xiàn)端，第七N型MOS管源極連接至第八N型MOS管源極并連接至所述至少兩個(gè)并聯(lián)的N型MOS管的漏極，所述至少兩個(gè)并聯(lián)的N型MOS管柵極分別連接至電源電壓探測(cè)與判定電路的輸出端，各N型MOS管的源極均接地，用于在場(chǎng)強(qiáng)過(guò)強(qiáng)時(shí)將電荷輸出至地。
5.根據(jù)權(quán)利要求1所述的開(kāi)關(guān)信號(hào)控制的整流與限幅電路，其特征在于，所述電源電壓探測(cè)與判定電路包括第一分壓?jiǎn)卧诙謮簡(jiǎn)卧?，閾值比較單元，第一限流單元以及邏輯信號(hào)生成單元， 所述第一分壓?jiǎn)卧c第二分壓?jiǎn)卧来未佑陔娫炊伺c地線(xiàn)之間，閾值比較單元控制端連接于第一分壓?jiǎn)卧c第二分壓?jiǎn)卧g，其輸入端通過(guò)第一限流單元接入電流源，其輸出端接地，所述邏輯信號(hào)生成單元輸入端連接于閾值比較單元輸入端與第一限流單元之間，用于生成邏輯控制信號(hào)，控制整流電路的放電通路打開(kāi)或關(guān)閉。
6.根據(jù)權(quán)利要求5所述的開(kāi)關(guān)信號(hào)控制的整流與限幅電路，其特征在于，所述第一分壓?jiǎn)卧獮橹辽僖粋€(gè)電阻，或至少一個(gè)P型MOS管，或至少一個(gè)N型MOS管中的任一種， 所述至少一個(gè)電阻中，任一電阻與相鄰電阻首尾連接形成串聯(lián)結(jié)構(gòu)，第一個(gè)電阻連接至電源作為第一分壓?jiǎn)卧斎攵?，最后一個(gè)電阻連接至第二分壓?jiǎn)卧鳛榈谝环謮簡(jiǎn)卧妮敵龆耍? 所述至少一個(gè)P型MOS管中，任一 P型MOS管漏極端與相鄰P型MOS管的源極端連接形成串聯(lián)結(jié)構(gòu)，第一個(gè)所述P型MOS管的源極連接至電源作為第一分壓?jiǎn)卧斎攵?，最后一個(gè)P型MOS管的漏極連接至第二分壓?jiǎn)卧鳛榈谝环謮簡(jiǎn)卧妮敵龆?，各P型MOS管的柵極均連接至最后一個(gè)P型MOS管的漏極； 所述至少一個(gè)N型MOS管中，任一 N型MOS管源極端與相鄰N型MOS管的漏極端連接形成串聯(lián)結(jié)構(gòu)，第一個(gè)所述N型MOS管的漏極連接至電源作為第一分壓?jiǎn)卧斎攵?，最后一個(gè)N型MOS管的源極連接至第二分壓?jiǎn)卧鳛榈谝环謮簡(jiǎn)卧妮敵龆耍鱊型MOS管的柵極均連接至第一個(gè)N型MOS管的漏極。
7.根據(jù)權(quán)利要求5所述的開(kāi)關(guān)信號(hào)控制的整流與限幅電路，其特征在于，所述第二分壓?jiǎn)卧獮橹辽僖粋€(gè)電阻，或至少一個(gè)P型MOS管，或至少一個(gè)N型MOS管中的任一種， 所述至少一個(gè)電阻中，任一電阻與相鄰電阻首尾連接形成串聯(lián)結(jié)構(gòu)，第一個(gè)電阻連接至第一分壓?jiǎn)卧鳛榈诙謮簡(jiǎn)卧斎攵耍詈笠粋€(gè)電阻接地作為第二分壓?jiǎn)卧妮敵龆? 所述至少一個(gè)P型MOS管中，任一 P型MOS管漏極端與相鄰P型MOS管的源極端連接形成串聯(lián)結(jié)構(gòu)，第一個(gè)所述P型MOS管的源極連接至第一分壓?jiǎn)卧鳛榈诙謮簡(jiǎn)卧斎攵?，最后一個(gè)P型MOS管的漏極接地作為第二分壓?jiǎn)卧妮敵龆?，各P型MOS管的柵極均連接至最后一個(gè)P型MOS管的漏極； 所述至少一個(gè)N型MOS管中，任一 N型MOS管源極端與相鄰N型MOS管的漏極端連接形成串聯(lián)結(jié)構(gòu)，第一個(gè)所述N型MOS管的漏極連接至第一分壓?jiǎn)卧鳛榈诙謮簡(jiǎn)卧斎攵?，最后一個(gè)N型MOS管的源極接地作為第二分壓?jiǎn)卧妮敵龆?，各N型MOS管的柵極均連接至第一個(gè)N型MOS管的漏極。
8.根據(jù)權(quán)利要求5所述的開(kāi)關(guān)信號(hào)控制的整流與限幅電路，其特征在于，所述第一限流單元為至少一個(gè)電阻,或至少一個(gè)P型MOS管，或至少一個(gè)N型MOS管中的任一種， 所述至少一個(gè)電阻中，任一電阻與相鄰電阻首尾連接形成串聯(lián)結(jié)構(gòu)，第一個(gè)電阻連接至電源作為第一限流單元輸入端，最后一個(gè)電阻連接至閾值比較單元作為第一限流單元的輸出端； 所述至少一個(gè)P型MOS管中，任一 P型MOS管漏極端與相鄰P型MOS管的源極端連接形成串聯(lián)結(jié)構(gòu)，第一個(gè)所述P型MOS管的源極連接至電源作為第一限流單元輸入端，最后一個(gè)P型MOS管的漏極連接至閾值比較單元作為第一限流單元的輸出端，各P型MOS管的柵極均連接至最后一個(gè)P型MOS管的漏極； 所述至少一個(gè)N型MOS管中，任一 N型MOS管源極端與相鄰N型MOS管的漏極端連接形成串聯(lián)結(jié)構(gòu)，第一個(gè)所述N型MOS管的漏極連接至電源作為第一限流單元輸入端，最后一個(gè)N型MOS管的源極連接至閾值比較單元作為第一限流單元的輸出端，各N型MOS管的柵極均連接至第一個(gè)N型MOS管的漏極。
9.根據(jù)權(quán)利要求5所述的開(kāi)關(guān)信號(hào)控制的整流與限幅電路，其特征在于，所述閾值比較單元為至少一個(gè)N型MOS管， 所述至少一個(gè)N型MOS管中，任一 N型MOS管源極端與相鄰N型MOS管的漏極端連接形成串聯(lián)結(jié)構(gòu)，第一個(gè)所述N型MOS管的漏極通過(guò)第一限流單元接入電流源作為閾值比較單元的輸入端，最后一個(gè)N型MOS管的源極接地作為閾值比較單元的輸出端，各N型MOS管的柵極均連接于第一分壓?jiǎn)卧c第二分壓?jiǎn)卧g作為閾值比較單元的控制端。
10.根據(jù)權(quán)利要求5所述的開(kāi)關(guān)信號(hào)控制的整流與限幅電路，其特征在于，所述邏輯信號(hào)生成單元為串接的奇數(shù)個(gè)反相器，第一個(gè)反相器輸入級(jí)連接于閾值比較單元與第一限流單元之間作為邏輯信號(hào)生成單元的輸入端，最后一個(gè)反相器輸出級(jí)連接至整流電路放電通路的控制輸入端，用于生成邏輯控制信號(hào)，控制整流電路的放電通路打開(kāi)或關(guān)閉。
11.一種無(wú)源射頻標(biāo)簽，其特征在于，所述無(wú)源射頻標(biāo)簽包括如權(quán)利要求1-10中任一所述的開(kāi)關(guān)信號(hào)控制的整流與限幅電路。
【文檔編號(hào)】G06K19/077GK103699929SQ201410009344
【公開(kāi)日】2014年4月2日 申請(qǐng)日期:2014年1月8日 優(yōu)先權(quán)日:2014年1月8日
【發(fā)明者】吳邊 申請(qǐng)人:卓捷創(chuàng)芯科技（深圳）有限公司