一種全數(shù)字快速仿真技術(shù)的制作方法
【專利摘要】本發(fā)明公布了一種全數(shù)字快速仿真技術(shù)，其特征在于：包括以下技術(shù)部分：1）倒序流水線技術(shù)；2）寄存器備份技術(shù)；3）存儲系統(tǒng)寫時分配技術(shù)；4）功能部件寄存器緩存延遲技術(shù)；5）指令譯碼緩沖技術(shù)；6）高速緩存數(shù)據(jù)仿真與延遲模擬分離技術(shù)。本發(fā)明通過組合應(yīng)用，實(shí)現(xiàn)全數(shù)字快速仿真，滿足基于全數(shù)字仿真環(huán)境的嵌入式軟件開發(fā)、調(diào)試、測試等工作，顯著提高研發(fā)效率，降低成本，提高質(zhì)量，縮短上市時間。
【專利說明】一種全數(shù)字快速仿真技術(shù)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于計算機(jī)仿真【技術(shù)領(lǐng)域】，具體地說，涉及一種全數(shù)字快速仿真技術(shù)。
【背景技術(shù)】
[0002]C67X系列DSP是嵌入式系統(tǒng)中普遍采用的高性能數(shù)字信號處理芯片，其采用16級流水線，8發(fā)射超長指令字等技術(shù)，以高吞吐率、低延遲、高穩(wěn)定性等特點(diǎn)成為多種系統(tǒng)設(shè)計的首選。但是由于該DSP高度復(fù)雜的指令集和流水線結(jié)構(gòu)，數(shù)字化仿真技術(shù)面臨諸多挑戰(zhàn)，尤其是全數(shù)字快速仿真技術(shù)是解決其可用性的基礎(chǔ)。當(dāng)前DSP C67X的數(shù)字仿真只有國外TI公司的仿真軟件，但是屬于商業(yè)機(jī)密，且仿真性能非常低，無法滿足應(yīng)用需求。

【發(fā)明內(nèi)容】

[0003]為解決【背景技術(shù)】中的問題，本發(fā)明提供了一種全數(shù)字快速仿真技術(shù)，通過組合應(yīng)用，實(shí)現(xiàn)全數(shù)字快速仿真，滿足基于全數(shù)字仿真環(huán)境的嵌入式軟件開發(fā)、調(diào)試、測試等工作，顯著提高研發(fā)效率，降低成本，提高質(zhì)量，縮短上市時間。
[0004]本發(fā)明的技術(shù)方案是:
[0005]一種全數(shù)字快速仿真技術(shù)，其特征在于:包括以下技術(shù)部分:1)、倒序流水線技術(shù)；2)、寄存器備份技術(shù)；3)、存儲系統(tǒng)寫時分配技術(shù)；4)、功能部件寄存器緩存延遲技術(shù)；5)、指令譯碼緩沖技術(shù)；6)、高速緩存數(shù)據(jù)仿真與延遲模擬分離技術(shù)。
[0006]所述倒序流水線技術(shù)是虛擬機(jī)流水線各個階段的模擬需要儲存當(dāng)前模擬指令，采用倒序模擬可以有效減小程序內(nèi)存消耗。
[0007]所述寄存器備份技術(shù)在模擬流水線的之前和之后，分別是寄存器備份和寄存器恢復(fù)操作。
[0008]所述存儲系統(tǒng)寫時分配技術(shù)是采取用時分配的方式，即每一段地址空間，如果用戶程序不進(jìn)行訪問，就不予分配空間，在程序執(zhí)行過程中完成存儲空間的分配。
[0009]所述功能部件寄存器緩存延遲技術(shù)中的功能部件，包括算術(shù)邏輯運(yùn)算、浮點(diǎn)運(yùn)算和存儲器訪問，最多包含10級流水線，采用倒序流水線技術(shù)需要10個函數(shù)調(diào)用。
[0010]所述指令譯碼緩沖技術(shù)是虛擬內(nèi)核分配一片內(nèi)存區(qū)域用來專門存儲這些循環(huán)指令的譯碼信息；當(dāng)下一個指令包的地址和指令譯碼緩存中的指令包地址一致時，那么在流水線前六個階段就不需要進(jìn)行任何操作，執(zhí)行時使用指令譯碼緩存中的各條指令的譯碼信肩、O
[0011 ] 所述高速緩存數(shù)據(jù)仿真與延遲模擬分離技術(shù)是處理器核在進(jìn)行數(shù)據(jù)訪問時，可以直接通過存儲空間的快速通路進(jìn)行數(shù)據(jù)的存儲，保證程序運(yùn)行的正確性，但是在進(jìn)行系統(tǒng)級精確模擬，需要獲得時序等性能信息時，可以選擇性的添加存儲層次延遲模擬。
[0012]由于采用了上述技術(shù)方案，與現(xiàn)有技術(shù)相比較，本發(fā)明通過組合應(yīng)用，實(shí)現(xiàn)全數(shù)字快速仿真，滿足基于全數(shù)字仿真環(huán)境的嵌入式軟件開發(fā)、調(diào)試、測試等工作，顯著提高研發(fā)效率，降低成本，提高質(zhì)量，縮短上市時間?！揪唧w實(shí)施方式】
[0013]實(shí)施例
[0014]一種全數(shù)字快速仿真技術(shù)，包括以下技術(shù)部分:1)、倒序流水線技術(shù)；2)、寄存器備份技術(shù)；3)、存儲系統(tǒng)寫時分配技術(shù)；4)、功能部件寄存器緩存延遲技術(shù)；5)、指令譯碼緩沖技術(shù)；6)、高速緩存數(shù)據(jù)仿真與延遲模擬分離技術(shù)。
[0015]技術(shù)一:倒序流水線技術(shù)。
[0016]C67XX的虛擬機(jī)流水線各個階段的模擬需要儲存當(dāng)前模擬指令，采用倒序模擬可以有效減小程序內(nèi)存消耗。由于在同一時鐘中，流水線的各個階段在實(shí)際中是同時進(jìn)行的，順序模擬和倒序模擬對結(jié)果沒有關(guān)系，但是采取倒序模擬時，El階段上一個時鐘中執(zhí)行的是指令N，而DC模擬執(zhí)行的是指令N+1，因此在這個時鐘周期內(nèi)，El先于DC執(zhí)行，DC還儲存指令N+1，所以El只需復(fù)制DC階段指令覆蓋原來的指令N ;但如果如右邊的順序模擬，DC先于El執(zhí)行，DC不僅需要內(nèi)存存儲需要模擬的指令，同時還需要存儲指令N+1為El階段模擬執(zhí)行，由此可見，在流水線模擬階段，倒序模擬比順序模擬可以節(jié)省近50%的內(nèi)存空間。
[0017]流水線倒序模擬可以更好保證跳轉(zhuǎn)指令的正確執(zhí)行，加入流水線El模擬時正在模擬跳轉(zhuǎn)指令N，倒序模擬和順序模擬的各個階段，左邊的倒序模擬，此時PS正在模擬第N+5條執(zhí)行，El的跳轉(zhuǎn)指令可以在這個時鐘周期直接影響流水線PG的模擬，因此跳轉(zhuǎn)指令的延遲槽為5，符合C67X跳轉(zhuǎn)指令執(zhí)行。
[0018]技術(shù)二:寄存器備份技術(shù)
[0019]在模擬16級流水線的之前和之后，分別是寄存器備份和寄存器恢復(fù)操作，這是因?yàn)镃67X DSP采用8發(fā)射VLIW技術(shù)，即每個時鐘周期最多可以執(zhí)行8條指令，可能存在多條指令并行對同一寄存器的讀和寫，但是軟件仿真平臺采用高級語言編寫，模擬指令執(zhí)行時只能一條一條執(zhí)行，因此無法模擬多條指令的并行讀寫寄存器操作，可能造成寄存器數(shù)值的讀與錯誤。
[0020]C67X仿真平臺采用寄存器備份技術(shù)，即在每次執(zhí)行一個VLIW內(nèi)多條指令之前，對寄存器進(jìn)行備份，系統(tǒng)維護(hù)兩份寄存器文件，多條指令并行執(zhí)行時從一份文件中讀，向另一份文件中寫，從而保證了不會發(fā)生讀寫覆蓋情況，保持程序執(zhí)行語義的正確性。
[0021]技術(shù)三:存儲系統(tǒng)寫時分配技術(shù)
[0022]DSP C67X支持32地址尋址空間，最多需要4G的存儲空間大小，而仿真環(huán)境在模擬時不可能為每個用戶程序都開辟4G的空間，而且也是不必要的。C67X仿真平臺采取用時分配的方式，即每一段地址空間，如果用戶程序不進(jìn)行訪問，就不予分配空間，在程序執(zhí)行過程中完成存儲空間的分配。存儲空間的管理機(jī)制，在仿真平臺初始化時，只是包含一系列存儲塊的空指針，而當(dāng)實(shí)際內(nèi)存讀寫訪問到相應(yīng)存儲塊時，才對存儲區(qū)指針進(jìn)行分配空間，然后運(yùn)行用戶程序進(jìn)行操作，從而避免了空間開辟的浪費(fèi)。
[0023]技術(shù)四:功能部件寄存器緩存延遲技術(shù)
[0024]功能部件，包括算術(shù)邏輯運(yùn)算、浮點(diǎn)運(yùn)算和存儲器訪問等，最多包含10級流水線，采用倒序流水線技術(shù)需要10個函數(shù)調(diào)用，而且只有少數(shù)指令能達(dá)到五級以上流水，鑒于高級語言的串行特征，將導(dǎo)致大量的無效函數(shù)調(diào)用開銷；當(dāng)采用解釋執(zhí)行進(jìn)行指令模擬時，每條指令均采用一個函數(shù)進(jìn)行模擬，對于多周期指令，需要將其功能進(jìn)行劃分，分解到多個流水級模擬函數(shù)中，鑒于上述分析，在實(shí)現(xiàn)時，將在Pipeline_el完成指令的模擬執(zhí)行，而E2?ElO僅僅用于模擬指令執(zhí)行延遲，以精確模擬時序周期，因此可用一個延遲緩沖實(shí)現(xiàn)，Register_Latency_Buffer,將Pipeline_el完成的指令計算結(jié)果進(jìn)行緩沖,根據(jù)DSPC67XX微結(jié)構(gòu)對指令延遲的定義，在約定時鐘周期后將結(jié)果寫回寄存器文件。
[0025]功能部件延遲緩沖可以有效減少函數(shù)調(diào)用，集中指令模擬過程，增加片上存儲系統(tǒng)的利用率，提高模擬效率。
[0026]技術(shù)五:指令譯碼緩沖
[0027]DSP C67XX處理器流水線一共分為16級，分別為計算指令包地址、發(fā)送指令包地址，等待獲得指令包、收取指令包、指令分派、指令譯碼和十個執(zhí)行階段。
[0028]虛擬內(nèi)核每條指令都將模擬前六個階段，而根據(jù)指令特點(diǎn)模擬其余十個階段。因此在循環(huán)次數(shù)較大情況下，會有前六個階段大量重復(fù)的模擬執(zhí)行。而這些操作并不需要每次都完整進(jìn)行，其實(shí)指令獲取和譯碼只需要一次，也就是第一次循環(huán)時的指令獲取和譯碼所得的譯碼信息。
[0029]指令譯碼緩存是虛擬內(nèi)核分配一片內(nèi)存區(qū)域用來專門存儲這些循環(huán)指令的譯碼信息。當(dāng)下一個指令包的地址和指令譯碼緩存中的指令包地址一致時，那么在流水線前六個階段就不需要進(jìn)行任何操作，El階段模擬執(zhí)行時使用指令譯碼緩存中的各條指令的譯碼信息。
[0030]技術(shù)六:高速緩存數(shù)據(jù)仿真與延遲模擬分離技術(shù)
[0031]按照馮諾依曼體系結(jié)構(gòu)定義，存儲空間存放著所有指令和數(shù)據(jù)等計算狀態(tài)信息，理論上處理器核可以直接通過存儲器訪問完成程序執(zhí)行；但是半導(dǎo)體發(fā)展導(dǎo)致數(shù)字邏輯和存儲單元的訪問速度存在巨大差異，因此存儲系統(tǒng)越來越復(fù)雜，但是對于程序而言，不論是硬件Cache層次，抑或是虛擬存儲管理，都是透明的，程序本身可見的只有地址空間。
[0032]Cache層次僅僅對存儲系統(tǒng)硬件設(shè)計的性能存在較大影響，而對于軟件模擬器而言，其最大效果是延遲信息的獲得，因此在實(shí)際設(shè)計過程中，將存儲系統(tǒng)的原始功能，即數(shù)據(jù)存儲作為獨(dú)立的模塊，而存儲層次等性能模擬作為獨(dú)立的模塊進(jìn)行處理。
[0033]處理器核在進(jìn)行數(shù)據(jù)訪問時，可以直接通過存儲空間的快速通路進(jìn)行數(shù)據(jù)的存儲，保證程序運(yùn)行的正確性，但是在進(jìn)行系統(tǒng)級精確模擬，需要獲得時序等性能信息時，可以選擇性的添加存儲層次延遲模擬。這種功能與性能模擬分離的方式，為虛擬內(nèi)核的使用提供了更大的靈活自由度。
[0034]本發(fā)明不局限于上述的優(yōu)選實(shí)施方式，任何人應(yīng)該得知在本發(fā)明的啟示下做出的變化，凡是與本發(fā)明具有相同或者相近似的技術(shù)方案，均屬于本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種全數(shù)字快速仿真技術(shù)，其特征在于:包括以下技術(shù)部分: I)、倒序流水線技術(shù)；2)、寄存器備份技術(shù)；3)、存儲系統(tǒng)寫時分配技術(shù)；4)、功能部件寄存器緩存延遲技術(shù)；5)、指令譯碼緩沖技術(shù)；6)、高速緩存數(shù)據(jù)仿真與延遲模擬分離技術(shù)。
2.如權(quán)利要求1所述的全數(shù)字快速仿真技術(shù)，其特征在于:所述倒序流水線技術(shù)是虛擬機(jī)流水線各個階段的模擬需要儲存當(dāng)前模擬指令，采用倒序模擬可以有效減小程序內(nèi)存消耗。
3.如權(quán)利要求1所述的全數(shù)字快速仿真技術(shù)，其特征在于:所述寄存器備份技術(shù)在模擬流水線的之前和之后，分別是寄存器備份和寄存器恢復(fù)操作。
4.如權(quán)利要求1所述的全數(shù)字快速仿真技術(shù)，其特征在于:所述存儲系統(tǒng)寫時分配技術(shù)是采取用時分配的方式，即每一段地址空間，如果用戶程序不進(jìn)行訪問，就不予分配空間，在程序執(zhí)行過程中完成存儲空間的分配。
5.如權(quán)利要求1所述的全數(shù)字快速仿真技術(shù)，其特征在于:所述功能部件寄存器緩存延遲技術(shù)中的功能部件，包括算術(shù)邏輯運(yùn)算、浮點(diǎn)運(yùn)算和存儲器訪問，最多包含10級流水線，采用倒序流水線技術(shù)需要10個函數(shù)調(diào)用。
6.如權(quán)利要求1所述的全數(shù)字快速仿真技術(shù)，其特征在于:所述指令譯碼緩沖技術(shù)是虛擬內(nèi)核分配一片內(nèi)存區(qū)域用來專門存儲這些循環(huán)指令的譯碼信息；當(dāng)下一個指令包的地址和指令譯碼緩存中的指令包地址一致時，那么在流水線前六個階段就不需要進(jìn)行任何操作，執(zhí)行時使用指令譯碼緩存中的各條指令的譯碼信息。
7.如權(quán)利要求1所述的全數(shù)字快速仿真技術(shù)，其特征在于:所述高速緩存數(shù)據(jù)仿真與延遲模擬分離技術(shù)是處理器核在進(jìn)行數(shù)據(jù)訪問時，可以直接通過存儲空間的快速通路進(jìn)行數(shù)據(jù)的存儲，保證程序運(yùn)行的正確性，但是在進(jìn)行系統(tǒng)級精確模擬，需要獲得時序等性能信息時，可以選擇性的添加存儲層次延遲模擬。
【文檔編號】G06F9/455GK103677965SQ201410003561
【公開日】2014年3月26日 申請日期:2014年1月3日 優(yōu)先權(quán)日:2014年1月3日
【發(fā)明者】任永青, 魏明, 王金龍 申請人:北京神舟航天軟件技術(shù)有限公司