具有多通道串行通信鏈路的過程控制器的制造方法
【專利摘要】一種過程控制器（210），其包括中央處理單元（CPU）（211）和多通道串行通信接口（220），所述多通道串行通信接口包括彼此并行地耦合到CPU的多個(gè)串行通信引擎（2211、2212、2213）。所述多通道串行通信接口提供在CPU與多個(gè)IO模塊之間的多個(gè)獨(dú)立串行通信通道。所述多個(gè)獨(dú)立通信通道使得CPU能夠在任何時(shí)間處從所述多個(gè)IO模塊的任何組合同時(shí)地接收信號。
【專利說明】具有多通道串行通信鏈路的過程控制器
[0001]相關(guān)申請的交叉引用
本申請要求在2012年6月6日提交的題為“PROCESS CONTROLLER HAVINGMULT1-CHANNEL SERIAL COMMUNICAT1NS LINK” 的臨時(shí)申請序號 61/656，368 的權(quán)益，通過引用其全部將其并入本文。

【技術(shù)領(lǐng)域】
[0002]公開的實(shí)施例涉及使能在過程控制系統(tǒng)與被控制的多個(gè)場器件之間的通信的通信接口，以及包括過程控制器和通信接口兩者的混合過程控制器。

【背景技術(shù)】
[0003]圖1是包括對接到被示為10模塊1201、1202、...12011的多個(gè)輸入/輸出(10)模塊120的過程控制器110的常規(guī)過程控制系統(tǒng)100的示意框圖。雖然未示出，但每個(gè)10模塊120 一般地在與過程控制器110相對的一側(cè)上連接到10場器件以允許控制由過程控制器110控制的過程。如本領(lǐng)域中已知的那樣，10場器件可以包括運(yùn)行生成有形產(chǎn)品的物理(工業(yè)或制造)過程的在工廠處的量表、閥、傳感器。過程控制器I1包括具有內(nèi)部存儲器Illa(例如，寄存器存儲器)以及串行通信引擎112的中央處理單元(CPU)/中央計(jì)算機(jī)111。串行外圍接口(SPI)總線提供在過程控制器110與10模塊12(V1202、...120n之間的以全雙工模式操作的同步串行數(shù)據(jù)鏈路。10模塊12(^120^...120n中的每個(gè)具有SPI端口。
[0004]SPI指定四個(gè)邏輯信號。這些信號是(i)從控制器/主控(master)(控制器)輸出的CLK (串行時(shí)鐘)；(ii ) MOSI ；SIM0 ;控制器/主控輸出、10模塊/從屬輸入(來自控制器/主控的輸出);(iii)MISO ；S0MI控制器/主控輸入、10模塊/從屬輸出(來自從屬的輸出);以及(iv)被示為MSl、MS2、MSn的分離/獨(dú)立10模塊/從屬選擇信號(低態(tài)有效、來自控制器/主控的輸出)。
[0005]以菊花鏈(daisy chain)配置連接10模塊120^120^...120n，其中，可以看到各個(gè)10模塊12(^12(^...120n的輸出端(MISO)全部被連接在一起。各個(gè)10模塊120以主控/從屬模式通信，其中，充當(dāng)主控設(shè)備的過程控制器110在其存儲器Illa中形成將被發(fā)送到從屬設(shè)備的消息以發(fā)起數(shù)據(jù)幀形成多幀消息。
[0006]該多幀消息然后被每次發(fā)送到單個(gè)所選從屬10模塊12(^12(^...120n，其由串行通信引擎112提供的單獨(dú)的從屬選擇(芯片選擇)線MSl、MS2、MSn使能。另外，由過程控制器110從10模塊120...120n中的任何一個(gè)接收的消息被放置到過程控制器110的存儲器Illa中。針對控制系統(tǒng)100的串行數(shù)據(jù)傳送速率由基于介質(zhì)(例如，在背板上的銅跡線或其他類型的有線連接)的數(shù)據(jù)傳送速率的在10模塊120之間的數(shù)據(jù)傳送以及最壞情況的10模塊12(V1202、...120n的數(shù)據(jù)傳送時(shí)間的持續(xù)時(shí)間主要設(shè)置。在諸如在工廠處的通用控制系統(tǒng)100的已知過程控制系統(tǒng)之間的數(shù)據(jù)傳送通?；?0模塊的數(shù)量和類型隨著10模塊12(ν?202、...120η的數(shù)量的增長而減少(de-rate)。該數(shù)據(jù)傳送限制增加控制系統(tǒng)100的復(fù)雜性和成本兩者。
[0007]此外，在菊花鏈1模塊120之間的串行通信固有地具有單個(gè)故障點(diǎn)，即介質(zhì)。該方面限制系統(tǒng)100的總體可用性，降低其在故障之間的平均時(shí)間，并且還可以增加修理的平均時(shí)間。此外，從1模塊12(^12(^...120n到過程控制器110的數(shù)據(jù)不可以是流式傳輸數(shù)據(jù)(背靠背)，因?yàn)樵跀?shù)據(jù)被串行通信引擎112接收之后，在CPU 111處的微處理器或微控制器需要某些數(shù)據(jù)處理時(shí)間來執(zhí)行數(shù)據(jù)處理。該處理時(shí)間進(jìn)一步限制在選擇的時(shí)間窗中可以傳送的數(shù)據(jù)量。


【發(fā)明內(nèi)容】

[0008]提供本
【發(fā)明內(nèi)容】
是來以簡化的形式介紹公開的概念的簡要選擇，其在以下包括提供的圖的【具體實(shí)施方式】中被進(jìn)一步描述。本
【發(fā)明內(nèi)容】
并不意圖限制要求保護(hù)的主題的范圍。
[0009]公開的實(shí)施例通過提供允許1模塊中的每個(gè)獨(dú)立于其他1模塊的動作地與過程控制器通信的多個(gè)單獨(dú)的串行通信通道來解決上文針對已知的菊花鏈串行外圍接口(SPI)控制系統(tǒng)布置所述的系統(tǒng)數(shù)據(jù)速率傳送問題。所述多個(gè)獨(dú)立串行通道因此有效地移除了在介質(zhì)上的每個(gè)1模塊的時(shí)間的加載。串行通信通道可以是SPI可兼容通道。
[0010]公開的實(shí)施例包括過程控制器，其包括中央處理單元(CPU)以及包括耦合到CPU的多個(gè)串行通信引擎。所述多通道串行通信接口提供在CPU與多個(gè)1模塊之間的多個(gè)獨(dú)立串行通信通道。所述多個(gè)獨(dú)立通信通道使得CPU能夠在任何時(shí)間處從耦合到1場器件的多個(gè)1模塊的任何組合同時(shí)地接收信號，允許與1場器件相關(guān)聯(lián)的過程的實(shí)時(shí)控制。公開的過程控制器還允許CPU以不同的消息向所述多個(gè)1模塊的任何組合同時(shí)地傳輸。
[0011]多通道串行通信接口可以包括多通道串行外圍接口(M-SPI)。公開的過程控制器可以用于同步和異步系統(tǒng)兩者。

【專利附圖】

【附圖說明】
[0012]圖1是包括對接到多個(gè)1模塊的過程控制器的常規(guī)控制系統(tǒng)的示意框圖。
[0013]圖2A是根據(jù)示例實(shí)施例的，包括對接到多個(gè)1模塊的示例控制器的控制系統(tǒng)的示意框圖，在CPU與所述多個(gè)1模塊之間具有多個(gè)獨(dú)立串行通信通道。
[0014]圖2B是具有緩沖器以及控制和地址選擇邏輯的示例串行通信引擎的框圖。
[0015]圖3是示出了從1模塊到過程控制器的多字節(jié)消息的傳輸?shù)臅r(shí)序圖，示出了用于常規(guī)控制系統(tǒng)通信(用于針對字節(jié)O至字節(jié)η的中斷的IBO至IBn)的消息的每個(gè)字節(jié)所需的中斷，以及可以被用于公開的控制系統(tǒng)通信的每消息的單個(gè)中斷(針對幀/消息O的IR))。
[0016]圖4是示出了根據(jù)示例實(shí)施例的，在控制系統(tǒng)和使用在CPU與多個(gè)1模塊之間的多個(gè)獨(dú)立串行通信通道的多個(gè)1模塊之間進(jìn)行通信的方法中的步驟的流程圖。

【具體實(shí)施方式】
[0017]參考附圖來描述公開的實(shí)施例，其中，貫穿各圖使用相同的附圖標(biāo)記來指定類似或等同元件。附圖未按比例繪制并且它們僅僅是為了說明某些公開的方面而提供的。以下參考圖示例應(yīng)用來描述若干公開的方面用于說明。應(yīng)理解，記載許多具體細(xì)節(jié)、關(guān)系以及方法是為了提供公開的實(shí)施例的完全理解。然而，相關(guān)領(lǐng)域的技術(shù)人員將容易認(rèn)識到，可以在沒有具體細(xì)節(jié)中的一個(gè)或多個(gè)的情況下或以其他方法來實(shí)行本文公開的主題。在其他情況下，沒有詳細(xì)示出眾所周知的結(jié)構(gòu)或操作以避免使某些方面含糊難懂。本公開不受動作或事件的圖示的排序的限制，因?yàn)槟承﹦幼骺梢园床煌拇涡虬l(fā)生和/或與其他動作或事件同時(shí)地發(fā)生。更進(jìn)一步地，不是所有圖示的動作或事件都是實(shí)施根據(jù)本文公開的實(shí)施例的方法所需要的。
[0018]圖2A是根據(jù)示例實(shí)施例的過程控制系統(tǒng)200的示意框圖，其包括經(jīng)由多個(gè)1模塊120^12(^...120n(“共同的1模塊120”)對接到多個(gè)1場器件231ρ2312...231η...的示例過程控制器210。在具有多槽背板252 (例如，4、8或12槽背板)的主機(jī)架251上示出了過程控制器210和1模塊120。雖然未示出，過程控制系統(tǒng)200可以利用集線器/重發(fā)器也將過程控制器210連接到一個(gè)或多個(gè)遠(yuǎn)程定位的機(jī)架。
[0019]過程控制器210包括具有內(nèi)部存儲器211a (例如，寄存器存儲器)的CPU 211和被示為M-SPI 220的多通道串行通信接口，所述多通道串行通信接口包括彼此電并聯(lián)的多個(gè)串行通信引擎，其包括耦合到在圖2A中的CPU 211的串行通信引擎221p2212、...221n。在圖2B中示出了示例串行通信引擎221的框圖，其包括可以由存儲在存儲器233a中的軟件實(shí)施以提供示出的控制和地址選擇邏輯224以及信號電平移位的緩沖器223。替代地，可以在硬件中實(shí)現(xiàn)緩沖器223以提供控制和地址選擇邏輯以及信號電平移位。雖然該通信在圖2A中被示為是具有4線總線的SPI，但公開的實(shí)施例更一般地應(yīng)用于串行通信系統(tǒng)。
[0020]可以看到在圖2A中的M-SPI 220提供了多個(gè)獨(dú)立SPI通道，包括在CPU 211與串行通信引擎2211、2212、221n中的每個(gè)之間的分離(獨(dú)立)通信路徑以及在串行通信引擎2211、2212、22In中的每個(gè)與由示出的分離的MISO、MOS1、CLK和MS路徑提供的各個(gè)1模塊12(V1202、...120n之間的獨(dú)立通信路徑。具有分離的MISO、MOSI, CLK和MS路徑的獨(dú)立SPI通道使得CPU 211能夠在任何時(shí)間處從所述多個(gè)1模塊12(^120^...120n中的一個(gè)或全部(任何組合)并且因此從任何的1場器件231ρ2312...231n同時(shí)地接收信號。當(dāng)被控制的過程是在運(yùn)行生成有形產(chǎn)品的物理(工業(yè)或制造)過程的工廠處時(shí)，I/O場器件231p2312...231n—般地包括諸如量表、致動器、閥、傳感器的設(shè)備。在一個(gè)應(yīng)用中，過程控制系統(tǒng)200是分布式控制系統(tǒng)(DCS)，其中，系統(tǒng)的元件貫穿整個(gè)系統(tǒng)分布，每個(gè)部件子系統(tǒng)由一個(gè)或多個(gè)分布式(遠(yuǎn)程)過程控制器控制。
[0021]如上文描述的那樣，在系統(tǒng)200中使用MS1、MS2、MSN以允許1模塊120與過程控制器210同時(shí)地通信。相對地，在圖1中示出的已知過程控制系統(tǒng)100中，過程控制器110按要求傳送到1模塊(順序地或按照某種其他次序)，其中在任何給定時(shí)間處僅可以對所述多個(gè)1模塊120中的一個(gè)進(jìn)行尋址(與之談話/從其收聽)。在圖1中的MS線以類似于說話者與聽眾之間的離散會話的一對一關(guān)系來指定1模塊120中的哪一個(gè)正在被尋址。在該已知布置中，如果聽眾(例如，1模塊)中的多于一個(gè)成員已經(jīng)在答復(fù)/說話，則說話者(過程控制器)將不能理解聽眾中的一個(gè)成員。相對地，諸如在圖2A中示出的過程控制系統(tǒng)200的公開的過程控制系統(tǒng)通過將1模塊120中的每個(gè)(每個(gè)聽眾成員)有效地放置在實(shí)際上允許同時(shí)地進(jìn)行多個(gè)會話的不同“房間”中，使得一個(gè)1模塊不干擾其他1模塊，來移除聽眾混亂過程控制系統(tǒng)100，即使超過一個(gè)聽眾成員正在同時(shí)地對過程控制器進(jìn)行答復(fù)/說話。
[0022]所述多個(gè)串行通信引擎2211、2212、221n可以包括一個(gè)或多個(gè)現(xiàn)場可編程門陣列(FPGA)0單個(gè)FPGA可以實(shí)現(xiàn)所述多個(gè)串行通信引擎221。替代地，在另一實(shí)施例中，所述多個(gè)串行通信引擎221包括一個(gè)或多個(gè)可編程邏輯器件(PLD)或?qū)Ｓ眉呻娐?ASIC)。在圖2B中示出的用于串行通信引擎221的緩沖器223提供獨(dú)立的傳輸和接收消息緩沖來支持與每個(gè)1模塊120相關(guān)聯(lián)的在圖2A中示出的多個(gè)獨(dú)立串行通信通道中的每個(gè)。如上文記錄的那樣，緩沖包括信號的保護(hù)和電平移位。在一個(gè)實(shí)施例中，存儲器223a可以包括隨機(jī)訪問存儲器(RAM)，諸如靜態(tài)RAM (SRAM)0
[0023]CPU 211—般包括具有內(nèi)部實(shí)施的存儲器211a的微處理器或微控制器。1模塊120也包括緩沖器123，其包括存儲器123a和被示為微處理器(μΡ) 127的微處理器或微控制器。緩沖器123可以是硬件器件并且存儲器123a可以是在μΡ 127上內(nèi)部實(shí)施的。SPI通信被用于來回地傳遞命令以及數(shù)據(jù)和狀態(tài)信息，以實(shí)現(xiàn)正在被控制的過程的協(xié)調(diào)的實(shí)時(shí)控制。
[0024]相對地，上文描述的已知的過程控制系統(tǒng)100使過程控制器110以調(diào)度為基礎(chǔ)、一個(gè)接一個(gè)地與1模塊中的每個(gè)通信。在該已知的控制系統(tǒng)100中，在過程控制器110與1模塊120之間的通信不可以是流式的(數(shù)據(jù)背靠背)，因?yàn)镃PU 111必須隨著信號被發(fā)送或接收而花費(fèi)時(shí)間來處理信號。這限制了在選擇的時(shí)間窗中可以傳送的數(shù)據(jù)量；顯著地減少了系統(tǒng)100的總定時(shí)，因?yàn)樵谌魏螘r(shí)間處，通信被限制于單個(gè)1模塊。
[0025]由諸如過程控制器210的公開的過程控制器使能的M-SPI方法提供了獨(dú)立通信路徑，其使得能夠從多個(gè)1模塊120向CPU 211傳輸同時(shí)消息以及使得CPU 211能夠向所述多個(gè)1模塊120的任何組合同時(shí)地傳輸不同消息兩者。公開的M-SPI方法還增強(qiáng)了系統(tǒng)的魯棒性，因?yàn)獒槍/O模塊12(^12(^...120n中的每個(gè)到過程控制器120的獨(dú)立通信路徑意味著1模塊12(^12(^...120n中的任何的嚴(yán)重故障將不會如其由于故障的通道無論其是否具有適當(dāng)?shù)脑S可，驅(qū)動共享的單個(gè)通信通道而對于控制系統(tǒng)100將是的那樣使整個(gè)控制系統(tǒng)200停機(jī)(down)。
[0026]公開的系統(tǒng)210的益處包括允許控制器與它的關(guān)聯(lián)的I/O模塊12(^12(^...120n中的兩個(gè)或更多同時(shí)地通信。這是顯著的益處，因?yàn)槠鋺]及在1通道本身之間的最真實(shí)的同步(truest synchronizat1n)以及與控制系統(tǒng)100相比更快的掃描速率。同步還提供了由在來自1場器件231p2312、...231n的測量與由控制器210提供的輸出控制動作之間的延遲引起的較少的有噪聲的控制器動作。每個(gè)I/O模塊12(^12(^...120n也被允許具有在被傳輸?shù)娇刂破?10的字節(jié)和/或消息之間的自己的獨(dú)特延遲，其允許控制系統(tǒng)具有可以被維持貫穿其壽命周期的主要的改善。此外，可以在具有對整體通信周期時(shí)間的最小影響或沒有影響的情況下，將新的10模塊120添加到系統(tǒng)架構(gòu)(例如，當(dāng)工廠添加機(jī)器以增加產(chǎn)品輸出時(shí))。
[0027]公開的控制器210還消除了由對諸如已知控制系統(tǒng)100的已知的基于SPI的控制系統(tǒng)固有的順序消息發(fā)送引起的累積的延遲?？刂葡到y(tǒng)100的消息結(jié)構(gòu)可以具有在從大約25 至150 范圍內(nèi)的在字節(jié)之間的延遲。這些延遲是跨整個(gè)消息發(fā)送循環(huán)累積的，并且是針對每個(gè)1/0模塊累積的。如上文描述的那樣，本文公開的M-SPI方法通過將消息循環(huán)時(shí)間限制于針對在系統(tǒng)中的單個(gè)最壞情況1/0模塊來消除這樣的延遲。
[0028]公開的實(shí)施例的其他益處包括較少中斷的使用。使用常規(guī)SPI通信方案，諸如由控制系統(tǒng)100實(shí)現(xiàn)的常規(guī)SPI，可以由應(yīng)用于每消息/幀的每個(gè)字節(jié)/字符的中斷例程來處理在從任何1模塊120中到過程控制器110的消息中的每個(gè)字節(jié)或字符傳送。公開的M-SPI將中斷減少至每1模塊120消息單個(gè)中斷，大大增強(qiáng)了系統(tǒng)可用性和性能。
[0029]圖3是示出了從1模塊120到過程控制器CPU 111的多字節(jié)消息的傳輸?shù)臅r(shí)序圖，包括針對常規(guī)控制系統(tǒng)100通信的每個(gè)字節(jié)/特性所需的中斷(用于針對字節(jié)O至字節(jié)η的中斷的IBO至IBn)以及可以用于使用公開的控制系統(tǒng)200的通信的每幀/消息的單個(gè)中斷(IF)(用于幀/消息O的IF0)。針對常規(guī)控制系統(tǒng)100處理由1模塊120傳輸并且由過程控制器110接收的幀/消息的每個(gè)字節(jié)/字符所需的IB (用于針對字節(jié)O至字節(jié)η的中斷的IBO至IBn)施加顯著的中斷負(fù)擔(dān)。由公開的控制系統(tǒng)200提供的M-SPI方法通過發(fā)送被示為定位于幀/消息的結(jié)尾處的每幀/消息的IR)的單個(gè)IF中斷，而不是發(fā)送在消息的每個(gè)字節(jié)/字符之后的IB來識別幀/消息的結(jié)束而卸下該中斷負(fù)擔(dān)。由于通常的消息包括大約40個(gè)字節(jié)，所以公開的M-SPI顯著地減少了中斷負(fù)擔(dān)，諸如減少針對40字節(jié)的消息的97.5%。
[0030]如上文記錄的那樣，也極大地改善了諸如控制系統(tǒng)200的公開的控制系統(tǒng)的故障容忍度。在諸如控制系統(tǒng)200的公開的控制系統(tǒng)上的SPI或I/O模塊上的單個(gè)故障點(diǎn)將不會如其針對控制控制系統(tǒng)100將是的那樣阻止更高級的系統(tǒng)適當(dāng)?shù)剡\(yùn)行。
[0031]具有獨(dú)立通道的公開的控制器210也不會將用戶鎖定到任何一個(gè)特定的數(shù)據(jù)協(xié)議中。該特征支持獨(dú)立通道上的多個(gè)數(shù)據(jù)協(xié)議，諸如工業(yè)協(xié)議MODBUS (由Modicon在1979年首次公布以使用其可編程序邏輯控制器(PLC)的串行通信協(xié)議，其利用在消息之間的延遲來使消息成幀。公開的實(shí)施例可以使得MODBUS或其他行業(yè)協(xié)議更有效。這樣的協(xié)議一般每個(gè)都具有多個(gè)可編程的延遲以基于I/O模塊的單獨(dú)的要求定制字節(jié)和消息間隙。還可以將消息設(shè)置成諸如以期望的速率重復(fù)地傳輸相同的消息/請求，進(jìn)一步將CPU 211從加載決不改變的請求卸下。
[0032]在圖3的時(shí)序圖中被示為Ii7O的單個(gè)中斷Ii7O之后的時(shí)間延遲丨5可以服務(wù)于至少兩個(gè)目的。一個(gè)目的是延遲新消息被傳送，類似于在口頭通信的句子之間采用的停頓。第二個(gè)目的是用于使得其能夠一個(gè)接一個(gè)地重復(fù)該消息。該能力進(jìn)一步將過程控制器從將在正常操作下通常被重復(fù)的消息重新組裝卸下，諸如恒定地監(jiān)視在熔爐中的溫度感測設(shè)備將需要的那樣，其中不僅溫度，而且溫度的改變速率和偏差對于過程控制都是重要的。雖然針對單個(gè)重復(fù)的消息一般地描述，但公開的實(shí)施例可以用于重復(fù)的一組公共消息。
[0033]為了在控制器配置期間配置在過程控制系統(tǒng)中的公開的可編程過程控制器210，用戶經(jīng)由編程，諸如經(jīng)由甚高速集成電路硬件描述語言(VHDL)語言，可以指定針對特定應(yīng)用所需的功能塊的數(shù)量和類型。公開的過程控制器210可以包括定時(shí)機(jī)制以允許在傳輸串行字符之間的用戶可設(shè)置的延遲時(shí)間。
[0034]可以采用多個(gè)時(shí)間延遲來確保數(shù)據(jù)協(xié)議更好地利用可用的帶寬和過程控制器的處理能力。在圖3中的Ttl提供從MS線被驅(qū)動到數(shù)據(jù)傳輸開始的延遲，使得選自所述多個(gè)1模塊120的從屬設(shè)備有時(shí)間改變其操作模式并將第一字節(jié)放到其傳輸寄存器中。T1為處理器做好準(zhǔn)備以處理傳輸和接收的數(shù)據(jù)。T2提供與Tl相同的功能，但是使能更細(xì)的調(diào)諧，因此如果協(xié)議和過程可以較快地操作或者在某些情況下較慢地操作，一旦協(xié)議被專用于通信任務(wù)，則可以按要求對其進(jìn)行調(diào)整。這類似于在開始會話之前在人群中以姓名對某人進(jìn)行稱呼；因此，一旦特定1模塊被尋址，其花費(fèi)更多的處理時(shí)間，則剩余的字節(jié)可以使用較小的延遲，因?yàn)?模塊處于更高效的通信模式中以接收信息，因?yàn)樾枰^少的處理時(shí)間。T4允許處理器清除(clean up)消息處理的時(shí)間并且防止從屬1模塊120中的其他進(jìn)行通信。
[0035]圖4是示出了在諸如由工廠運(yùn)行的過程的涉及多個(gè)1場器件的物理過程的過程控制的方法400中的步驟的流程圖。步驟401包括通信地連接過程控制器，該過程控制器包括CPU以及包括彼此并行地耦合到所述CPU的多個(gè)串行通信引擎的多通道串行通信接口，其中，所述多通道串行通信接口提供在CPU與多個(gè)1模塊之間的多個(gè)獨(dú)立串行通信通道，并且其中所述多個(gè)1模塊耦合到多個(gè)1場器件。步驟402包括CPU控制涉及所述多個(gè)1場器件的物理過程。
[0036]步驟402a包括從所述多個(gè)1場器件向所述多個(gè)1模塊傳輸信號(例如，數(shù)據(jù)和狀態(tài))。步驟402b包括使用所述多個(gè)獨(dú)立串行通信通道從所述多個(gè)1模塊中的兩個(gè)或更多向多通道串行通信接口同時(shí)地傳輸通信信號，其中，所述多通道串行通信接口緩沖該通信信號。步驟402c包括從多通道串行通信接口向CPU傳輸通信信號。步驟402d包括CPU處理通信信號。步驟402e包括CPU發(fā)送控制信號以經(jīng)由所述多個(gè)1模塊來控制所述多個(gè)1場器件。
[0037]可以一般地應(yīng)用具有獨(dú)立串行通信通道的公開的控制器210來使任何串行/順序、同步或異步通信系統(tǒng)受益。在兩個(gè)不同的應(yīng)用空間中提供示例。一對一通信系統(tǒng)可以利用時(shí)間延遲和在中斷開銷處理中得減少兩者，諸如需要無中斷處理時(shí)間來完成其分配的任務(wù)的那些，例如圖形接口的連續(xù)更新或伺服設(shè)備的定位類型。一對多通信系統(tǒng)也可以利用分離(單獨(dú))通信路徑的附加魯棒性的優(yōu)勢來確保單個(gè)故障點(diǎn)不會使整個(gè)模塊化系統(tǒng)停機(jī)(使其不可操作)。例如，監(jiān)視在病人身上的多個(gè)傳感器的醫(yī)學(xué)設(shè)備。并行感測和控制系統(tǒng)的高速協(xié)調(diào)，其中，順序操作引入歸因于在進(jìn)行測量所需的模塊之間的固有通信延遲的時(shí)間誤差。所述延遲導(dǎo)致后續(xù)控制算法的噪聲或不準(zhǔn)確，諸如在實(shí)時(shí)濾波應(yīng)用和被稱為PID控制功能的高準(zhǔn)確度比例、積分、偏差中發(fā)現(xiàn)的那些。
[0038]雖然上文已經(jīng)描述了各種公開的實(shí)施例，但應(yīng)理解，它們僅僅是以示例而非限制的方式提出的。在不背離本公開的精神和范圍的情況下，可以根據(jù)本公開對本文公開的主題進(jìn)行許多改變。另外，雖然可以關(guān)于若干實(shí)施中的僅一個(gè)公開了特定特征，但可將這樣的特征與其他實(shí)施的一個(gè)或多個(gè)其他特征組合，如針對任何給定或特定應(yīng)用可能是期望并且有利的那樣。
[0039]本文所使用的術(shù)語僅僅是出于描述特定實(shí)施例的目的，并且不意圖是限制的。如本文使用的那樣，單數(shù)形式“一”、“一個(gè)”和“該”意圖也包括復(fù)數(shù)形式，除非上下文另外明確地指明。更進(jìn)一步地，在【具體實(shí)施方式】和/或權(quán)利要求書中使用術(shù)語“包括”、“包含”、“具有”、“帶有”、“有”或其變體的程度上，這樣的術(shù)語意圖以類似于術(shù)語“包括”的方式是包括性的。
[0040]如將由本領(lǐng)域的技術(shù)人員理解的那樣，可將本文公開的主題實(shí)現(xiàn)為系統(tǒng)、方法或計(jì)算機(jī)程序產(chǎn)品。相應(yīng)地，本公開采取以下形式:完全的硬件實(shí)施例、完全的軟件實(shí)施例(包括固件、駐留軟件、微代碼等)或組合硬件或軟件方面的實(shí)施例，這里可以統(tǒng)稱為“電路”、“模塊”或“系統(tǒng)”。更進(jìn)一步地，本公開可以采取在具有實(shí)現(xiàn)在介質(zhì)中的計(jì)算機(jī)可用的程序代碼的表達(dá)的任何有形介質(zhì)中實(shí)現(xiàn)的計(jì)算機(jī)程序產(chǎn)品的形式。
[0041]可以利用一個(gè)或多個(gè)計(jì)算機(jī)可用或計(jì)算機(jī)可讀的介質(zhì)的任何組合作為非瞬時(shí)型機(jī)器可讀存儲介質(zhì)。計(jì)算機(jī)可用或計(jì)算機(jī)可讀介質(zhì)可以是，例如但不限于，電子、磁、光、電磁、紅外或半導(dǎo)體系統(tǒng)、裝置或設(shè)備。計(jì)算機(jī)可讀介質(zhì)的更具體的示例(不排他的列表)將包括非瞬時(shí)型介質(zhì)，其包括以下內(nèi)容:具有一個(gè)或多個(gè)線的電連接、便攜式計(jì)算機(jī)盤、硬盤、隨機(jī)訪問存儲器(RAM)、只讀存儲器(ROM)、可擦式可編程只讀存儲器(EPROM或閃存)、便攜式壓縮盤只讀存儲器(CDR0M)、光存儲設(shè)備或磁存儲設(shè)備。
[0042]以下將參照根據(jù)本發(fā)明的實(shí)施例的方法、裝置(系統(tǒng))和計(jì)算機(jī)程序產(chǎn)品的流程圖圖示和/或框圖描述本公開。應(yīng)理解，流程圖圖示和/或框圖的每個(gè)框以及在流程圖圖示和/或框圖中的框的組合，可以由計(jì)算機(jī)程序指令實(shí)施?？梢詫⑦@些計(jì)算機(jī)程序指令提供到通用計(jì)算機(jī)、專用計(jì)算機(jī)或其他可編程數(shù)據(jù)處理裝置的處理器，來產(chǎn)生機(jī)器，使得經(jīng)由計(jì)算機(jī)或其他可編程數(shù)據(jù)處理裝置的處理器執(zhí)行的指令創(chuàng)建用于在實(shí)施流程圖和/或框圖中的一個(gè)或多個(gè)框中指定的功能/動作的裝置。
[0043]也可以將這些計(jì)算機(jī)程序指令存儲在物理計(jì)算機(jī)可讀存儲介質(zhì)中，其可以指導(dǎo)計(jì)算機(jī)或其他可編程數(shù)據(jù)處理裝置以特定方式運(yùn)轉(zhuǎn)，使得存儲在計(jì)算機(jī)可讀介質(zhì)中的指令產(chǎn)生包括實(shí)施在流程圖和/或框圖的一個(gè)或多個(gè)框中指定的功能/動作的指令裝置的制造品O
[0044]也可以將計(jì)算機(jī)程序指令加載到計(jì)算機(jī)或其他可編程數(shù)據(jù)處理設(shè)備上以使得在計(jì)算機(jī)或其他可編程裝置上執(zhí)行一系列操作步驟，以產(chǎn)生計(jì)算機(jī)實(shí)施的過程，使得在計(jì)算機(jī)或其他可編程裝置上執(zhí)行的指令提供用于實(shí)施在流程圖和/或框圖的一個(gè)或多個(gè)框中指定的功能/動作的過程。
【權(quán)利要求】
1.一種過程控制器(210)，包括: 中央處理單元(CPU) (211)，以及 多通道串行通信接口(220)，其包括彼此并行地耦合到所述CPU的多個(gè)串行通信引擎(221^221^2213), 其中，所述多通道串行通信接口提供在所述CPU與多個(gè)輸入/輸出(1)模塊(120)之間的多個(gè)獨(dú)立串行通信通道，所述多個(gè)獨(dú)立串行通信通道使得所述CPU能夠在任何時(shí)間處從所述多個(gè)1模塊的任何組合同時(shí)地接收信號。
2.如權(quán)利要求1所述的過程控制器，其中，所述多通道串行通信接口(220)包括多通道串行外圍接口(M-SPI) (220),并且其中所述多個(gè)獨(dú)立串行通信通道包括串行外圍接口(SPI)通道。
3.如權(quán)利要求1所述的過程控制器，其中，所述多通道串行通信接口(220)包括多個(gè)獨(dú)立的傳輸和接收消息緩沖器(223)，其包括針對所述多個(gè)獨(dú)立串行通信通道中的每個(gè)的存儲器(233a)。
4.一種過程控制器(210)，包括: 中央處理單元(CPU) (211)，其包括微處理器，以及 多通道串行外圍接口(M-SPI) (220)，其包括彼此并行的多個(gè)串行通信引擎(221工、2212、2213)，所述多個(gè)串行通信引擎包括耦合到所述CPU的現(xiàn)場可編程門陣列(FPGA)， 其中，所述M-SPI提供在所述CPU與多個(gè)輸入/輸出(1)模塊(120)之間的多個(gè)獨(dú)立串行外圍接口(SPI)通信通道，所述多個(gè)獨(dú)立SPI通信通道使得所述CPU能夠在任何時(shí)間處與所述多個(gè)1模塊的任何組合同時(shí)地通信，以及 其中，所述M-SPI包括多個(gè)獨(dú)立的傳輸和接收消息緩沖器(223)，其包括針對所述多個(gè)獨(dú)立SPI通信通道中的每個(gè)的存儲器(233a)。
5.一種過程控制的方法(400)，包括: 連接(401)包括中央處理單元(CPU)以及包括彼此并行地耦合到所述CPU的多個(gè)串行通信引擎的多通道串行通信接口的過程控制器，其中所述多通道串行通信接口提供在所述CPU與多個(gè)輸入/輸出(10)模塊之間的多個(gè)獨(dú)立串行通信通道，并且其中所述多個(gè)1模塊耦合到多個(gè)1場器件， 所述CPU控制(402)涉及所述多個(gè)1場器件的物理過程，包括: 將信號從所述多個(gè)1場器件傳輸(402a)到所述多個(gè)1模塊； 使用所述多個(gè)獨(dú)立串行通信通道將通信信號從所述多個(gè)1模塊中的兩個(gè)或更多同時(shí)地傳輸(402b)到所述多通道串行通信接口，其中所述多通道串行通信接口緩沖所述通信信號， 將所述通信信號從所述多通道串行通信接口傳輸(402c)到所述CPU ； 在所述CPU處處理(402d)所述通信信號，以及 所述CPU經(jīng)由所述多個(gè)1模塊來發(fā)送(402e)控制信號以控制所述多個(gè)1場器件。
6.如權(quán)利要求5所述的方法，其中，所述多通道串行通信接口包括多通道串行外圍接口(M-SPI)，并且其中所述多個(gè)獨(dú)立串行通信通道包括串行外圍接口(SPI)通道。
7.如權(quán)利要求5所述的方法，其中所述多個(gè)1模塊具有在它們傳輸?shù)淖止?jié)和/或消息之間的不同的延遲。
8.如權(quán)利要求5所述的方法，其中所述多個(gè)獨(dú)立串行通信通道同時(shí)地使用兩個(gè)或更多不同的數(shù)據(jù)協(xié)議。
9.如權(quán)利要求5所述的方法，其中所述多通道串行通信接口包括多個(gè)獨(dú)立的傳輸和接收消息緩沖器，其包括針對所述多個(gè)獨(dú)立串行通信通道中的每個(gè)的存儲器。
10.如權(quán)利要求5所述的方法，其中在所述CPU與所述多個(gè)1模塊之間被用于切換到所述CPU以開始與所述多個(gè)1模塊中的另一個(gè)通信的中斷處理由在每個(gè)消息的結(jié)束處的單個(gè)中斷組成。
11.如權(quán)利要求10所述的方法，進(jìn)一步包括在所述單個(gè)中斷之后的時(shí)間延遲。
【文檔編號】G06F13/14GK104335192SQ201380029591
【公開日】2015年2月4日 申請日期:2013年5月13日 優(yōu)先權(quán)日:2012年6月6日
【發(fā)明者】M.D.卡尼, F.J.克羅 申請人:霍尼韋爾國際公司