一種面向嵌入式應用的usb接口芯片的制作方法
【專利摘要】本實用新型公開了一種面向嵌入式應用的USB接口芯片，適配USB3.0物理層封裝的所述接口芯片包括用于與外設連接的外設通信接口，所述外設通信接口包括：時鐘門控制器，輸入接口芯片上的時鐘信號，并連接時鐘控制信號線，以輸出給外設的時鐘信號；第一工作模式選擇器；下行FIFO；第二工作模式選擇器；上行FIFO，為兩個，其中一個連接時鐘門控制器輸出的時鐘信號，構(gòu)成上升沿FIFO，另一個則連接第二工作模式選擇器，受第二控制信號控制，構(gòu)成下降沿FIFO。依據(jù)本實用新型可以滿足現(xiàn)階段各類嵌入式應用中隊高速數(shù)據(jù)傳輸?shù)男枨蟆?br> 【專利說明】—種面向嵌入式應用的USB接口芯片
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及一種USB3.0接口芯片，以面向嵌入式應用。
【背景技術(shù)】
[0002]目前，各類功能不同的嵌入式設備在日常生產(chǎn)生活中得到了廣泛應用。USB作為一種串行通信接口技術(shù)，因其具備即插即用等特性，已經(jīng)被各類嵌入式設備采用，作為其自身與PC等上位機通信的重要方式之一。USB接口芯片已成為各類嵌入式設備中重要的組成模塊之一。
[0003]傳統(tǒng)的USB接口芯片僅支持USB2.0或USB1.1協(xié)議，與嵌入式設備相連接的外設接口采用單沿數(shù)據(jù)采樣傳輸模式，因而傳輸性能無法滿足大數(shù)據(jù)量高速傳輸應用需求。
[0004]自從2007年USB3.0規(guī)范發(fā)布以來，USB3.0以其支持雙向并發(fā)數(shù)據(jù)流傳輸?shù)膬?yōu)勢，迅速占領(lǐng)通用串行接口的市場，其傳輸速度是USB2.0的10倍以上，最高可達5.0Gb/s。
[0005]適配不同的應用，使用USB3.0的設備會有不同的配置，本實用新型即是面向嵌入式應用的USB3.0接口芯片，提高各類嵌入式設備的數(shù)據(jù)通信性能。

【發(fā)明內(nèi)容】

[0006]因此，本實用新型的目的在于提供一種面向嵌入式應用的USB接口芯片，實現(xiàn)并發(fā)數(shù)據(jù)傳輸，以滿足現(xiàn)階段各類嵌入式應用中隊高速數(shù)據(jù)傳輸?shù)男枨蟆?br> [0007]本實用新型采用的技術(shù)方案為:
[0008]一種面向嵌入式應用的USB接口芯片，適配USB3.0物理層封裝的所述接口芯片包括用于與外設連接的外設通信接口，所述外設通信接口包括:
[0009]時鐘門控制器，輸入接口芯片上的時鐘信號，并連接時鐘控制信號線，以輸出給外設的時鐘信號；
[0010]第一工作模式選擇器，采樣時鐘門控制器輸出的時鐘信號，并連接工作模式選擇信號線，輸出由工作模式信號控制的第一控制信號；
[0011 ] 下行FIFO，并受控于所述第一模式選擇器輸出的第一控制信號而進行下行數(shù)據(jù)的傳輸；
[0012]第二工作模式選擇器，采樣時鐘門控制器輸出的時鐘信號，并連接工作模式選擇信號線，輸出由工作模式信號控制的第二控制信號；
[0013]上行FIFO，為兩個，其中一個連接時鐘門控制器輸出的時鐘信號，構(gòu)成上升沿FIFO,另一個則連接第二工作模式選擇器，受第二控制信號控制，構(gòu)成下降沿FIFO。
[0014]從上述結(jié)構(gòu)可以看出，依據(jù)本實用新型，通過增加雙沿數(shù)據(jù)采樣(DDR)模式，可將同樣時鐘頻率下數(shù)據(jù)傳輸數(shù)目增加一倍，滿足現(xiàn)階段各類嵌入式應用中高速數(shù)據(jù)傳輸?shù)男枨?。而依?jù)上述結(jié)構(gòu)，僅僅是增加一點邏輯電路，所增加的電路面積不大，占用的資源也不多，效費比比較高。
[0015]上述面向嵌入式應用的USB接口芯片，第二工作模式選擇器與時鐘門控制器間設有門控器件，并連接有時鐘信號使能信號線。
[0016]上述面向嵌入式應用的USB接口芯片，該接口芯片為總線式結(jié)構(gòu)，而該接口芯片則包括用于與上位機連接的USB3.0物理層和USB3.0設備控制器，而所述外設通信接口則構(gòu)成總線設備，而與所述USB3.0設備控制器相連。
[0017]上述面向嵌入式應用的USB接口芯片，其內(nèi)置有32位RSIC設備控制器。
[0018]上述面向嵌入式應用的USB接口芯片，其內(nèi)置有DMA芯片。
【專利附圖】

【附圖說明】
[0019]圖1為面向嵌入式應用的USB3.0接口芯片的連接示意圖。
[0020]圖2為面向嵌入式應用的USB3.0接口芯片的系統(tǒng)結(jié)構(gòu)原理框圖。
[0021]圖3為外設通信接口模塊結(jié)構(gòu)示意圖。
【具體實施方式】
[0022]參見說明書附圖1至3，本方案所述一種面向嵌入式應用的USB3.0接口芯片如圖2所示，主要由USB3.0物理層、USB3.0控制器、外設通信接口、32位RISC處理器、片內(nèi)ROM、片內(nèi)RAM、內(nèi)存控制器、DMA、復位/電源管理模塊及時鐘模塊組成，采用總線結(jié)構(gòu)，如ROM作為總線設備，掛在總線上，根據(jù)需要占用總線，整體結(jié)構(gòu)相對比較緊湊。各模塊均集成在同一芯片內(nèi)，32位RISC處理器通過系統(tǒng)總線與其他模塊相互連接。
[0023]芯片工作時，32位RISC處理器作為芯片核心微處理器，起主控作用，負責固件程序運行及各類片上資源的調(diào)配與控制。
[0024]ROM中固化了 32位RSIC處理器的引導程序及配置參數(shù)。RAM為固件程序的執(zhí)行提供指令及數(shù)據(jù)存儲空間。內(nèi)存控制器提供內(nèi)存管理功能。
[0025]DMA負責各個模塊間大批量數(shù)據(jù)的搬移。復位/電源管理模塊根據(jù)外部輸入或內(nèi)部指令產(chǎn)生各模塊的片內(nèi)復位信號并負責各模塊的電源功耗管理。
[0026]時鐘模塊由一組PLL組成，將外部時鐘信號轉(zhuǎn)變?yōu)椴煌l率的內(nèi)部時鐘提供給各模塊使用。
[0027]USB3.0物理層及USB3.0設備控制器構(gòu)成完整的USB3.0高速硬件接口，在相應固件驅(qū)動程序的支持下可實現(xiàn)與USB主機間的高速數(shù)據(jù)收發(fā)，最高速度值為5Gbps。
[0028]如圖1所示，USB主機構(gòu)成上位機，數(shù)據(jù)上行，指的是從嵌入式設備經(jīng)由USB3.0接口芯片傳輸?shù)経SB主機，下行則相反。
[0029]下行傳輸時(USB主機至USB設備)，在32位RISC處理器的控制下，USB接口接收外部USB線纜的數(shù)據(jù)，經(jīng)硬件解碼解包后，由DMA搬移至外設通信接口，供其傳遞至外部嵌入式設備使用；或根據(jù)相關(guān)通信協(xié)議，由處理器解析后使用。
[0030]上行傳輸時(USB設備至USB主機)，在32位RISC處理器的控制下，由DMA將經(jīng)外設通信接口傳入的上行數(shù)據(jù)搬移至USB接口 ；或根據(jù)相關(guān)通信協(xié)議，由處理器自身產(chǎn)生相應的數(shù)據(jù)，送至USB接口。USB接口將需要上傳的數(shù)據(jù)進行硬件編碼組包，構(gòu)成符合USB協(xié)議的數(shù)據(jù)包后發(fā)送至外部USB線纜。
[0031]外設通信接口在支持傳統(tǒng)時鐘單沿數(shù)據(jù)采樣傳輸?shù)幕A(chǔ)上，增加對時鐘雙沿數(shù)據(jù)采樣傳輸(DDR)的支持，以提高數(shù)據(jù)傳輸效率。[0032]外設通信接口模塊內(nèi)部由時鐘門控制器、下行傳輸(由接口模塊至外部嵌入式設備)數(shù)據(jù)FIFO、上行傳輸(由外部嵌入式設備至接口模塊)數(shù)據(jù)上升沿FIFO、上行傳輸數(shù)據(jù)下降沿FIFO及邏輯電路等組成(如圖3示)。hs_ls_sel用于通信接口工作模式選擇，elk用于模塊時鐘信號的傳遞，clk_ctrl用于模塊時鐘控制信號的獲取，data用于數(shù)據(jù)傳輸,rd_refer_clk用于傳遞外部輸入時鐘信號，out_en為時鐘輸出使能。圖中比較清楚的給出了電路的連接關(guān)系，也能夠清楚地反映出各個組成部份的邏輯關(guān)系，在此不再贅述。
[0033]外設通信接口的數(shù)據(jù)傳遞過程主要通過對時鐘及數(shù)據(jù)的控制實現(xiàn)。下行傳輸時，out_en將被置1，門控時鐘(CLK_GATE)及經(jīng)芯片系統(tǒng)總線送入下行FIFO (WR_FIF0)中的數(shù)據(jù)將被分別輸出。上行傳輸時，out_en將被置0，接口模塊配合外部輸入時鐘采集data線上信號，并存入相應的上行數(shù)據(jù)FIFO。
[0034]外設通信接口的工作模式可由hs_ls_sel選擇。當hs_ls_sel為低電平時,接口進入高速(DDR)傳輸模式。
[0035]下行傳輸時，下行數(shù)據(jù)FIFO接收來自系統(tǒng)總線的數(shù)據(jù)，配合時鐘信號，在一個時鐘周期的高低電平分別送出不同數(shù)據(jù)，實現(xiàn)DDR雙倍率數(shù)據(jù)發(fā)送。
[0036]上行傳輸時，配合時鐘信號，上行數(shù)據(jù)上升沿FIFO (P0S_RD_FIF0)在時鐘上升沿時采集來自外部嵌入式設備的數(shù)據(jù)，上行數(shù)據(jù)下降沿FIFO (NEG_RD_FIF0)在時鐘下降沿時采集外部數(shù)據(jù)，實現(xiàn)DDR雙倍率數(shù)據(jù)接收。
[0037]hs_ls_sel為高電平時，接口進入低速(非DDR)傳輸模式。下行傳輸時，下行數(shù)據(jù)FIFO每個時鐘周期發(fā)送僅一個數(shù)據(jù)。上行傳輸時，僅有上行數(shù)據(jù)上升沿FIFO工作，配合時鐘信號，僅在時鐘周期的上升沿采集外部設備數(shù)據(jù)。外設通信接口相應傳輸參數(shù)可通過邏輯電路提供的相關(guān)寄存器進行配置。配合相應固件驅(qū)動，該外設通信接口可實現(xiàn)多種標準協(xié)議的DDR或非DDR傳輸。
[0038]本方案所述面向嵌入式應用的USB3.0接口芯片主要針對需要USB3.0高速數(shù)據(jù)通信各類嵌入式應用量身定制。與現(xiàn)有的技術(shù)相比具有以下有益的效果:
[0039](I)使用USB3.0接口，提高數(shù)據(jù)通信效率。
[0040](2)外設通信接口支持DDR方式數(shù)據(jù)傳輸，可提高外部嵌入式設備與接口芯片間數(shù)據(jù)傳輸速率。
[0041 ] (3) USB3.0接口與DDR外設接口組合，提高接口芯片整體傳輸效率。
[0042](4) SOC集成大量IP，減少了外圍芯片，降低嵌入式系統(tǒng)成本，具有較高的系統(tǒng)可靠性。
【權(quán)利要求】
1.一種面向嵌入式應用的USB接口芯片，適配USB3.0物理層封裝的所述接口芯片包括用于與外設連接的外設通信接口，其特征在于，所述外設通信接口包括: 時鐘門控制器，輸入接口芯片上的時鐘信號，并連接時鐘控制信號線，以輸出給外設的時鐘信號； 第一工作模式選擇器，采樣時鐘門控制器輸出的時鐘信號，并連接工作模式選擇信號線，輸出由工作模式信號控制的第一控制信號； 下行FIFO，并受控于所述第一模式選擇器輸出的第一控制信號而進行下行數(shù)據(jù)的傳輸; 第二工作模式選擇器，采樣時鐘門控制器輸出的時鐘信號，并連接工作模式選擇信號線，輸出由工作模式信號控制的第二控制信號； 上行FIFO，為兩個，其中一個連接時鐘門控制器輸出的時鐘信號，構(gòu)成上升沿FIFO，另一個則連接第二工作模式選擇器，受第二控制信號控制，構(gòu)成下降沿FIFO。
2.根據(jù)權(quán)利要求1所述的面向嵌入式應用的USB接口芯片，其特征在于，第二工作模式選擇器與時鐘門控制器間設有門控器件，并連接有時鐘信號使能信號線。
3.根據(jù)權(quán)利要求1或2所述的面向嵌入式應用的USB接口芯片，其特征在于，該接口芯片為總線式結(jié)構(gòu)，而該接口芯片則包括用于與上位機連接的USB3.0物理層和USB3.0設備控制器，而所述外設通信接口則構(gòu)成總線設備，而與所述USB3.0設備控制器相連。
4.根據(jù)權(quán)利要求3所述的面向嵌入式應用的USB接口芯片，其特征在于，其內(nèi)置有32位RSIC設備控制器。
5.根據(jù)權(quán)利要求3所述的面向嵌入式應用的USB接口芯片，其特征在于，其內(nèi)置有DMA-H-* I I心/T O
【文檔編號】G06F13/40GK203630782SQ201320882501
【公開日】2014年6月4日 申請日期:2013年12月31日 優(yōu)先權(quán)日:2013年12月31日
【發(fā)明者】徐毅松, 張洪柳, 王璞, 楊京飛, 劉守浩 申請人:山東華芯半導體有限公司