一種基于vpx的多總線試驗平臺的設計方法
【專利摘要】本發(fā)明涉及一種基于VPX的多總線試驗平臺系統(tǒng)。包括母板、與母板連接的處理器和轉接板組；母板包括一個與處理連接的PCIE接口。本發(fā)明提供了一種一對多、標準化、一體化的多總線試驗平臺系統(tǒng)。
【專利說明】—種基于VPX的多總線試驗平臺的設計方法
【技術領域】
[0001]本發(fā)明屬于通訊領域，涉及計算機硬件技術，尤其涉及嵌入式系統(tǒng)中多總線試驗平臺系統(tǒng)。
【背景技術】:
[0002]隨著總線技術的不斷發(fā)展，軍用嵌入式系統(tǒng)中設備的接口形式已從傳統(tǒng)的并行總線逐步向串行總線發(fā)展，從低帶寬向高帶寬邁進，且存在高速接口和低速接口搭配使用的情況。
[0003]在傳統(tǒng)設計中，總線接口類產(chǎn)品一般采用低速底板互連方式，因為應用背景不同導致試驗平臺也不相同，單一的設備實現(xiàn)方式造成時間和成本的增加，經(jīng)濟性極低。由于高速串行總線的全面應用，也使得支持高速串行總線設備測試和試驗的需求更加迫切。
[0004]本專利針對傳統(tǒng)設計中單一設備使用以及試驗中的負面影響，創(chuàng)新地提出了一種基于VPX結構的多總線試驗平臺的設計方法，實現(xiàn)高速串行總線設備和并行總線設備在同一試驗平臺上共同使用的功能。

【發(fā)明內容】
:
[0005]為了解決【背景技術】中所存在的技術問題，本發(fā)明提出了一種基于VPX的多總線試驗平臺系統(tǒng)，可以消除傳統(tǒng)單一總線設備的負面影響，實現(xiàn)多總線設備在同一試驗平臺上共同使用，即縮短試驗時間又降低試驗成本，使平臺統(tǒng)一化。
[0006]本發(fā)明的技術方案是:一種基于VPX的多總線試驗平臺系統(tǒng)，其特殊之處在于:包括母板、與母板連接的處理器和轉接板組；
[0007]上述母板包括一個與處理連接的PCIE接口 ；還包括至少一個與轉接板組連接的PCIE接口和至少一個與轉接板組連接的PCI接口 ；
[0008]上述轉接板組包括至少一個轉接板；
[0009]上述轉接板包括板間連接器組和底板連接器組；
[0010]上述板間連接器組包括第一板間連接器、第二板間連接器、第三板間連接器、第四板間連接器；
[0011]上述底板連接器組包括第一底板連接器、第二底板連接器、第三底板連接器；
[0012]上述第一板間連接器與第一底板連接器相互連接并用于高速串行信號傳遞；
[0013]上述第二板間連接器與第三底板連接器相互連接并用于并行信號傳遞；
[0014]上述第三板間連接器與第四板間連接器與第二底板連接器連接并用于并行信號傳遞；
[0015]上述轉接板為為3U VPX結構。
[0016]本發(fā)明的有益效果是:1.一對多實現(xiàn)方式:基于PPC處理器的PCIE接口，通過外圍接口芯片擴展6路PCIE總線接口和4路PCI總線接口。
[0017]2.標準化接口設計:基于VPX3U架構設計，同等外形結構和信號定義兼容的設備均可在該設備上完成測試和試驗。
[0018]3.一體化設計:在該試驗設備中同時實現(xiàn)PCIE和PCI接口，滿足多總線接口設備的需求，實用性強。
【專利附圖】

【附圖說明】
[0019]圖1為本發(fā)明多總線架構設計示意圖；
[0020]圖2為本發(fā)明設備轉接板示意圖；
[0021]圖3為本發(fā)明基于VPX的試驗平臺示意圖；
[0022]其中1-處理器、2-母板、3-第一板間連接器、4-第二板間連接器、5-第三板間連接器、6-第四板間連接器、7-第一底板連接器、8-第二底板連接器、9-第三底板連接器。
【具體實施方式】
[0023]參見圖1-3，本發(fā)明是一種基于VPX的多總線試驗平臺系統(tǒng)，包括母板2、與母板2連接的處理器1和轉接板組；母板2包括一個與處理連接的PCIE接口 ；還包括至少一個與轉接板組連接的PCIE接口和至少一個與轉接板組連接的PCI接口 ；轉接板組包括至少一個轉接板；轉接板包括板間連接器組和底板連接器組；板間連接器組包括第一板間連接器
3、第二板間連接器4、第三板間連接器5、第四板間連接器6 ;底板連接器組包括第一底板連接器7、第二底板連接器8、第三底板連接器9 ;第一板間連接器3與第一底板連接器7相互連接并用于高速串行信號傳遞；第二板間連接器4與第三底板連接器9相互連接并用于并行信號傳遞；第三板間連接5器與第四板間連接器6與第二底板連接器8連接并用于并行信號傳遞；轉接板為為3U VPX結構。
[0024]本方法通過下述步驟實現(xiàn)，其實現(xiàn)分為多總線架構設計、基于VPX結構的多總線接口混合設計兩個部分，以6個PCIE總線接口和4個PCI總線接口的平臺為例給出說明。
[0025]1.多總線架構設計
[0026]實現(xiàn)多總線的擴展，需通過不同的橋接芯片進行設計。嵌入式環(huán)境中PPC處理器自帶高速PCIE串行接口，通過PCIE橋片進行PCIE接口擴展，如圖1所示，處理器和PCIE橋片之間通過4線PCIE進行互聯(lián)，通過PCIE橋片下行端口擴展7路4線PCIE接口，其中6路用于采用PCIE接口的設備，1路用于PCIE到PCI的橋接；另外為實現(xiàn)PCI總線的擴展，通過橋片擴展4路PCI接口，從而滿足一對多的設備擴展使用要求；另外，如果需要使用其他的總線接口(如RapidIO)，基于該總線架構，同樣利用PPC處理器的RapidIO接口可進行擴展，從而達到多總線架構的設計需求。
[0027]2.基于VPX架構的多總線接口混合設計
[0028]VPX架構為標準工業(yè)結構，在嵌入式環(huán)境使用條件下，增加加固和散熱等結構方面的設計考慮，可滿足惡劣環(huán)境下的使用要求。多總線接口包含了高速串行總線和傳統(tǒng)的并行總線，在VPX架構定義中，設計可同時支持高速串行信號和并行信號的連接器，支持了總線接口的混合設計。如圖2所示，在J1上主要設計電源及高速信號，在J2和J3上主要設計并行信號。由于信號所占區(qū)域并不沖突，因此在同一個轉接模塊上即可實現(xiàn)多種總線的轉接，到達統(tǒng)一設計的目的。
[0029]在嵌入式設計中，基于PCIE接口和PCI接口的標準設備數(shù)量多，需要測試和試驗的需求大，多總線接口混合設計滿足了這些設備的使用要求。在標準PMC或XMC結構的使用中，可使用本設計中的混合接口設計。如圖2所示，將PCIE接口(XP1)和PCI接口(XP2, XP3, XP4)均設計在同一個轉接板上，對于不同的產(chǎn)品，根據(jù)自身的產(chǎn)品結構，可共用同樣的轉接板設計，極大地降低了設計難度，減少設計成本。
[0030]如圖3所示，基于VPX架構，將轉接板設計為3U VPX結構，在母板上實現(xiàn)PCIE接口擴展和PCI接口擴展，一個機箱內可支持最多8個設備共同測試和試驗。由于PCI接口的數(shù)量限制，單獨進行PCI接口使用時，最多可支持4個設備。
【權利要求】
1.一種基于VPX的多總線試驗平臺系統(tǒng)，其特征在于:包括母板、與母板連接的處理器和轉接板組；所述母板包括一個與處理連接的PCIE接口 ；還包括至少一個與轉接板組連接的PCIE接口和至少一個與轉接板組連接的PCI接口；所述轉接板組包括至少一個轉接板。
2.根據(jù)權利要求1所述的基于VPX的多總線試驗平臺系統(tǒng)，其特征在于:所述轉接板包括板間連接器組和底板連接器組；所述板間連接器組包括第一板間連接器、第二板間連接器、第三板間連接器、第四板間連接器；所述底板連接器組包括第一底板連接器、第二底板連接器、第三底板連接器；所述第一板間連接器與第一底板連接器相互連接并用于高速串行信號傳遞；所述第二板間連接器與第三底板連接器相互連接并用于并行信號傳遞；所述第三板間連接器與第四板間連接器與第二底板連接器連接并用于并行信號傳遞。
3.根據(jù)權利要求2所述的基于VPX的多總線試驗平臺系統(tǒng)，其特征在于:所述轉接板為為3U VPX結構。
【文檔編號】G06F13/40GK103678236SQ201310693119
【公開日】2014年3月26日 申請日期:2013年12月16日 優(yōu)先權日:2013年12月16日
【發(fā)明者】李鍵, 黃韜, 鄧發(fā)俊, 張利洲, 馮曉東, 雷宇宏 申請人:中國航空工業(yè)集團公司第六三一研究所