一種高速的數(shù)據(jù)收發(fā)器的制造方法
【專利摘要】一種高速的數(shù)據(jù)收發(fā)器，其中的驅(qū)動級包括偏置穩(wěn)壓器，為每個收發(fā)器的驅(qū)動器級，調(diào)節(jié)基極驅(qū)動器，在不同的電源電壓和溫度條件下，來實現(xiàn)快速和穩(wěn)定的傳播延遲。為了快速開啟而不加直流電流，連接到電壓偏置輸入線上的一個輸入電容，提供即時的基極驅(qū)動給輸出驅(qū)動器。兩對米勒電容收發(fā)器，連接在收發(fā)器的驅(qū)動級數(shù)據(jù)輸入端和輸出驅(qū)動器的集電極之間，控制驅(qū)動器的輸出轉(zhuǎn)換率。一個放電的電容式網(wǎng)絡(luò)，連接到輸出驅(qū)動器的基極，當驅(qū)動器被禁用時，提供一個即時的放電路徑。在接收端，ECC-TTL轉(zhuǎn)換級降低節(jié)點電容，實現(xiàn)快速關(guān)閉。當接收器處于高阻抗狀態(tài)時，一個TTL輸出緩沖區(qū)，使用背板收發(fā)器邏輯接地，此時地面消耗零功率。
【專利說明】一種高速的數(shù)據(jù)收發(fā)器
【技術(shù)領(lǐng)域】:
[0001]本發(fā)明涉及線路接口設(shè)備，尤其涉及一個高速的數(shù)據(jù)收發(fā)器。
【背景技術(shù)】:
[0002]一種數(shù)據(jù)收發(fā)器(發(fā)射器/接收器)是一個讀/寫終端，能夠從傳輸介質(zhì)上發(fā)送信息和接收信息。收發(fā)器通常包括線路驅(qū)動級和一個接收器級。該線路驅(qū)動器從計算機系統(tǒng)中放大數(shù)字信號輸出，使得信號可以準確地在傳輸介質(zhì)上傳輸。傳統(tǒng)的線路驅(qū)動器通常包括電平轉(zhuǎn)換能力，提供與不同的集成電路技術(shù)(例如TTL)的兼容性，可能被用在計算機內(nèi)部邏輯中。接收器通常是一個差分放大器，接收傳輸介質(zhì)上的信號，并提供一個輸出，代表從介質(zhì)中接收到的數(shù)字信息。
[0003]收發(fā)器電路可以被設(shè)計為通用的應(yīng)用程序，也可以被設(shè)計成一個更具體的符合工業(yè)標準的數(shù)據(jù)通訊配置。
[0004]圖1所示為可利用的總線電平的層次結(jié)構(gòu)。
[0005]圖2所示為背板總線和處理器內(nèi)部的數(shù)據(jù)總線之間的數(shù)據(jù)收發(fā)器的定位，以促進處理器和系統(tǒng)其余部分之間的通信。
[0006]雖然已經(jīng)提供了數(shù)據(jù)收發(fā)器的集成電路的版本，但是這些收發(fā)器的驅(qū)動級和接收器都已經(jīng)表現(xiàn)出了不足之處。至于驅(qū)動級，過去的收發(fā)器表現(xiàn)出不對稱的偏斜，也就是說，高到低電平的轉(zhuǎn)換太快，低到高電平的轉(zhuǎn)換太慢。此外，傳統(tǒng)的驅(qū)動級表現(xiàn)出較差的溫度和電源性能，消耗過多的功率。在接收端，傳統(tǒng)的收發(fā)器表現(xiàn)出了巨大的地面彈跳，伴隨穩(wěn)定性和偏移的問題。
[0007]因此，有一個可用的數(shù)據(jù)收發(fā)器，并提供轉(zhuǎn)換率控制，具有更好的溫度和電源交流性能，消耗更少的功率，這是非常需要的。

【發(fā)明內(nèi)容】
:
[0008]本發(fā)明提供了背板收發(fā)器，邏輯數(shù)據(jù)收發(fā)器。
[0009]本發(fā)明的技術(shù)解決方案:
[0010]本發(fā)明中的高速多通道數(shù)據(jù)收發(fā)器，其中驅(qū)動級包括偏置電壓穩(wěn)壓器，為每個收發(fā)器的驅(qū)動級調(diào)節(jié)基極驅(qū)動，在不同的電源電壓和溫度條件下，來實現(xiàn)快速和穩(wěn)定的傳播延遲。連接到電壓偏置輸入線路的輸入電容，提供即時的基極驅(qū)動給輸出驅(qū)動器，在不加直流電流的情況下，快速開啟輸出驅(qū)動器。兩對米勒電容收發(fā)器，連接在收發(fā)器驅(qū)動級的數(shù)據(jù)輸入端和輸出驅(qū)動器的集電極之間，控制驅(qū)動器的輸出轉(zhuǎn)換率。一個放電電容式網(wǎng)絡(luò)，連接到輸出驅(qū)動器的基極，當驅(qū)動器被禁用時，提供一個即時的放電路徑。
[0011]在接收端，ECC-TTL轉(zhuǎn)換級降低節(jié)點電容，并提供快速關(guān)斷裝置。當接收器處于高阻抗狀態(tài)時，TTL輸出緩沖區(qū)消耗的功率為零。
[0012]通過參考下面的詳細描述和附圖，其中闡述了一個利用本發(fā)明的特征的說明性實施例。這被能更好地理解本發(fā)明中的數(shù)據(jù)收發(fā)器的特征和優(yōu)點。[0013]對比專利文獻:CN202178760U —種基于PCIE的高速數(shù)據(jù)收發(fā)一體裝置201120269780.1
【專利附圖】

【附圖說明】:
[0014]圖1所示為系統(tǒng)中總線電平的層次結(jié)構(gòu)的圖形說明。
[0015]圖2所示為一個背板總線和系統(tǒng)中的處理器的數(shù)據(jù)總線之間，數(shù)據(jù)收發(fā)器的放置的方框圖。
[0016]圖3所示為一個根據(jù)本發(fā)明原則的高速的數(shù)據(jù)收發(fā)器的方框圖。
[0017]圖4A和圖4B所示為兩個在圖3中所示的數(shù)據(jù)收發(fā)器中，可使用的驅(qū)動級電路示意圖。
[0018]圖5為一個在圖3中所示的數(shù)據(jù)收發(fā)器中，可使用的電壓偏置電路示意圖。
[0019]圖6A-6C所示為三個在圖3中所示的數(shù)據(jù)收發(fā)器中，可使用的接收器電路示意圖。
[0020]圖7A-7B所示為兩個在圖3中所示的數(shù)據(jù)收發(fā)器中，可使用的CD和T/A電路示意圖。
[0021]圖8為一個在圖3中所示的數(shù)據(jù)收發(fā)器中，可使用的設(shè)置電路示意圖。
[0022]圖9為一個在圖3中所示的數(shù)據(jù)收發(fā)器中，可使用的帶隙電路示意圖。
【具體實施方式】:
[0023]圖3所示為一個根據(jù)本發(fā)明原則的高速的數(shù)據(jù)收發(fā)器10的方框圖。收發(fā)器10包括九個通道1-9，每個通道具有一對驅(qū)動器12和接收器14。一個芯片禁用的(T/R &⑶)發(fā)送/接收控件塊16，可啟用和禁用驅(qū)動器12和接收器14，這在下面會有更詳細的描述。設(shè)置塊18確保在充電和斷電期間，驅(qū)動器12和接收器14的輸出無干擾。帶隙參考電壓塊20 (Vref)提供參考電壓輸入到所有的接收器14。根據(jù)本發(fā)明原則的一個方面，正如在下面更詳細描述的是，偏置電壓塊22 (ViM)為每個驅(qū)動器12調(diào)節(jié)基極驅(qū)動，在不同的電源和溫度操作條件下，實現(xiàn)快速和穩(wěn)定的傳播延遲。
[0024]圖4Α和4Β所示為根據(jù)本發(fā)明原則的一個驅(qū)動電路12的實施例。驅(qū)動器12基本上是一個變頻器，可以在其輸出端Bn匯集80毫安，V01小于1.1伏IEEE ΡΙ194.1 (BTL標準)。如下所述，驅(qū)動器12展示了低偏斜時間(典型為2納秒)，控制上升/下降時間(2-5納秒)，快速傳播延遲(4-5納秒)。
[0025]如圖4所示，當連接到驅(qū)動器12的數(shù)據(jù)輸入端是低電平時，晶體管Qq4和晶體管Qq4a是關(guān)閉的。因此，由于缺乏基極驅(qū)動，輸出晶體管Qq8保持關(guān)閉狀態(tài)。當數(shù)據(jù)輸入端An變?yōu)楦唠娖綍r，晶體管Qq4和晶體管Qq4a提供基極驅(qū)動電流到輸出晶體管Qq8,使輸出晶體管的集電極Qq8從它的負載至少匯集80mA電流。
[0026]電容器Q155提供即時基極驅(qū)動，來快速打開輸出晶體管Qq8，無需增加更多的直流電流(直流電源)。此外，兩對米勒電容晶體管Q167/Q168和Q163/Q164用來控制驅(qū)動器的輸出轉(zhuǎn)換率。
[0027]連接到驅(qū)動器12的Vila信號始終保持在地面以上4Vbe。參照圖5，不管電源電壓Vcc的電平，當溫度變高時，Vila減小，反之亦然。更具體地說，圖5所示為一個電壓偏置電路22，包括一個串行的字符串，該字符串包括二極管連接的晶體管Qqstl-Q一，和一個的2K電阻器它們連接在電源電壓\c和地面之間。并聯(lián)連接在\c和地面之間的是一個電阻網(wǎng)絡(luò)(R121，R121A，Rrdm)，它們具有電阻器Rrs的1/8的電阻。因此，電壓偏置電路22的輸出電壓V.等于電源電壓Ncc減去并行網(wǎng)絡(luò)的分壓X/8X和NPN輸出晶體管Qq2的電壓降VBE。相當于下式:
[0028]
【權(quán)利要求】
1.一種高速的數(shù)據(jù)收發(fā)器，其特征是:偏置穩(wěn)壓器電路，可用來提供偏置電壓信號給一個高速的數(shù)據(jù)收發(fā)器的驅(qū)動級，偏置穩(wěn)壓器電路包括:(a) —種串行字符串，該字符串包括多個二極管連接的晶體管，和串聯(lián)連接在電源電壓和地面之間的電阻元件；(b)—種電阻網(wǎng)絡(luò)，與連接在電源電壓和地面之間的串行字符串并聯(lián)，電阻元件具有了電阻，是電阻網(wǎng)絡(luò)的電阻的整數(shù)倍；(c) 一個NPN輸出晶體管，其集電極連接到電源電壓，基極與電阻網(wǎng)絡(luò)和地面共同連接，其發(fā)射極被連接以提供偏置電壓信號，從而偏置電壓信號是獨立的電源電壓的值，并隨溫度的變化成反比。
2.根據(jù)權(quán)利要求1所述的一種高速的數(shù)據(jù)收發(fā)器，其特征是:偏置穩(wěn)壓器電路中的串行字符串有5Vbe的電壓降，串行字符串中的電阻元件的電阻是電阻網(wǎng)絡(luò)中的電阻的八倍，從而偏置電壓信號保持在地面以上4Vbe。
3.根據(jù)權(quán)利要求1所述的一種高速的數(shù)據(jù)收發(fā)器，其特征是:驅(qū)動級電路可以用在一個高速的數(shù)據(jù)收發(fā)器中，這個驅(qū)動器電路包括:(a) —個輸入節(jié)點，接收一個驅(qū)動級數(shù)據(jù)輸入信號；(b)—個輸出節(jié)點，提供一個驅(qū)動級的輸出信號；(c) 一種N溝道輸出晶體管，提供驅(qū)動級的輸出信號到驅(qū)動器的節(jié)點；(d)開關(guān)裝置，連接在輸入節(jié)點和N溝道輸出晶體管之間，這樣的話，當輸入信號是邏輯高電平時，開關(guān)裝置提供基極驅(qū)動器給N溝道輸出晶體管來開啟輸出晶體管，當輸入信號是邏輯低電平時，開關(guān)裝置就關(guān)閉輸出晶體管；(e)第一電容裝置，連接在輸入節(jié)點和開關(guān)裝置之間，當輸入信號從邏輯低電平轉(zhuǎn)變到邏輯高電平時，第一電容裝置就提供電流給N溝道輸出晶體管的基極。
4.根據(jù)權(quán)利要求3所述的一種高速的數(shù)據(jù)收發(fā)器，其特征是:驅(qū)動級電路還包括第二電容裝置，連接在開關(guān)裝置和輸出節(jié)點之間，用于控制驅(qū)動級的輸出信號的轉(zhuǎn)換率。
5.根據(jù)權(quán)利要求3所述的一種高速的數(shù)據(jù)收發(fā)器，其特征是:驅(qū)動級電路還包括:(a)放電電容裝置，連接到N溝道輸出晶體管的基極；(b)—個輸出開關(guān)，連接到一個放電電容裝置和地面之間，并響應(yīng)數(shù)據(jù)輸入信號的高電平到低電平的轉(zhuǎn)換，來使放電電容放電，輸出晶體管的基極到地面的放電路徑，通過放電電容裝置和輸出開關(guān)電容裝置，快速關(guān)斷輸出晶體管。
6.根據(jù)權(quán)利要求3所述的一種高速的數(shù)據(jù)收發(fā)器，其特征是:在一個高速的數(shù)據(jù)收發(fā)器中可用的接收器電路，包括:(a)—個輸入節(jié)點，用于接收一個接收器的輸入信號；(b)輸入級裝置，它連接到輸入節(jié)點上，用于將接收器的輸入信號轉(zhuǎn)換為對應(yīng)的ECL差分信號對，這個ECL差分信號對，包括第一和第二 ECL信號；(c)響應(yīng)于ECL差分信號對的ECL至TTL轉(zhuǎn)換器裝置，提供一個相應(yīng)的TTL邏輯電平信號，ECL至TTL轉(zhuǎn)換器裝置包括(i) 一個第一NPN轉(zhuǎn)換級的輸入晶體管，其集電極連接到一個電源電壓，其發(fā)射極連接到一個內(nèi)部節(jié)點，而其基極被連接以接收第一 ECL信號；(ii ) 一個第二 NPN轉(zhuǎn)換級的輸入晶體管，其集電極連接到電源電壓，其基極被連接以接收第二 ECL信號；(iii )電容裝置連接到第一轉(zhuǎn)換級的輸入晶體管的發(fā)射極；(iv)放電裝置連接到電容裝置和地面之間，也連接到第二轉(zhuǎn)換級輸入晶體管的發(fā)射極和地面之間，從而一個第一 ECL信號的由高電平到低電平的轉(zhuǎn)換，導(dǎo)致內(nèi)部節(jié)點轉(zhuǎn)到一個TTL邏輯低電平，第一 ECL信號的由低電平到高電平的轉(zhuǎn)換，導(dǎo)致內(nèi)部節(jié)點轉(zhuǎn)到一個TTL邏輯高電平。
7.根據(jù)權(quán)利要求6所述的一種高速的數(shù)據(jù)收發(fā)器，其特征是:接收器電路還包括一個TTL輸出緩沖器，它包括:(a)—種NPN相分晶體管，其基極連接到內(nèi)部節(jié)點，其發(fā)射極接地，其集電極耦合到輸出節(jié)點；(b) —個N溝道下拉晶體管，其漏極連接到相分晶體管的集電極，其源極接地，其柵極耦合到一個禁用的節(jié)點，這樣的話，一個施加到禁用的節(jié)點的高電平有效禁止信號，打開下拉晶體管，從而將輸出節(jié)點放置在一個高阻抗狀態(tài)；(c) 一個P溝道截止晶體管，其源極連接到電源電壓，其漏極耦合到相分晶體管的集電極，其柵極連接到禁用的節(jié)點，這樣使得施加到禁用的節(jié)點的高電平有效禁止信號關(guān)閉截止晶體管，從而使得當輸出節(jié)點是在高阻抗狀態(tài)時，輸出緩沖器消耗的功率為零。
8.根據(jù)權(quán)利要求7所述的一種高速的數(shù)據(jù)收發(fā)器，其特征是:接收器電路中的TTL輸出緩沖區(qū)，依賴于背板收發(fā)器，將邏輯接地作為接收器電路的接地。
【文檔編號】G06F13/40GK103647543SQ201310612084
【公開日】2014年3月19日 申請日期:2013年11月26日 優(yōu)先權(quán)日:2013年11月26日
【發(fā)明者】不公告發(fā)明人 申請人:蘇州貝克微電子有限公司