一種fpga配置文件遠程更新的方法及裝置制造方法
【專利摘要】本發(fā)明實施例公開了一種FPGA配置文件遠程更新的方法及裝置。本發(fā)明實施例方法包括：CPU控制多路模擬開關(guān)將CPU與存儲器建立連接，將存儲器與FPGA斷開；CPU更新存儲器中存儲的配置文件；在更新完成后，CPU控制多路模擬開關(guān)斷開CPU與存儲器之間的連接，將存儲器與FPGA建立連接；CPU觸發(fā)FPGA從存儲器中導(dǎo)入更新后的配置文件，控制FPGA配置更新后的配置文件。本發(fā)明實施例能夠在不增加成本的情況下實現(xiàn)FPGA配置文件的遠程更新，且能夠使FPGA上電即用。
【專利說明】—種FPGA配置文件遠程更新的方法及裝置
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明實施例涉及現(xiàn)場可編程門陣列(FieId — ProgrammabIe Gate Array,FPGA)，尤其涉及一種FPGA配置文件遠程更新的方法及裝置。
【背景技術(shù)】
[0002]半導(dǎo)體技術(shù)的發(fā)展使得FPGA應(yīng)用前景越來越廣泛。由于FPGA是掉電易失性器件，所以需要專門的存儲器來存儲FPGA的配置文件，該配置文件在上電時加載到FPGA中。對FPGA的配置文件進行更新主要是更新該存儲器中保存的配置信息?，F(xiàn)有技術(shù)對FPGA的配置文件更新的方法主要有以下兩種:
[0003]第一種:增加一塊復(fù)雜可編程邏輯器件(Complex Programmable Logic Device,CPLD)，專門用作FPGA配置文件的更新。存儲器中存放FPGA的配置文件，上電時中央處理器(Central Processing Unit, CPU)控制CPLD讀取存儲器中的配置文件，再寫入FPGA完成配置。需要更新FPGA的配置文件時，CPU將新的配置文件通過CPLD寫入存儲器并覆蓋原來的配置文件，重啟FPGA的配置流程或系統(tǒng)斷電重啟后，CPLD從存儲器中讀取就是更新后的配置文件，將更新后的配置文件寫入FPGA，即完成FPGA配置文件的更新。這種方式需要增加額外的邏輯器件，成本較高。
[0004]第二種:使用CPU加載，將FPGA的配置文件與軟件程序放在存儲器里，系統(tǒng)啟動后，CPU先執(zhí)行帶有加載功能的應(yīng)用程序，然后將配置文件加載到FPGA中。這種方式要在應(yīng)用程序加載完成后才能為FPGA加載配置文件，而應(yīng)用程序的加載耗時較長，導(dǎo)致FPGA不能上電即用。
[0005]因此，有必要提供一種新的方法解決上述問題。

【發(fā)明內(nèi)容】

[0006]本發(fā)明實施例提供了一種FPGA配置文件遠程更新的方法及裝置，能夠在不增加成本的情況下實現(xiàn)FPGA的配置文件更新，且能夠使FPGA上電即用。
[0007]本發(fā)明實施例提供的FPGA配置文件遠程更新的方法包括:中央處理器CPU控制多路模擬開關(guān)將所述CPU與存儲器建立連接，將所述存儲器與所述FPGA斷開；
[0008]所述CPU更新所述存儲器中存儲的配置文件；
[0009]在更新完成后，所述CPU控制所述多路模擬開關(guān)斷開所述CPU與所述存儲器之間的連接，將所述存儲器與所述FPGA建立連接；
[0010]所述CPU觸發(fā)所述FPGA從所述存儲器中導(dǎo)入更新后的配置文件，控制所述FPGA配置所述更新后的配置文件。
[0011]本發(fā)明實施例提供的FPGA配置文件遠程更新的裝置包括:
[0012]存儲器，用于存儲所述FPGA的配置文件；
[0013]中央處理器CPU，用于在對所述FPGA的配置文件更新時，控制多路模擬開關(guān)將所述CPU與所述存儲器建立連接，將所述存儲器與所述FPGA斷開，更新所述存儲器中存儲的配置文件，在更新完成后，控制所述多路模擬開關(guān)斷開所述CPU與所述存儲器之間的連接，將所述存儲器與所述FPGA建立連接，觸發(fā)所述FPGA從所述存儲器中導(dǎo)入更新后的配置文件，控制所述FPGA配置所述更新后的配置文件；
[0014]多路模擬開關(guān)，用于根據(jù)所述CPU的控制斷開或建立所述CPU與所述存儲器的連接，以及斷開或建立所述存儲器與所述FPGA的連接；
[0015]FPGA，用于根據(jù)所述CPU的控制導(dǎo)入并配置所述更新后的配置文件。
[0016]從以上技術(shù)方案可以看出，本發(fā)明實施例具有以下優(yōu)點:
[0017]本發(fā)明實施例中，在需要對FPGA的配置文件更新時，CPU控制多路模擬開關(guān)將CPU與存儲器建立連接，將存儲器與FPGA斷開，更新存儲器中存儲的配置文件，在更新完成后，控制多路模擬開關(guān)斷開CPU與存儲器之間的連接，將存儲器與FPGA建立連接，觸發(fā)FPGA從存儲器中導(dǎo)入更新后的配置文件，最后控制FPGA配置更新后的配置文件。本實施例提供的方法，不需要增加額外的邏輯器件，就能實現(xiàn)FPGA配置文件的更新，節(jié)省了成本；另外，上電后，F(xiàn)PGA勿需等待CPU加載應(yīng)用程序，即可從存儲器獲取配置文件完成加載，實現(xiàn)了上電即用的目的。
【專利附圖】

【附圖說明】
[0018]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0019]圖1為本發(fā)明實施例中FPGA配置文件遠程更新的方法一個實施例示意圖；
[0020]圖2為本發(fā)明實施例中FPGA配置文件遠程更新的方法另一實施例示意圖；
[0021]圖3為本發(fā)明實施例中FPGA配置文件遠程更新的裝置一個實施例示意圖；
[0022]圖4為本發(fā)明實施例中FPGA配置文件遠程更新的裝置另一實施例示意圖；
[0023]圖5為圖4中FPGA配置文件遠程更新的裝置內(nèi)部電路結(jié)構(gòu)示意圖。
【具體實施方式】
[0024]下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0025]本發(fā)明實施例提供了一種FPGA配置文件遠程更新的方法及裝置，能夠在不增加成本的情況下實現(xiàn)FPGA的配置文件更新，且能夠使FPGA上電即用。
[0026]請參閱圖1，本發(fā)明實施例中FPGA配置文件遠程更新的一個實施例包括:
[0027]101、CPU控制多路模擬開關(guān)將CPU與存儲器建立連接，將存儲器與FPGA斷開；
[0028]在需要對現(xiàn)場可編程門陣列FPGA的配置文件更新時，CPU控制多路模擬開關(guān)，例如使用二選一多路模擬開關(guān)，將CPU與存儲器建立連接，同時將存儲器與FPGA斷開。
[0029]本實施例中的存儲器可以是高速同步串行口閃存(SP1-f Iash)，非易失性閃存(Nor-flash)等,此處不做具體限定。[0030]102、CPU更新存儲器中存儲的配置文件；
[0031]在CPU與存儲器建立連接后，CPU將存儲器中原本存儲的FPGA配置文件擦除，并將新的FPGA配置文件寫入存儲器，從而對存儲器中的配置文件進行更新。
[0032]103,CPU控制多路模擬開關(guān)斷開CPU與存儲器之間的連接，將存儲器與FPGA建立連接；
[0033]在CPU對存儲器中的配置文件更新完成后，CPU控制多路模擬開關(guān)斷開CPU與存儲器之間的連接，同時將存儲器與FPGA建立連接。
[0034]104、CPU觸發(fā)FPGA從存儲器中導(dǎo)入更新后的配置文件，控制FPGA配置更新后的配置文件。
[0035]本實施例中，在需要對FPGA的配置文件更新時，CPU控制多路模擬開關(guān)將CPU與存儲器建立連接，將存儲器與FPGA斷開，更新存儲器中存儲的配置文件，在更新完成后，控制多路模擬開關(guān)斷開CPU與存儲器之間的連接，將存儲器與FPGA建立連接，觸發(fā)FPGA從存儲器中導(dǎo)入更新后的配置文件，最后控制FPGA配置更新后的配置文件。本實施例提供的方法，不需要增加額外的邏輯器件，就能實現(xiàn)FPGA配置文件的更新，節(jié)省了成本；另外，上電后，F(xiàn)PGA勿需等待CPU加載應(yīng)用程序，即可從存儲器獲取配置文件完成加載，實現(xiàn)了上電即用的目的。
[0036]為便于理解，下面以一具體實施例對本發(fā)明實施例中FPGA配置文件遠程更新的方法進行描述，請參閱圖2，本實施例方法包括:
[0037]201、CPU控制多路模擬開關(guān)將CPU與存儲器建立連接，將存儲器與FPGA斷開；
[0038]在需要對現(xiàn)場可編程門陣列FPGA的配置文件更新時，CPU控制多路模擬開關(guān)，例如使用二選一多路模擬開關(guān)，將CPU與存儲器建立連接，同時將存儲器與FPGA斷開。
[0039]具體地，CPU可利用第一鎖存器來控制多路模擬開關(guān)來實現(xiàn)通路與斷路，例如:控制第一鎖存器在CPU與存儲器之間的數(shù)據(jù)通道上輸出高電平信號，則使得CPU與存儲器建立連接，同時控制第一鎖存器在存儲器與FPGA之間的數(shù)據(jù)通道上輸出低電平信號，則使得存儲器與FPGA斷開。
[0040]本實施例中的存儲器可以是高速同步串行口閃存(SP1-f Iash)，非易失性閃存(Nor-flash)等,此處不做具體限定。
[0041]202、CPU更新存儲器中存儲的配置文件；
[0042]在CPU與存儲器建立連接后，CPU將存儲器中原本存儲的FPGA配置文件擦除，并將新的FPGA配置文件寫入存儲器，從而對存儲器中的配置文件進行更新。
[0043]203、CPU對存儲器中更新后的配置文件進行校驗；
[0044]為了保證更新后的配置文件的準確與完整，CPU在對存儲器中的配置文件更新后，對更新的配置文件進行校驗。
[0045]204,CPU控制多路模擬開關(guān)斷開CPU與存儲器之間的連接，將存儲器與FPGA建立連接；
[0046]在確認存儲器中存儲的更新后的配置文件準確無誤后，CPU控制多路模擬開關(guān)斷開CPU與存儲器之間的連接，將存儲器與FPGA建立連接。
[0047]同理，CPU控制第一鎖存器在CPU與存儲器之間的數(shù)據(jù)通道上輸出低電平信號，則斷開CPU與存儲器之間的連接，同時控制第一鎖存器在存儲器與FPGA之間的數(shù)據(jù)通道上輸出高電平信號，則使得存儲器與FPGA建立連接。
[0048]205、CPU觸發(fā)FPGA從存儲器中導(dǎo)入更新后的配置文件，控制FPGA配置更新后的配置文件；
[0049]具體地，CPU可利用第二鎖存器輸出的nCONFIG信號拉低FPGA的nCONFIG管腳并持續(xù)預(yù)定時間(預(yù)定時間至少為500ns)，以觸發(fā)FPGA從所述存儲器中導(dǎo)入更新后的配置文件，然后控制FPGA配置更新后的配置文件。
[0050]206、CPU判斷FPGA是否配置成功，若成功，則執(zhí)行步驟208，若不成功，則執(zhí)行步驟207 ；
[0051 ] CPU會監(jiān)測FPGA的配置過程，并判斷FPGA是否配置成功。
[0052]207、CPU控制FPGA重新配置更新后的配置文件；
[0053]若FPGA配置失敗，則CPU控制FPGA重新配置更新后的配置文件。
[0054]208、更新結(jié)束。
[0055]若FPGA配置成功，則FPGA配置文件遠程更新的過程結(jié)束。
[0056]本實施例中，在需要對FPGA的配置文件更新時，CPU通過第一鎖存器控制多路模擬開關(guān)將CPU與存儲器建立連接，將存儲器與FPGA斷開，更新存儲器中存儲的配置文件，在更新完成后，控制多路模擬開關(guān)斷開CPU與存儲器之間的連接，將存儲器與FPGA建立連接，利用第二鎖存器觸發(fā)FPGA從存儲器中導(dǎo)入更新后的配置文件，最后控制FPGA配置更新后的配置文件。本實施例提供的方法，不需要增加額外的邏輯器件，就能實現(xiàn)FPGA配置文件的更新，節(jié)省了成本；另外，上電后，F(xiàn)PGA勿需等待CPU加載應(yīng)用程序，即可從存儲器獲取配置文件完成加載，實現(xiàn)了上電即用的目的。
[0057]下面對本發(fā)明實施例中的FPGA配置文件遠程更新的裝置進行描述，請參閱圖3，本發(fā)明實施例中的FPGA配置文件遠程更新的裝置一個實施例包括:
[0058]中央處理器CPU301，用于在需要對FPGA的配置文件更新時，控制多路模擬開關(guān)將CPU與存儲器建立連接，將存儲器與FPGA斷開，更新存儲器中存儲的配置文件，在更新完成后，控制多路模擬開關(guān)斷開CPU與存儲器之間的連接，將存儲器與FPGA建立連接，觸發(fā)FPGA從存儲器中導(dǎo)入更新后的配置文件，控制FPGA配置更新后的配置文件；
[0059]多路模擬開關(guān)302，用于根據(jù)CPU的控制斷開或建立CPU與存儲器的連接，以及斷開或建立存儲器與FPGA的連接；
[0060]存儲器303，用于存儲FPGA的配置文件；
[0061]FPGA304，用于根據(jù)CPU的控制導(dǎo)入并配置更新后的配置文件。
[0062]為便于理解，下面以一個實際應(yīng)用場景對本實施例中的FPGA配置文件遠程更新的裝置的各個組成部分之間的交互方式進行描述:
[0063]在需要對FPGA的配置文件更新時，CPU301控制多路模擬開關(guān)302將CPU301與存儲器303建立連接，同時將存儲器303與FPGA304斷開，然后CPU301將存儲器303中原本存儲的FPGA配置文件擦除，并將新的FPGA配置文件寫入存儲器303，從而對存儲器303中的配置文件進行更新。
[0064]在CPU301對存儲器303中的配置文件更新完成后，CPU301控制多路模擬開關(guān)302斷開CPU301與存儲器303之間的連接，同時將存儲器303與FPGA304建立連接，然后CPU301觸發(fā)FPGA304從存儲器303中導(dǎo)入更新后的配置文件，控制FPGA304配置更新后的配置文件。
[0065]本實施例中，在需要對FPGA的配置文件更新時，CPU控制多路模擬開關(guān)將CPU與存儲器建立連接，將存儲器與FPGA斷開，更新存儲器中存儲的配置文件，在更新完成后，控制多路模擬開關(guān)斷開CPU與存儲器之間的連接，將存儲器與FPGA建立連接，觸發(fā)FPGA從存儲器中導(dǎo)入更新后的配置文件，最后控制FPGA配置更新后的配置文件。本實施例提供的FPGA的配置文件更新裝置，不需要增加額外的邏輯器件，就能實現(xiàn)FPGA配置文件的更新，節(jié)省了成本；另外，上電后，F(xiàn)PGA勿需等待CPU加載應(yīng)用程序，即可從存儲器獲取配置文件完成加載，實現(xiàn)了上電即用的目的。
[0066]為便于理解，下面以一具體實施例對本發(fā)明實施例中FPGA配置文件的遠程更新裝置進行描述，請參閱圖4，本實施例的裝置包括:
[0067]CPU401，用于在對FPGA的配置文件更新時，利用第一鎖存器控制多路模擬開關(guān)將CPU與存儲器建立連接，將存儲器與FPGA斷開，更新存儲器中存儲的配置文件，在更新完成后，利用第一鎖存器控制多路模擬開關(guān)斷開CPU與存儲器之間的連接，將存儲器與FPGA建立連接，利用第二鎖存器觸發(fā)FPGA從存儲器中導(dǎo)入更新后的配置文件，控制FPGA配置更新后的配置文件；
[0068]第一鎖存器402，用于輸出不同的信號控制多路模擬開關(guān)斷開或建立CPU與存儲器的連接，以及斷開或建立存儲器與FPGA的連接；
[0069]多路模擬開關(guān)403，用于根據(jù)第一鎖存器輸出的信號控制多路模擬開關(guān)斷開或建立CPU與存儲器的連接，以及斷開或建立存儲器與FPGA的連接；
[0070]存儲器404，用于存儲FPGA的配置文件；
[0071]第二鎖存器405，用于根據(jù)CPU的控制向FPGA發(fā)送觸發(fā)信號；
[0072]FPGA406，用于根據(jù)第二鎖存器發(fā)送的觸發(fā)信號導(dǎo)入并配置所述更新后的配置文件。
[0073]為便于理解，下面以一個實際應(yīng)用場景對本實施例中的FPGA配置文件遠程更新的裝置的各個組成部分之間的交互方式進行描述:
[0074]在需要對現(xiàn)場可編程門陣列FPGA406的配置文件更新時，CPU401控制多路模擬開關(guān)403將CPU401與存儲器404建立連接，同時將存儲器404與FPGA406斷開。
[0075]具體地，CPU401可利用第一鎖存器402來控制多路模擬開關(guān)403來實現(xiàn)通路與斷路，例如:控制第一鎖存器402在CPU401與存儲器404之間的數(shù)據(jù)通道上輸出高電平信號，則使得CPU401與存儲器404建立連接，同時控制第一鎖存器402在存儲器404與FPGA406之間的數(shù)據(jù)通道上輸出低電平信號，則使得存儲器404與FPGA406斷開。
[0076]本實施例中的存儲器404可以是高速同步串行口閃存(SP1-flash)，非易失性閃存(Nor-flash)等,此處不做具體限定。
[0077]在CPU401與存儲器404建立連接后，CPU401將存儲器404中原本存儲的FPGA配置文件擦除，并將新的FPGA配置文件寫入存儲器404，從而對存儲器404中的配置文件進行更新。
[0078]為了保證更新后的配置文件的準確與完整，CPU401在對存儲器404中的配置文件更新后，對更新的配置文件進行校驗。
[0079]在確認存儲器404中存儲的更新后的配置文件準確無誤后，CPU401控制多路模擬開關(guān)403斷開CPU401與存儲器404之間的連接，將存儲器404與FPGA406建立連接。
[0080]同理，CPU401控制第一鎖存器402在CPU401與存儲器404之間的數(shù)據(jù)通道上輸出低電平信號，則斷開CPU401與存儲器404之間的連接，同時控制第一鎖存器402在存儲器404與FPGA406之間的數(shù)據(jù)通道上輸出高電平信號，則使得存儲器404與FPGA406建立連接。
[0081]然后CPU401觸發(fā)FPGA406從存儲器404中導(dǎo)入更新后的配置文件，控制FPGA406配置更新后的配置文件。
[0082]具體地，CPU401可利用第二鎖存器405輸出的nCONFIG信號拉低FPGA406的nCONFIG管腳并持續(xù)預(yù)定時間(預(yù)定時間至少為500ns)，以觸發(fā)FPGA406從所述存儲器404中導(dǎo)入更新后的配置文件，然后控制FPGA406配置更新后的配置文件。
[0083]在FPGA406配置更新后的配置文件的過程中，CPU401會監(jiān)測FPGA406的配置過程，并判斷FPGA406是否配置成功，若成功，則配置文件更新過程結(jié)束，若失敗，則CPU401控制FPGA406重新配置更新后的配置文件。
[0084]當FPGA配置文件更新完成后，若系統(tǒng)上電或重啟，則FPGA可直接從存儲器讀取配置文件。
[0085]圖4中FPGA配置文件的遠程更新裝置內(nèi)部的電路結(jié)構(gòu)可如圖5所示。在需要對FPGA配置文件進行更新的時候，CPU通過Dl和CPl控制第一鎖存器在CPU與存儲器之間的數(shù)據(jù)通道上輸出高電平信號，即SELECT=I，使得CPU與存儲器之間建立連接，同時通過DI和CPl控制第一鎖存器在存儲器與FPGA之間的數(shù)據(jù)通道上輸出低電平信號，即SELECT=O,得存儲器與FPGA斷開，然后CPU更新存儲器中的配置文件。
[0086]在對存儲器中的配置文件更新完成且校驗結(jié)果準確無誤后，CPU通過Dl和CPl控制第一鎖存器在存儲器與FPGA之間的數(shù)據(jù)通道上輸出高電平信號，即SELECT=I,得存儲器與FPGA建立連接，同時通過Dl和CPl控制第一鎖存器在CPU與存儲器之間的數(shù)據(jù)通道上輸出低電平信號，即SELECT=O，使得CPU與存儲器之間斷開連接，然后CPU通過D2和CP2控制第二鎖存器輸出nCONFIG信號，利用第二鎖存器輸出的nCONFIG信號拉低FPGA的nCONFIG管腳并持續(xù)預(yù)定時間(預(yù)定時間至少為500ns)，以觸發(fā)FPGA從存儲器中導(dǎo)入更新后的配置文件，CPU控制FPGA配置更新后的配置文件，直至FPGA的nCONFIG管腳恢復(fù)到高電平時，F(xiàn)PGA配置完成。
[0087]另外需說明的是，以上所描述的裝置實施例僅僅是示意性的，其中所述作為分離部件說明的單元可以是或者也可以不是物理上分開的，作為模塊顯示的部件可以是或者也可以不是物理單元，即可以位于一個地方，或者也可以分布到多個網(wǎng)絡(luò)單元上?？梢愿鶕?jù)實際的需要選擇其中的部分或者全部單元來實現(xiàn)本實施例方案的目的。另外，本發(fā)明提供的裝置實施例附圖中，模塊之間的連接關(guān)系表示它們之間具有通信連接，具體可以實現(xiàn)為一條或多條通信總線或信號線。本領(lǐng)域普通技術(shù)人員在不付出創(chuàng)造性勞動的情況下，即可以理解并實施。
[0088]通過以上的實施方式的描述，所屬領(lǐng)域的技術(shù)人員可以清楚地了解到本發(fā)明可借助軟件加必需的通用硬件的方式來實現(xiàn)，當然也可以通過專用硬件包括專用集成電路、專用CPU、專用存儲器、專用元器件等來實現(xiàn)。一般情況下，凡由計算機程序完成的功能都可以很容易地用相應(yīng)的硬件來實現(xiàn)，而且，用來實現(xiàn)同一功能的具體硬件結(jié)構(gòu)也可以是多種多樣的，例如模擬電路、數(shù)字電路或?qū)Ｓ秒娐返?。但是，對本發(fā)明而言更多情況下軟件程序?qū)崿F(xiàn)是更佳的實施方式。基于這樣的理解，本發(fā)明的技術(shù)方案本質(zhì)上或者說對現(xiàn)有技術(shù)做出貢獻的部分可以以軟件產(chǎn)品的形式體現(xiàn)出來，該計算機軟件產(chǎn)品存儲在可讀取的存儲介質(zhì)中，如計算機的軟盤，U盤、移動硬盤、只讀存儲器(ROM，Read-Only Memory)、隨機存取存儲器(RAM, Random Access Memory)、磁碟或者光盤等,包括若干指令用以使得一臺計算機設(shè)備(可以是個人計算機，服務(wù)器，或者網(wǎng)絡(luò)設(shè)備等)執(zhí)行本發(fā)明各個實施例所述的方法。
[0089]以上對本發(fā)明實施例所提供的一種FPGA配置文件遠程更新的方法及裝置進行了詳細介紹，對于本領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā)明實施例的思想，在【具體實施方式】及應(yīng)用范圍上均會有改變之處，因此，本說明書內(nèi)容不應(yīng)理解為對本發(fā)明的限制。
【權(quán)利要求】
1.一種現(xiàn)場可編程門陣列FPGA配置文件遠程更新的方法，其特征在于，包括: 中央處理器CPU控制多路模擬開關(guān)將所述CPU與存儲器建立連接，將所述存儲器與所述FPGA斷開； 所述CPU更新所述存儲器中存儲的配置文件； 在更新完成后，所述CPU控制所述多路模擬開關(guān)斷開所述CPU與所述存儲器之間的連接，將所述存儲器與所述FPGA建立連接； 所述CPU觸發(fā)所述FPGA從所述存儲器中導(dǎo)入更新后的配置文件，控制所述FPGA配置所述更新后的配置文件。
2.如權(quán)利要求1所述的方法，其特征在于，所述CPU控制多路模擬開關(guān)將所述CPU與存儲器建立連接，將所述存儲器與所述FPGA斷開的方法具體為: 所述CPU利用第一鎖存器控制多路模擬開關(guān)將所述CPU與所述存儲器建立連接，將所述存儲器與所述FPGA斷開； 所述CPU觸發(fā)所述FPGA從所述存儲器中導(dǎo)入更新后的配置文件的方法具體為: 所述CPU利用第二鎖存器觸發(fā)所述FPGA從所述存儲器中導(dǎo)入更新后的配置文件。
3.如權(quán)利要求2所述的方法，其特征在于，所述CPU利用第一鎖存器控制多路模擬開關(guān)將所述CPU與存儲器建立連接，將所述存儲器與所述FPGA斷開的方法具體為: 所述CPU控制所述第一鎖存器在所述CPU與所述存儲器之間的數(shù)據(jù)通道上輸出高電平信號，使所述CPU 與所述存儲器建立連接，同時控制所述第一鎖存器在所述存儲器與所述FPGA之間的數(shù)據(jù)通道上輸出低電平信號，使所述存儲器與所述FPGA斷開。
4.如權(quán)利要求2所述的方法，其特征在于，所述CPU利用第二鎖存器觸發(fā)所述FPGA從所述存儲器中導(dǎo)入更新后的配置文件的方法具體為: 所述CPU利用所述第二鎖存器輸出的nCONFIG信號拉低FPGA的nCONFIG管腳并持續(xù)預(yù)定時間，以觸發(fā)所述FPGA從所述存儲器中導(dǎo)入更新后的配置文件。
5.如權(quán)利要求1所述的方法，其特征在于，所述CPU更新所述存儲器中存儲的配置文件之后，還包括: 對更新后的配置文件進行校驗。
6.如權(quán)利要求1至4任一項所述的方法，其特征在于，所述CPU控制所述FPGA配置所述更新后的配置文件之后，還包括: 判斷所述FPGA是否配置成功； 若不成功，則控制所述FPGA重新配置所述更新后的配置文件。
7.一種現(xiàn)場可編程門陣列FPGA配置文件遠程更新的裝置，其特征在于，所述裝置包括: 存儲器，用于存儲所述FPGA的配置文件； 中央處理器CPU，用于在對所述FPGA的配置文件更新時，控制多路模擬開關(guān)將所述CPU與所述存儲器建立連接，將所述存儲器與所述FPGA斷開，更新所述存儲器中存儲的配置文件，在更新完成后，控制所述多路模擬開關(guān)斷開所述CPU與所述存儲器之間的連接，將所述存儲器與所述FPGA建立連接，觸發(fā)所述FPGA從所述存儲器中導(dǎo)入更新后的配置文件，控制所述FPGA配置所述更新后的配置文件； 多路模擬開關(guān)，用于根據(jù)所述CPU的控制斷開或建立所述CPU與所述存儲器的連接，以及斷開或建立所述存儲器與所述FPGA的連接； FPGA，用于根據(jù)所述CPU的控制導(dǎo)入并配置所述更新后的配置文件。
8.如權(quán)利要求7所述的裝置，其特征在于，所述裝置還包括第一鎖存器及第二鎖存器； 所述CPU利用所述第一鎖存器控制多路模擬開關(guān)將所述CPU與所述存儲器建立連接，將所述存儲器與所述FPGA斷開； 所述CPU利用所述第二鎖存器觸發(fā)所述FPGA從所述存儲器中導(dǎo)入更新后的配置文件。
9.如權(quán)利要求8所述的裝置，其特征在于，所述CPU利用所述第一鎖存器控制多路模擬開關(guān)將所述CPU與所述存儲器建立連接，將所述存儲器與所述FPGA斷開的方法具體為: 所述CPU控制所述第一鎖存器在所述CPU與所述存儲器之間的數(shù)據(jù)通道上輸出高電平信號，使所述CPU與所述存儲器建立連接，同時控制所述第一鎖存器在所述存儲器與所述FPGA之間的數(shù)據(jù)通道上輸出低電平信號，使所述存儲器與所述FPGA斷開。
10.如權(quán)利要求8所述的裝置，其特征在于，所述CPU利用所述第二鎖存器觸發(fā)所述FPGA從所述存儲器中導(dǎo)入更新后的配置文件的方法具體為: 所述CPU利用所述第二鎖存器輸出的nCONFIG信號拉低FPGA的nCONFIG管腳并持續(xù)預(yù)定時間，以觸發(fā)所述FPGA`從所述存儲器中導(dǎo)入更新后的配置文件。
【文檔編號】G06F9/445GK103530164SQ201310530155
【公開日】2014年1月22日 申請日期:2013年10月30日 優(yōu)先權(quán)日:2013年10月30日
【發(fā)明者】黃建華 申請人:廣東威創(chuàng)視訊科技股份有限公司