控制運算處理電路中的電源的制作方法
【專利摘要】一種運算處理電路包括多個運算處理單元、多個選擇器電路以及電源控制電路，所述多個選擇器電路均配置為選擇比運算處理單元更少的多個電源中的一個并且將選擇的電源連接到運算處理單元中的相應一個，所述電源控制電路配置為可變地控制所述多個電源中的至少一個的輸出電壓。
【專利說明】控制運算處理電路中的電源【技術領域】
[0001]在本文中的公開涉及運算處理電路和控制該運算處理電路中的電源的方法。
【背景技術】
[0002]動態(tài)電壓頻率調節(jié)是用于降低中央處理器(Central Processing Unit, CPU)的電力消耗的技術。在這個技術中，時鐘頻率和提供給CPU的電源電壓在CPU的使用率較低時被降低，以減少電力消耗。這種技術對于多個CPU核集成在其中的多核處理器也是有效的。簡單的配置可以同時改變供給到所有核的電源電壓。為了實現(xiàn)用于降低電力消耗的更加細致的控制，可以為各個CPU核分別地提供電源線。設置在這些電源線中的直流-直流變換器被用于設定電壓，從而分別向CPU核提供不同的電壓(例如，參見專利文獻I)。在這個配置中，然而，電源線和直流-直流變換器兩者被提供為與CPU核的數(shù)量一樣多，這難以滿足裝置尺寸減小的要求。
[0003]不限于CPU應用，用于控制電源的技術為了電力降低目的通常可以將從多個電源中選出來的電源電壓供給到多個電路塊(例如，參見專利文獻2和3)。在這個方法中，高壓電源在所有電路塊需要高電壓時可能需要具有與該要求相當?shù)墓╇娏俊５蛪弘娫丛谒须娐穳K需要低電壓時可能需要具有與該要求相當?shù)墓╇娏?。即，電源電路是多余的，這阻礙了減少裝置尺寸的努力。
[0004]為了響應于負載狀態(tài)來優(yōu)化電源，主電源系統(tǒng)和輔助電源系統(tǒng)可以合并，并且輔助電源可以配置為可連接到主電源并且生成可變的輸出電壓，從而應付負載電流的變化(例如，參見專利文獻4)。在這個方法中，主電源的輸出電壓被固定，并且被提供給固定的目標。因為這樣的配置，需要高電壓的裝置的數(shù)量減少并不保證相當?shù)牧康闹麟娫吹墓β蕼p小。
[0005]因此，可期望提供一種可以通過高效的電路配置的使用來實現(xiàn)電力消耗的有效降低的運算處理裝置。
[0006][專利文獻I]日本專利申請公開公報N0.2002-99433
[0007][專利文獻2]日本專利申請公開公報N0.2004-111659
[0008][專利文獻3]日本專利申請公開公報N0.2007-19445
[0009][專利文獻4]日本專利申請公開公報N0.2009-232520

【發(fā)明內容】

[0010]根據(jù)實施例的一方面，運算處理電路包括多個運算處理單元、多個選擇器電路以及電源控制電路，所述多個選擇器電路均配置為選擇比運算處理單元更少的多個電源中的一個并且將選擇的電源連接到運算處理單元中的相應一個，所述電源控制電路配置為可變地控制多個電源中的至少一個的輸出電壓。
[0011]控制運算處理電路中的電源的方法包括:獲取多個運算處理單元中的每一個的使用率和工作模式，響應于獲取的使用率和獲取的工作模式來確定多個運算處理單元中的每一個的下一個工作模式，響應于確定的下一個工作模式來控制比運算處理電路更少的多個電源中的至少一個的可變的輸出電壓，響應于確定的下一個工作模式來選擇多個運算處理裝置中的至少一個，以及響應于多個運算處理電路中的選擇的一個的確定的下一個工作模式來使對應于所述多個運算處理電路中的選擇的一個的選擇器電路選擇來自多個電源的多個電源電壓中的一個，并將所述多個電源電壓中的選擇的一個供給到所述多個運算處理電路中的選擇的一個。
【專利附圖】

【附圖說明】
[0012]圖1A是示出了運算處理裝置的系統(tǒng)的配置的示例的圖；
[0013]圖1B和IC是示出了運算處理裝置的系統(tǒng)的工作的示例的流程圖；
[0014]圖2是示出了在使用兩個工作模式，即最大性能模式和待機模式時執(zhí)行的電源控制的示例的表；
[0015]圖3是示出了在電源電路的數(shù)量是3并且CPU核電路的數(shù)量是15時運算處理裝置的配置的示例的圖；
[0016]圖4是示出了通過圖3中示出的運算處理裝置執(zhí)行的電源控制的示例的表；
[0017]圖5是示出了在電源電路的數(shù)量是2并且CPU核電路的數(shù)量是16時運算處理裝置的配置的示例的圖；
[0018]圖6是示出了通過圖5中示出的運算處理裝置執(zhí)行的電源控制的示例的表；
[0019]圖7是示出了執(zhí)行電源控制和時鐘控制的運算處理裝置的配置的示例的圖；
[0020]圖8是示出了在圖7中示出的運算處理裝置中執(zhí)行的電源控制和時鐘控制的示例的表；
[0021]圖9是示出了可以在其中阻擋電源電壓的配置的示例的圖；以及
[0022]圖10是示出了公開的配置的優(yōu)點的表。
【具體實施方式】
[0023]以下參考附圖將描述本發(fā)明的各實施例。
[0024]圖1A是示出了運算處理裝置的配置的示例的圖。圖1A中示出的運算處理裝置10連接到電源電路20-1和20-2以及連接到存儲器23。作為多核處理器的運算處理裝置10包括電源控制電路11、選擇器電路12-1至12-4、CPU核電路13_1至13_4以及多個電源線
14。在這個示例中，作為運算處理單元的CPU核電路13-1至13-4的數(shù)量等于四，并且電源電路20-1和20-2的數(shù)量等于2。在運算處理裝置10中，電源電路20-1和20_2的數(shù)量小于CPU核電路13-1至13-4的數(shù)量就足夠了。只要滿足這個條件，這些數(shù)量不限于特定的數(shù)量。電源線14從比CPU核電路13-1至13-4更少的電源電路20-1和20-2供給電力。因此，電源線14的數(shù)量小于CPU核電路13-1至13-4的數(shù)量。
[0025]在圖1A中示出的示例中，電源電路20-1的輸出電壓是固定的，電源電路20-2的輸出電壓是可變的。電源控制電路11控制在多個電源之中的至少一個電源(即，在這個示例中的電源電路20-2)的可變的輸出電壓，即，可以設置不是OV的至少兩個輸出電壓。例如，電源電路20-1的輸出電壓被固定在高電壓(例如1.0V)，并且電源電路20-2的輸出電壓被可變地設置為高電壓(即，1.0V)或者低電壓(例如，0.6V)。此外，電源控制電路11可以控制電源電路20-1和20-2的接通或者斷開狀態(tài)(即，啟動或者未啟動狀態(tài))。
[0026]選擇器電路12-1至12-4從比CPU核電路13-1至13-4少的電源電路20-1和20-2接收電源電壓。選擇器電路12-1至12-4選擇從電源電路20-1和20-2供給的電源電壓中的一個，并且分別將選擇的電壓供給(即施加)到CPU核電路13-1至13-4。通過從電源控制電路11供給的控制信號來控制通過選擇器電路12-1至12-4選擇電源電壓中的哪一個。
[0027]如果沒有設置選擇器電路，并且僅僅作為可變的輸出電壓電源的電源電路20-2的輸出被提供給所有CPU核電路13-1至13-4，則將僅僅存在兩個工作模式，即，所有CPU核電路利用高電壓來工作的一個工作模式和所有CPU核電路利用低電壓來工作的另一個工作模式。這種配置不能實現(xiàn)一些CPU核電路利用高電壓來工作同時其它CPU核電路利用低電壓來工作的工作模式。即使提供選擇器電路，如果電源電路20-1和20-2的輸出電壓分別被固定在高電壓和低電壓，則在所有CPU核電路利用高電壓來工作時電源電路20-1需要具有與該需求相當?shù)碾娫慈萘?即，供電量)。即，在所有CPU核電路13-1至13-4利用高電壓來工作時，電源電路20-1需要具有足夠驅動這四個CPU核電路的電源容量(即，供電量)O
[0028]利用正如圖1A中示出的配置中的選擇器電路12-1至12-4的設置，提供了一些CPU核電路利用高電壓來工作同時其它CPU核電路利用低電壓來工作的工作模式，從而實現(xiàn)有效地降低電力消耗。此外，利用電源電路20-2的可變的輸出電壓，即使在全部四個CPU核電路13-1至13-4利用高電壓來工作時，電源電路20-1和20-2的總電源容量足以能夠驅動四個CPU核電路。按照這樣的方式，選擇器電路12-1至12-4的提供并且電源電路20-2的輸出電壓的可變特性可以提供在電源電路中沒有冗余同時能夠利用低電壓來操作期望的CPU核電路的高效的電路配置，從而實現(xiàn)電力消耗的有效降低。
[0029]在圖1A中示出的示例中，選擇器電路12-1至12-2分別與CPU核電路13_1至13_4一一對應地設置。然而，要注意的是，選擇器電路不必為所有CPU核電路而設置。S卩，一個或更多個選擇器電路可以選擇從電源電路20-1和20-2供給的電源電壓中的一個，并且可以將選擇的電壓供給(即施加)到CPU核電路13-1至13-4中的至少一個。例如，該配置可以為如下:設置選擇器電路12-1至12-3而不設置選擇器電路12-4，而CPU核電路13_4一直利用從電源電路20-1供給的電力來工作。在另一個示例中，該配置可以為如下:設置選擇器電路12-1而不設置選擇器電路12-2至12-4，而CPU核電路13_2至13_4 —直利用從電源電路20-1供給的電力來工作。這種配置中的差異僅僅影響電力消耗被減少的程度。即，為至少一個CPU核電路提供選擇器電路可以控制施加到該CPU核電路的電源電壓，從而實現(xiàn)電力消耗的降低。為其設置選擇器電路的CPU核電路的比例越大，降低電力消耗的效果越高。
[0030]運算處理裝置10利用從電源電路20-1和20-2供給的電源電壓來工作，以執(zhí)行期望的運算操作。運算處理裝置10根據(jù)需要來訪問存儲器23，從而從存儲器23讀取將通過運算處理裝置10執(zhí)行的程序和將在運算操作中處理的數(shù)據(jù)，以及將獲取的數(shù)據(jù)作為運算操作的結果寫入存儲器23中。存儲器23包括使用率存儲部24。使用率存儲部24在其中存儲CPU核電路13-1至13-4的各自的使用率。CPU核電路13-1至13_4可以檢測使用率，并且可以將檢測的使用率寫入使用率存儲部24中。CPU核電路13-1至13-4能夠以共享的方式來執(zhí)行操作系統(tǒng)(即，operating system, OS),以建立對稱多處理器(即，symmetricmultiprocessor, SMP)。在這種情況下,OS可以檢測各個CPU核電路的使用率,并且可以將檢測的使用率寫入使用率存儲部24中。使用率可以作為應用正在需要的CPU核電路上運行的第一時間段與該第一時間段和該應用正在等待的第二時間段的總和的比值來被檢測。在預定時間段中，應用正在運行的時間的比例可以是30%，并且該應用正在等待的時間的比例可以是70%。在這種情況下，使用率可以是30%?？梢砸院愣ǖ臅r間間隔來執(zhí)行使用率的寫入。
[0031]電源控制電路11從存儲器23讀取CPU核電路13_1至13_4的使用率，并且響應于CPU核電路13-1至13-4的使用率和工作模式來控制(例如，改變)電源電路20-2的可變的輸出電壓。電源控制電路11還響應于CPU核電路13-1至13-4的使用率和工作模式來控制選擇器電路12-1至12-4，從而使選擇器電路12-1至12-4選擇從電源電路20_1和20-2供給的電源電壓中的一個。電源控制電路11還設置CPU核電路13-1至13_4的工作模式，其中該工作模式是最大性能模式或者待機模式。由電源控制電路11的這些控制操作通過與OS的緊密的通信來被執(zhí)行，使得該設置在每個CPU上的OS的正在進行的操作期間變?yōu)橛行А?br> [0032]更具體地說，電源控制電路11響應于CPU核電路13-1至13_4的各個使用率來選擇在CPU核電路13-1至13-4中接著要被使用的各個工作模式。響應于選擇的下一個工作模式，電源控制電路11控制(例如，改變)比CPU核電路13-1至13-4更少的電源電路20-1和20-2中的至少一個(即，這個示例中的電源電路20-2)的輸出電壓。電源控制電路11還響應于選擇的下一個工作模式來控制選擇器電路12-1至12-4，從而使選擇器電路
12-1至12-4選擇從電源電路20-1和20-2供給的電源電壓中的一個并且將選擇的電壓供給(即，施加)到CPU核電路13-1至13-4。
[0033]更具體地說，電源控制電路11生成四個電源控制信號PowO至Pow3。PowO用來控制電源A的接通或者斷開狀態(tài)。PowO取I來選擇“接通”狀態(tài)，并且取O來選擇“斷開”狀態(tài)。Powl用來控制電源A的輸出電壓。Powl取I來選擇高電壓，并且取O來選擇低電壓。Pow2用來控制電源B的接通或者斷開狀態(tài)。Pow2取I來選擇“接通”狀態(tài)，并且取O來選擇“斷開”狀態(tài)。Pow3用來控制電源B的輸出電壓。Pow3取I來選擇高電壓，并且取O來選擇低電壓。
[0034]具有四個電源選擇控制信號SelO至Sel3。SelO用來選擇供給到CPUl的電源。SelO取I來選擇電源A，并且取O來選擇電源B。Sell用來選擇供給到CPU2的電源。Sel2用來選擇供給到CPU3的電源。Sel3用來選擇供給到CPU4的電源。
[0035]具有四個CPU工作模式設置信號ModO至Mod3。ModO用來設置CPUl的工作模式。ModO取I來選擇最大性能模式，并且取O來選擇待機模式。Modl用來設置CPU2的工作模式。Mod2用來設置CPU3的工作模式。Mod3用來設置CPU4的工作模式。這些CPU工作模式設置信號可以用來選擇供給到各個CPU的時鐘信號。從圖7中示出的時鐘供給控制單元輸出的信號是這種信號的示例。
[0036]具有用于從存儲器23讀取數(shù)據(jù)的接口信號總線I/F。參考圖1B和IC中示出的流程圖來描述電源控制電路11的操作。
[0037]當重新設置該裝置時，在步驟SI中，Pow被設置為等于1111，從而將兩個電源設置為“接通”狀態(tài)并且將它們的輸出電壓設置為高電壓。此外，Sel被設置為等于0011，從而將CPUl和CPU2連接到電源A并且將CPU3和CPU4連接到電源B。此外，Mod被設置為等于1111，從而將所有CPU設置為高性能模式。
[0038]在OS啟動后，在步驟S2中，電源控制電路11利用接口信號總線IF來讀取存儲器23的使用率存儲部24，以便獲取關于各個CPU的使用率的信息。假設OS已經將各個CPU的使用率寫入使用率存儲部24中。
[0039]在步驟S2中，還基于讀取的數(shù)據(jù)來確定每個CPU的UR。在使用率是0%的情況下UR被設置為O、在使用率是1%到30%的范圍中的情況下UR被設置為I，在使用率是31%到70%的范圍中的情況下UR被設置為2以及在使用率超過70%的情況下UR被設置為3。僅僅在CPU的使用率是0%時，S卩，僅僅在CPU處于待機狀態(tài)時，UR被設置為O。
[0040]在步驟S3中，做出關于是否存在具有UR為3的僅僅一個CPU并且具有UR為O的其余CPU處于待機狀態(tài)中的檢查。如果該答案是肯定的，這一個CPU在接近最大使用率的狀態(tài)中運行。在這種情況下，在步驟S4中，該選擇器被設置為:將高電壓供給到其余CPU中的一個，并且對于這個CPU工作模式被設置為的高性能模式，使得這個CPU立即能夠工作。此時，電源中的一個被期望正在供給高電壓而另一個正在供給低電壓。對電源電壓并沒有這樣進行新的設置。要注意的是，如果具有UR不是3的CPU中的一個或更多個具有I或者2的UR，這些一個或更多個CPU具有可用的電力來處理負載增加。在這種情況下不采取動作。
[0041]在步驟S5中，做出關于是否存在具有UR為3的兩個CPU并且具有UR為O的其余CPU處于待機狀態(tài)中的檢查。如果該答案是肯定的，這兩個CPU在接近最大使用率的狀態(tài)中運行。在這種情況下，在步驟S6中，兩個電源被設置為:都供給高電壓，并且對于其余CPU中的一個，工作模式被設置為高性能模式，使得其余CPU的這一個立即能夠工作。要注意的是，如果具有UR不是3的CPU中的一個或更多個具有I或者2的UR，這些一個或更多個CPU具有可用的電力來處理負載增加。在這種情況下不采取動作。
[0042]在步驟S7中，做出關于是否存在具有UR為3的三個CPU并且具有UR為O的其余(PU處于待機狀態(tài)中的檢查。如果該答案是肯定的，這三個CPU在接近最大使用率的狀態(tài)中運行。在這種情況下，在步驟S8中，對于這一個其余CPU，工作模式被設置為高性能模式，使得這個其余CPU立即能夠工作。此時，兩個電源都被期望輸出高電壓。因此不執(zhí)行電源控制。
[0043]在步驟S9、Sll以及S13中，做出關于是否存在具有UR為I的兩個CPU的檢查?？隙ǖ拇鸢副硎敬嬖谑褂寐适?0%或者更小的兩個CPU。在這種情況下，在步驟S10、S12以及S14中，這兩個CPU中的一個被置于是待機模式的工作模式“O”中。在具有供給低電壓的電源時，做出選擇器設置，使得上述的CPU連接到這個電源。在沒有供給低電壓的電源時，以及沒有處于是待機模式的工作模式“O”中的CPU時，被執(zhí)行的全部是將具有UR為I的兩個CPU中的一個設置為待機模式。如果具有處于工作模式“O”的CPU，具有UR為I的兩個CPU中的一個被設置處于待機模式中，并且做出如下的選擇器設置:這個CPU從將電力供給到已經處于待機模式中的CPU的相同電源接收電力，接著將這個電源的輸出設置為低電壓。
[0044]在步驟S15和S17中，做出關于是否存在具有UR為I的三個CPU的檢查?？隙ǖ拇鸢副硎敬嬖谑褂寐蕿?0%或者更小的三個CPU。在這種情況下，在步驟S16和S18中，這兩個CPU中的一個被置于是待機模式的工作模式“O”中。如果具有UR為零的一個其余的CPU指示待機模式，則具有UR為I的CPU中的一個被置于待機模式中，并且做出如下的選擇器設置:這個CPU從將電力供給到已經處于待機狀態(tài)中的CPU的相同電源來接收電力，接著將這個電源的輸出設置為低電壓。如果一個其余的CPU具有不為零的UR，被執(zhí)行的全部是將具有UR為I的兩個CPU中的一個置于待機模式中。
[0045]在步驟S19中，做出關于是否存在具有UR為I的四個CPU的檢查?？隙ǖ拇鸢副硎敬嬖谑褂寐蕿?0%或者更小的四個CPU。在這種情況下，在步驟S20中，這四個CPU中的兩個被置于是待機模式的工作模式“O”中。此外，做出如下的選擇器設置:這兩個CPU從相同電源接收電力，接著將這個電源的輸出設置為低電壓。在完成這些步驟后，該過程返回到步驟S2。
[0046]CPU核電路13-1至13-4的工作模式可以包括最大性能模式、低性能模式以及待機模式。通過提供這三個工作模式，電源電路20-2的輸出電壓可以可變地設置為高電壓(例如1.0V)、中間電壓(例如0.8V)以及低電壓(例如0.6V)中的一個。在最大性能模式中，(PU核電路利用高電壓(例如1.0V)來工作，以消耗較大的電功率(例如10W)。在低性能模式中，CPU核電路利用中間電壓(例如0.8V)來工作，以消耗中等電功率(例如1W)。在待機模式中，CPU核電路利用低電壓(例如0.6V)來工作，以消耗低電功率(例如0.1ff)。在待機模式中，CPU電路的每個裝置不能響應于時鐘信號來做出變換同時電源電壓被消耗以使數(shù)據(jù)存儲在例如靜態(tài)隨機存取存儲器(static random access memory, SRAM)的存儲元件(即寄存器)中。
[0047]圖1A示出了用于電源控制的配置，并且沒有示出用于時鐘控制的配置。如稍后參考圖7所描述的，提供給CPU核電路13-1至13-4的時鐘信號的頻率分別根據(jù)該工作模式來被改變。例如，在最大性能模式中，CPU核電路可利用高速時鐘(例如IGHz)并利用高電壓(例如1.0V)來工作，以消耗較大的電功率(例如10W)。在低性能模式中，CPU核電路利用中速時鐘(例如500MHz)并利用中間電壓(例如0.8V)來工作，以消耗中等電功率(例如1W)。在待機模式中，CPU核電路沒有接收時鐘信號，并且可以利用低電壓(例如0.6V)來工作，以消耗低電功率(例如0.1W)。將結合圖7中示出的運算處理裝置的描述來描述時鐘控制。
[0048]在圖1A中，下列算法可被用于響應于CPU核電路13-1至13_4的各個使用率和當前的工作模式選擇在各個CPU核電路13-1至13-4中接著要被使用的工作模式的方法。CPU核電路的使用率被表示為Ract。處于最大性能模式中的CPU核電路可以響應于降到20%下的Ract來變換到低性能模式。處于低性能模式中的CPU核電路可以響應于Ract停留在0%的預定時間長度的流過來變換到待機模式。處于低性能模式中的CPU核電路還可以響應于超過60%以上的Ract來變換到最大性能模式。在三個其它CPU核電路處于最大性能模式中以及Ract大于或者等于80%時，處于待機模式中的CPU核電路根據(jù)新的作業(yè)請求的出現(xiàn)來變換到最大性能模式。
[0049]以上給出的描述已經指向其中具有三個工作模式，S卩，最大性能模式、低性能模式以及待機模式的示例。這個不是限制性示例，并且工作模式的數(shù)量不限于三個。例如，該配置可以是如下:僅具有兩個工作模式，即，最大性能模式和待機模式。
[0050]圖2是示出了在使用兩個工作模式，即最大性能模式和待機模式時執(zhí)行的電源控制的示例的表。在圖2中，電源A是指電源電路20-1，并且電源B是指電源電路20-2。Vh表示高電壓(例如1.0V)，并且Vl表示低電壓(例如0.6V)。具有四個CPU核電路13-1至13-4。每個電源具有足夠驅動處于最大性能模式中的兩個CPU核電路的供電量。
[0051]在沒有CPU核電路處于最大性能模式，并且四個CPU核電路處于待機模式中時，電源A的輸出電壓被設置為OV ( S卩，該電源斷開)，并且電源B的輸出電壓被設置為Vl。電源B的輸出電壓Vl通過選擇器電路被供給到四個CPU核電路。在一個到兩個CPU核電路中處于最大性能模式，并且三個到兩個CPU核電路處于待機模式中時，電源A的輸出電壓被設置為Vh，并且電源B的輸出電壓被設置為VI。電源A的輸出電壓Vh通過選擇器電路被供給到處于最大性能模式中的CPU核電路，并且電源B的輸出電壓Vl通過選擇器電路被供給到處于待機模式中的CPU核電路。
[0052]在三個CPU核電路處于最大性能模式,并且一個CPU核電路處于待機模式中時，電源A的輸出電壓被設置為Vh，并且電源B的輸出電壓也被設置為Vh。電源A的輸出電壓Vh通過選擇器電路被供給到處于最大性能模式中的兩個CPU核電路，并且電源B的輸出電壓Vh通過選擇器電路被供給到處于最大性能模式中的CPU核電路并且被供給到處于待機模式中的CPU核電路。在這種情況下，處于待機模式中的CPU核電路的電源電壓是Vh。盡管如此，電力消耗的增加相對較小，因為該工作模式是待機模式。在四個CPU核電路中處于最大性能模式，并且沒有CPU核電路處于待機模式中時，電源A的輸出電壓被設置為Vh,并且電源B的輸出電壓也被設置為Vh。電源A的輸出電壓Vh通過選擇器電路被供給到處于最大性能模式中的兩個CPU核電路，并且電源B的輸出電壓Vh通過選擇器電路被供給到處于最大性能模式中的兩個CPU核電路。
[0053]圖3是在電源電路的數(shù)量是3并且CPU核電路的數(shù)量是15時運算處理裝置的配置的示例的圖。在圖3中，與圖1的那些相同或者相應的元件由相同或者相應的數(shù)字來指代，并且如果適當則將省去它們的描述。此外，盡管正如在圖1中示出的配置中，運算處理裝置IOA連接到存儲器，在圖3的說明中省去這種存儲器。
[0054]運算處理裝置IOA包括電源控制電路11、選擇器電路12-1至12-15以及CPU核電路13-1至13-15。電源電路20-1的輸出電壓是固定的，并且電源電路20_2和20_3的輸出電壓是可變的。CPU核電路13-1至13-15中的每一個可以在三個工作模式，即最大性能模式、低性能模式以及待機模式中的一個來工作。
[0055]電源控制電路11控制在電源電路20-2和20-3的可變的輸出電壓，即，可以設置不是OV的至少兩個輸出電壓。電源電路20-1的輸出電壓被固定在高電壓Vh (例如1.0V)。電源電路20-2的輸出電壓可變地設置為等于高電壓Vh (1.0V)和中間電壓Vm(例如，0.8V)中的一個。電源電路20-3的輸出電壓可變地設置為等于高電壓Vh (1.0V)、中間電壓Vm (例如0.8V)以及低電壓Vl (例如0.6V)中的一個。此外，電源控制電路11可以控制電源電路20-1至20-3的接通或者斷開狀態(tài)(即，啟動或者未啟動狀態(tài))。
[0056]圖4是示出了由圖3中示出的運算處理裝置執(zhí)行的電源控制的示例的表。電源A是指電源電路20-1，電源B是指電源電路20-2以及電源C是指電源電路20-3。在這個示例中，假設通過處于最大性能模式、低性能模式以及待機模式中的各個CPU核電路消耗的電流的比值是15:5:1。每個電源具有足夠供給通過工作在最大性能模式中的一個CPU核電路消耗的電流量的五倍的電流量的供電量。即，一個電源電路能夠驅動工作在最大性能模式中的五個CPU核電路。此外,一個電源電路能夠驅動工作在低性能模式中的十五個CPU核電路。此外，一個電源電路能夠驅動工作在待機模式中的七十五個CPU核電路。
[0057]在這種情況下，在所有CPU核電路13-1至13-15處于最大性能模式時，三個電源A至C中的每一個足夠將高電壓Vh供給(即，施加)到五個CPU核電路。例如，在十個CPU核電路工作在最大性能模式，三個CPU核電路工作在低性能模式以及兩個CPU核電路工作在待機模式時，電源A和B輸出高電壓Vh并且電源C輸出中間電壓Vm就足夠。在這種情況下，電源A和B中的每一個足夠將高電壓供給(即，施加)到工作在最大性能模式中的五個CPU核電路，并且電源C足夠將中間電壓Vm供給到工作在低性能模式中的CPU核電路和工作在待機模式中的CPU核電路。
[0058]例如，在一個CPU核電路工作在最大性能模式中，沒有CPU核電路工作在低性能模式中以及十四個CPU核電路工作在待機模式中時，電源A輸出高電壓Vh、電源B斷開并且電源C輸出低電壓Vl就足夠。在這種情況下，電源A足夠將高電壓Vh供給到工作在最大性能模式中的一個CPU核電路，并且電源C足夠將低電壓Vl供給到工作在待機模式中的十四個CPU核電路。例如，在沒有CPU核電路工作在最大性能模式中，十個CPU核電路工作在低性能模式中并且五個CPU核電路工作在待機模式中時，電源A斷開、電源B供給中間電壓Vm并且電源C輸出低電壓Vl就足夠。在這種情況下，電源B足夠將中間電壓Vm供給到工作在低性能模式中的十個CPU核電路，并且電源C足夠將低電壓Vl供給到工作在待機模式中的五個CPU核電路。
[0059]圖5是在電源電路的數(shù)量是2并且CPU核電路的數(shù)量是16時運算處理裝置的配置的示例的圖。在圖5中，與圖1A中的那些元件相同或者相應的元件由相同或者相應的數(shù)字來指代，并且如果適當則省去它們的描述。此外，盡管正如在圖1A中示出的配置中，運算處理裝置IOB連接到存儲器，但是在圖5的示圖中省去這種存儲器。
[0060]運算處理裝置IOB包括電源控制電路11、選擇器電路12-1至12-16以及CPU核電路13-1至13-16。電源電路20-1的輸出電壓是固定的，并且電源電路20_2的輸出電壓是可變的。CPU核電路13-1至13-16中的每一個可以在三個工作模式，即最大性能模式、低性能模式以及待機模式中的一個來工作。
[0061]電源控制電路11控制在電源電路20-2的可變的輸出電壓，即，可以設置不是OV的至少兩個輸出電壓。電源電路20-1的輸出電壓被固定在高電壓Vh (例如1.0V)。電源電路20-2的輸出電壓可變地設置為等于高電壓Vh (1.0V)和中間電壓Vm(例如0.8V)中的一個。此外，電源控制電路11可以控制電源電路20-1和20-2的接通或者斷開狀態(tài)(S卩，啟動或者未啟動狀態(tài))。
[0062]圖6是示出了由圖5中示出的運算處理裝置執(zhí)行的電源控制的示例的表。電源A是指電源電路20-1，并且電源B是指電源電路20-2。在這個示例中，假設通過處于最大性能模式、低性能模式以及待機模式中的各個CPU核電路消耗的電流的比值是15:5:1。每個電源具有足夠供給通過工作在最大性能模式中的一個CPU核電路消耗的電流量的八倍的電流量的電流供給容量。即，一個電源電路能夠驅動工作在最大性能模式中的八個CPU核電路。此外,一個電源電路能夠驅動工作在低性能模式中的二十四個CPU核電路。此外，一個電源電路能夠驅動工作在待機模式中的一百二十個CPU核電路。
[0063]在這種情況下，例如，在所有CPU核電路13-1和13-16處于最大性能模式中時，兩個電源A和B中的每一個足夠將高電壓Vh供給(即，施加)到八個CPU核電路。例如，在沒有CPU核電路工作在最大性能模式中，十六個CPU核電路工作在低性能模式或待機模式中時，電源A斷開并且電源B供給中間電壓Vm就足夠。在這種情況下，僅僅電源B用于驅動工作在低性能模式中或者在待機模式中的所有CPU核電路。
[0064]圖7是示出了使用圖1A中的CPU工作模式設置信號以選擇提供給各個CPU的時鐘信號的配置。在這個示例中，針對運算處理裝置執(zhí)行電源控制和時鐘控制。在圖7中，與圖1A的那些元件相同或者相應的元件由相同或者相應的數(shù)字來指代，并且如果適當則省去它們的描述。此外，盡管運算處理裝置IOC連接到正如在圖1A中示出的配置中的存儲器，但是在圖7的示圖中省去這種存儲器。
[0065]運算處理裝置IOC包括電源控制電路11、選擇器電路12-1至12_4、CPU核電路
13-1至13-4以及選擇器電路15-1至15-4。電源電路20_1的輸出電壓是固定的，并且電源電路20-2的輸出電壓是可變的。CPU核電路13-1至13-4中的每一個可以在兩個工作模式，即最大性能模式和待機模式中的一個來工作。
[0066]電源控制電路11控制電源電路20-2的可變的輸出電壓，即，可以設置不是OV的至少兩個輸出電壓。電源電路20-1的輸出電壓被固定在高電壓Vh (例如1.0V)。電源電路20-2的輸出電壓可變地設置為等于高電壓Vh(1.0V)和低電壓Vl (例如，0.6V)中的一個。此外，電源控制電路11可以控制電源電路20-1和20-2的接通或者斷開狀態(tài)(即，啟動或者未啟動狀態(tài))。
[0067]選擇器電路15-1至15-4接收多個不同的時鐘信號CLK-A和CLK-B。選擇器電路15-1至15-4選擇時鐘信號CLK-A和CLK-B中的一個，并且分別將選擇的時鐘信號供給(即，施加)到CPU核電路13-1至13-4。由選擇器電路15-1至15_4選擇的時鐘信號中的哪一個通過從電源控制電路11供給的控制信號來控制。電源控制電路11包括用于控制選擇器電路12-1至12-4的電源選擇單元30、用于控制選擇器電路15-1至15_4的時鐘供給控制單元31以及用于獲取每個CPU的使用率和工作狀態(tài)(即，模式)的CPU信息檢測單元32。
[0068]在使用CMOS裝置的電路中工作電壓和工作頻率之間存在緊密的關系。工作電壓越高，工作頻率可能越高。此外，電力消耗與電源電壓的平方成正比，和與工作頻率成比例地增加。在圖7中示出的配置中，在不需要最大性能時，降低供給到CPU核電路的電力并且也降低提供給CPU核電路的時鐘信號的頻率。
[0069]以共享方式運行在CPU中的每一個上的0S(即，操作系統(tǒng))控制每個CPU工作在哪個模式中。此外，OS獲得關于每個CPU的使用率的信息?；谶@種信息，CPU信息檢測單兀確定用于每個CPU的電壓和時鐘信號。
[0070]圖8是示出了在圖7中示出的運算處理裝置中在每個CPU工作模式中執(zhí)行的電源控制和時鐘控制的示例的表。電源控制與如圖2中示出的執(zhí)行的控制相同或者類似。時鐘信號CLK-A是在最大性能模式中使用的高頻時鐘信號，并且時鐘信號CLK-B是在待機模式中使用的低頻時鐘信號。在待機模式中，大部分CPU核電路不使用時鐘信號。但是，時鐘信號在本實施例中被供給，以便從待機模式返回。
[0071]在圖8中，在沒有CPU核電路處于最大性能模式，并且四個CPU核電路處于待機模式中時，電源A被斷開，并且電源B的輸出電壓被設置為低電壓VI。處于待機模式中的四個CPU核電路從電源B接收電壓VI。處于待機模式中的這四個CPU核電路接收低速時鐘信號CLK-B。這個在表中作為情形I被示出。
[0072]在一個CPU核電路處于最大性能模式，并且三個CPU核電路處于待機模式中時，電源A的輸出電壓被設置為高電壓Vh，并且電源B的輸出電壓被設置為低電壓Vl。處于最大性能模式的這一個CPU核電路從電源A接收電壓Vh，并且接收高速時鐘信號CLK-A。處于待機模式的這三個CPU核電路從電源B接收電壓VI，并且接收低速時鐘信號CLK-B。這個在表中作為情形2被示出。
[0073]在兩個CPU核電路處于最大性能模式,并且兩個CPU核電路處于待機模式中時，電源A的輸出電壓被設置為高電壓Vh，并且電源B的輸出電壓被設置為低電壓Vl。處于最大性能模式的這兩個CPU核電路從電源A接收電壓Vh，并且接收高速時鐘信號CLK-A。處于待機模式的這兩個CPU核電路從電源B接收電壓VI，并且接收低速時鐘信號CLK-B。這個在表中作為情形3被示出。
[0074]在三個CPU核電路處于最大性能模式,并且一個CPU核電路處于待機模式中時，電源A的輸出電壓被設置為高電壓Vh，并且電源B的輸出電壓也被設置為高電壓Vh。處于最大性能模式的三個CPU核電路中的兩個從電源A接收電壓Vh，并且接收高速時鐘信號CLK-A。處于最大性能模式的三個CPU核電路中的其余一個從電源B接收電壓Vh，并且接收高速時鐘信號CLK-A。處于待機模式的這一個CPU核電路從電源B接收電壓Vh，并且接收低速時鐘信號CLK-B。處于待機模式中的這個CPU核電路接收高電壓Vh作為工作電壓。然而，因為這時鐘信號是緩慢的，所以電力消耗在某種程度上可以被降低。這個在表中作為情形4被示出。
[0075]在四個CPU核電路中處于最大性能模式，并且沒有CPU核電路處于待機模式中時，電源A的輸出電壓被設置為高電壓Vh，并且電源B的輸出電壓也被設置為高電壓Vh。處于最大性能模式的四個CPU核電路中的兩個從電源A接收電壓Vh，并且接收高速時鐘信號CLK-A0處于最大性能模式的四個CPU核電路中的其余兩個從電源B接收電壓Vh，并且接收高速時鐘信號CLK-A。這個在表中作為情形5被示出。
[0076]在下文中，將給出如何從情形I至情形5中的一個變換到情形I至情形5中的另一個的描述。正如先前所描述的，OS獲得每個CPU的使用率，并且使每個CPU從最大性能模式變換到待機模式或者從待機模式變換到最大性能模式。具體地說，以與關于圖1B和IC所描述的變換相同或者類似的方式來做出變換。OS基于檢測的每個CPU的使用率來確定UR，然后基于確定的UR來確定每個CPU的工作模式。在圖1B和IC中，電源控制單元確定工作模式，而在本實施例中，OS確定工作模式。OS向CPU信息檢測單元32通知每個CPU的工作模式。電源控制單元然后選擇要通過每個電源生成的電壓、要供給到每個CPU的電源以及要供給到每個CPU的時鐘信號。
[0077]在如上所述的示例中，低速時鐘信號CLK-B被供給到處于待機模式中的CPU核電路。這不是限制性示例，并且所述裝置的配置可以為如下:時鐘信號CLK-A和時鐘信號CLK-B都不供給到處于待機模式中的CPU核電路。這種配置可以進一步地降低電力消耗。
[0078]圖9是示出了可以阻擋電源電壓的配置的示例的圖。在圖9中，與圖1A的那些元件相同或者相應的元件由相同或者相應的數(shù)字來指代，如果適當則省去它們的描述。此外，盡管運算處理裝置IOD連接到正如在圖1A中示出的配置中的存儲器，但是在圖9的示圖中省去這種存儲器。[0079]運算處理裝置IOD包括電源控制電路11、選擇器電路12-1至12_4以及CPU核電路13-1至13-4。選擇器電路12-1包括PMOS晶體管12_la至12_lc。選擇器電路12_2包括PMOS晶體管12-2a至12_2c。選擇器電路12_3包括PMOS晶體管12_3a至12_3c。選擇器電路12-4包括PMOS晶體管12-4a至12_4c。來自電源控制電路11的控制信號被施加到這些PMOS晶體管的柵極。這些控制信號用來控制單獨PMOS晶體管的導電和不導電的狀態(tài)。例如，在選擇器電路12-1中，PMOS晶體管12-la至12-lc中的一個被置于導電狀態(tài)中，從而選擇三個電源中的一個來將選擇的電源的電壓供給到CPU核電路13-1。 [0080]眾所周知，即使在時鐘被懸置時，漏電流在CMOS電路中流動，從而消耗電力。在圖9中示出的運算處理裝置IOD中，選擇器電路12-1至12-4中的每一個可以選擇電源電壓中的一個，并且也可以阻擋所有電源電壓。在所有電源電路供給高電壓的這條件下具有處于待機模式中的CPU核電路時，利用這個配置，供給到工作在待機模式中的CPU核電路的電源電壓可以被阻擋，以除去漏電流。這可以進一步降低電力消耗。
[0081]圖10是用于利用簡單示例來說明公開的配置的優(yōu)點的圖。
[0082]CPU核的數(shù)量是16。工作在高性能模式中的每個核在IV的電源電壓下消耗1W。在工作頻率在低性能模式中被減半時，每個核在0.7V的電源電壓下消耗0.25W，并且在保持在1.0V的電源電壓下消耗0.5W。這個示例反映出如下所述的事實:CM0S電路的電力消耗與工作頻率成正比并且也與電壓的平方成正比。在具有四個電源的公開的配置、向所有
CPU核供給電力的唯一的電源的配置以及電源與要供給電力的CPU核--對應地設置的配
置之間進行比較。在改變以上所述的三個配置中處于高性能模式中的CPU的數(shù)量和處于低性能模式中的CPU的數(shù)量的同時計算電力消耗來獲取圖10的表。在各個電源(即，十六個電源)向CPU供給電力的配置中，在需要的CPU核被置于低性能模式中時，基于特定CPU核，電壓被降低到0.7V。因此，隨著工作在低性能模式中的CPU核的數(shù)量增加，電力消耗明顯下降。在唯一的電源向所有CPU核供給電力的配置中，在具有即使一個工作在高性能模式中的CPU時，電源電壓被設置為1.0V。因此，在工作在低性能模式中的CPU的數(shù)量增加時，電力消耗的降低不那么明顯。從電力消耗的角度看，使用十六個電源的配置是優(yōu)良的。具有四個電源的公開的配置可以實現(xiàn)與使用十六個電源的配置幾乎相同的結果。
[0083]在考慮生產成本和空間時，使用唯一的電源的配置是優(yōu)良的。在這點上，公開的配置不是那么劣于使用唯一的電源的配置。在還考慮電力消耗時，公開的配置比另一個配置好。
[0084]此外，本發(fā)明不限于這些實施例，在不脫離本發(fā)明的范圍下可以做出各種變型和變形例。
[0085]根據(jù)至少一個實施例，提供具有比運算處理單元更少的電源的運算處理電路，該運算處理電路實現(xiàn)幾乎與電源與運算處理單元一一對應地設置的情形一樣的有效的電力消耗的有效降低。
【權利要求】
1.一種運算處理電路，包括: 多個運算處理單元； 多個選擇器電路，均用于選擇比運算處理單元更少的多個電源中的一個并且將選擇的電源連接到運算處理單元中的相應一個；以及 電源控制電路，用于可變地控制所述多個電源中的至少一個的輸出電壓。
2.如權利要求1所述的運算處理電路，其中，所述電源控制電路還用于接收所述多個運算處理單元中的至少一個的使用率和工作模式中的至少一個，并且響應于接收的使用率和接收的工作模式來確定被可變地控制的所述多個電源中的至少一個的輸出電壓。
3.如權利要求1所述的運算處理電路，其中，所述電源控制電路還用于響應于接收的使用率和接收的工作模式來控制所述多個選擇器電路中的至少一個，從而使所述多個選擇器電路中的至少一個選擇所述多個電源中的一個。
4.如權利要求1-3中的任一項所述的運算處理電路，其中，所述多個選擇器電路中的每一個用于將其輸出電壓設置為等于零或者阻擋來自所述多個電源的所有電源電壓。
5.一種控制運算處理電路中的電源的方法，包括: 獲取多個運算處理單元中的每一個的使用率和工作模式； 響應于獲取的使用率和獲取的工作模式來確定所述多個運算處理單元中的每一個的下一個工作模式； 響應于確定的下一個工作模式來控制比運算處理電路更少的多個電源中的至少一個的可變的輸出電壓； 響應于確定的下一個工作模式來選擇所述多個運算處理裝置中的至少一個；以及 響應于所述多個運算處理電路中的選擇的一個的確定的下一個工作模式，使對應于所述多個運算處理電路中的選擇的一個的選擇器電路選擇來自所述多個電源的多個電源電壓中的一個，并且將所述多個電源電壓中的選擇的一個供給到所述多個運算處理電路中的選擇的一個。
【文檔編號】G06F1/32GK103677205SQ201310367386
【公開日】2014年3月26日 申請日期:2013年8月21日 優(yōu)先權日:2012年9月25日
【發(fā)明者】福田高利 申請人:富士通株式會社