一種振蕩器及其構(gòu)成的真隨機(jī)數(shù)發(fā)生電路的制作方法
【專利摘要】本發(fā)明公開了集成電路設(shè)計(jì)領(lǐng)域中的一種振蕩器及其構(gòu)成的真隨機(jī)數(shù)發(fā)生電路。振蕩器采用新型結(jié)構(gòu)，主回路采用的結(jié)構(gòu)可以為四邊形、八邊形、十二邊形等結(jié)構(gòu)，即4n邊形結(jié)構(gòu)，其中n為大于零的整數(shù)，真隨機(jī)數(shù)發(fā)生電路包括快速振蕩器、慢速振蕩器、異或電路、時(shí)鐘電路、系統(tǒng)時(shí)鐘電路和采樣電路。振蕩器為真隨機(jī)數(shù)發(fā)生電路提供隨機(jī)源，構(gòu)成快速振蕩器和慢速振蕩器并受兩個(gè)外部使能信號(hào)a和b控制，快速振蕩器和慢速振蕩器的輸出端信號(hào)相異或輸出初級(jí)隨機(jī)數(shù)種子，時(shí)鐘電路和系統(tǒng)時(shí)鐘電路控制采樣電路對(duì)初級(jí)隨機(jī)數(shù)種子進(jìn)行兩次采樣，產(chǎn)生真隨機(jī)數(shù)序列，該真隨機(jī)數(shù)發(fā)生電路解決了真隨機(jī)數(shù)序列隨機(jī)性差、周期性出現(xiàn)的問題。
【專利說明】一種振蕩器及其構(gòu)成的真隨機(jī)數(shù)發(fā)生電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于集成電路設(shè)計(jì)領(lǐng)域，涉及一種振蕩器及其構(gòu)成的真隨機(jī)數(shù)發(fā)生電路，該電路產(chǎn)生的真隨機(jī)數(shù)序列具有高度隨機(jī)性，可以應(yīng)用到需要真隨機(jī)數(shù)的各種安全加密領(lǐng)域，如高安全RFID標(biāo)簽。

【背景技術(shù)】
[0002]隨著無線通信的發(fā)展，信息安全越來越重要，通信系統(tǒng)需要加密和解密技術(shù)來實(shí)現(xiàn)安全通信，這便離不開隨機(jī)數(shù)。隨機(jī)數(shù)包括偽隨機(jī)數(shù)和真隨機(jī)數(shù)，偽隨機(jī)數(shù)是通過數(shù)學(xué)算法實(shí)現(xiàn)，當(dāng)其輸入端的種子序列確定，算法確定，其輸出信號(hào)就被確定。偽隨機(jī)數(shù)具有隨機(jī)性的特點(diǎn)，但是輸出信號(hào)是周期信號(hào)，易被破解，安全性較差。真隨機(jī)數(shù)通過物理特征來實(shí)現(xiàn)，在電路設(shè)計(jì)中常見的實(shí)現(xiàn)方法有直接放大熱噪聲法、振蕩采樣法、離散時(shí)間混沌實(shí)現(xiàn)法和亞穩(wěn)態(tài)電路實(shí)現(xiàn)法，振蕩采樣法利用振蕩器的相位噪聲和抖動(dòng)作為隨機(jī)源，相位噪聲由振湯器中MOS管的熱卩栄聲所引起，抖動(dòng)由電路中存在的亞穩(wěn)態(tài)、競爭和冒險(xiǎn)所引起，所以廣生的隨機(jī)數(shù)的隨機(jī)性較好。由于基于振蕩采樣法的真隨機(jī)數(shù)發(fā)生電路實(shí)現(xiàn)過程結(jié)構(gòu)簡單，所需面積少，功耗低，所以在加密、解密系統(tǒng)和近場通信等中得到廣泛的運(yùn)用。


【發(fā)明內(nèi)容】

[0003]本發(fā)明提供一種振蕩器及其構(gòu)成的真隨機(jī)數(shù)發(fā)生電路，其目的在于解決隨機(jī)數(shù)隨機(jī)性差的問題，使生成的真隨機(jī)數(shù)序列具有不可預(yù)測且不重復(fù)的特點(diǎn)。
[0004]本發(fā)明提供的一種振蕩器，由Sn個(gè)反相器構(gòu)成2n+l個(gè)穩(wěn)定回路和4n個(gè)振蕩回路，其中η為大于零的整數(shù)，每個(gè)所述穩(wěn)定回路包含I個(gè)主回路和2η個(gè)交叉耦合反相器電路，該主回路為4η邊形，由4η個(gè)所述反相器級(jí)聯(lián)構(gòu)成，且每個(gè)反相器分別位于4η邊形的一個(gè)邊上，所述2η個(gè)交叉耦合反相器電路由其余的4η個(gè)所述反相器構(gòu)成，每個(gè)所述交叉耦合反相器電路由兩個(gè)級(jí)聯(lián)構(gòu)成回路的所述反相器所組成，并且所述4η邊形的每個(gè)對(duì)稱軸上兩個(gè)點(diǎn)均與一個(gè)所述交叉耦合反相器電路上的兩個(gè)點(diǎn)相連接；每個(gè)所述振蕩回路均由2η+1個(gè)級(jí)聯(lián)構(gòu)成回路的所述反向器所組成，在這2η+1個(gè)反相器當(dāng)中，2η個(gè)反相器位于所述主回路上，I個(gè)反相器位于所述交叉耦合反相器電路上。
[0005]本發(fā)明提供的由所述振蕩器構(gòu)成的真隨機(jī)數(shù)發(fā)生電路，包括快速振蕩器、慢速振蕩器、異或電路、時(shí)鐘電路、系統(tǒng)時(shí)鐘電路和采樣電路；
[0006]快速振蕩器和慢速振蕩器的輸入端分別與兩個(gè)外部使能信號(hào)a和使能信號(hào)b相連接，快速振蕩器和慢速振蕩器的輸出端與異或電路的輸入端相連接，外部使能信號(hào)c與時(shí)鐘電路輸入端相連接，時(shí)鐘電路輸出端、異或電路輸出端和系統(tǒng)時(shí)鐘電路輸出端均與米樣電路的不同輸入端相連接，采樣電路的輸出端即為真隨機(jī)數(shù)序列輸出端；
[0007]當(dāng)使能信號(hào)a和使能信號(hào)b同時(shí)為“ I”時(shí)，快速振蕩器和慢速振蕩器起振，快速振蕩器產(chǎn)生高頻信號(hào)，慢速振蕩器產(chǎn)生低頻信號(hào)，經(jīng)過異或邏輯門后產(chǎn)生初級(jí)隨機(jī)數(shù)種子；使能信號(hào)c為“I”時(shí)，時(shí)鐘電路產(chǎn)生固定頻率信號(hào)，該信號(hào)和系統(tǒng)時(shí)鐘電路產(chǎn)生的信號(hào)對(duì)初級(jí)隨機(jī)數(shù)種子分別進(jìn)行采樣，兩次采樣后產(chǎn)生真隨機(jī)數(shù)序列。
[0008]所述快速振蕩器與慢速振蕩器是主回路采用上述4η邊形結(jié)構(gòu)的振蕩器，通過調(diào)節(jié)MOS管的尺寸實(shí)現(xiàn)不同頻率的輸出，為保證真隨機(jī)數(shù)的隨機(jī)性，振蕩頻率在時(shí)鐘電路頻率的10倍左右，快速振蕩頻率大于10倍時(shí)鐘電路頻率，慢速振蕩頻率小于10倍時(shí)鐘頻率。
[0009]所述異或電路由兩輸入的異或邏輯門組成，實(shí)現(xiàn)異或功能。
[0010]所述時(shí)鐘電路用于給采樣電路提供時(shí)鐘信號(hào)，對(duì)初級(jí)隨機(jī)數(shù)種子進(jìn)行初級(jí)采樣，從而產(chǎn)生初級(jí)隨機(jī)數(shù)序列。所述時(shí)鐘電路的具體結(jié)構(gòu)由五個(gè)級(jí)聯(lián)構(gòu)成回路的反相器(s25、s26、s27、s28、S29)組成,每個(gè)反相器輸入端點(diǎn)或輸出端點(diǎn)(⑩、(Q)'⑩、@、與對(duì)地(GND)的MOS管電容(MpMyM^MpM5)相連接，實(shí)現(xiàn)延遲功能，并通過調(diào)節(jié)MOS管電容尺寸實(shí)現(xiàn)所需的輸出頻率。
[0011]所述系統(tǒng)時(shí)鐘電路由擴(kuò)散算法邏輯時(shí)鐘提供時(shí)鐘信號(hào)，擴(kuò)散算法邏輯時(shí)鐘為數(shù)字電路實(shí)現(xiàn)的低頻時(shí)鐘，用于對(duì)初級(jí)隨機(jī)數(shù)序列進(jìn)行采樣，產(chǎn)生所需真隨機(jī)數(shù)序列。
[0012]所述采樣電路包括初級(jí)采樣D觸發(fā)器和次級(jí)采樣D觸發(fā)器，異或電路輸出與采樣電路初級(jí)采樣D觸發(fā)器的輸入端相連接，時(shí)鐘電路的輸出端接入初級(jí)采樣D觸發(fā)器的時(shí)鐘信號(hào)輸入端，對(duì)異或電路輸出端信號(hào)進(jìn)行初級(jí)采樣；初級(jí)采樣D觸發(fā)器輸出端與采樣電路中的次級(jí)采樣D觸發(fā)器的輸入端相連接，系統(tǒng)時(shí)鐘電路的輸出端接入次級(jí)采樣D觸發(fā)器的時(shí)鐘信號(hào)輸入端，從而對(duì)初級(jí)采樣D觸發(fā)器的輸出信號(hào)進(jìn)行采樣，次級(jí)采樣D觸發(fā)器的輸出端即為真隨機(jī)數(shù)序列輸出端。
[0013]本發(fā)明把擁有較大相位噪聲和抖動(dòng)的快速振蕩器和慢速振蕩器作為隨機(jī)源，通過多次采樣提高隨機(jī)性，設(shè)計(jì)了一種基于振蕩采樣法的真隨機(jī)數(shù)發(fā)生電路，解決隨機(jī)數(shù)隨機(jī)性差的問題，生成的真隨機(jī)數(shù)序列具有不可預(yù)測且不重復(fù)的特點(diǎn)。具體而言，本發(fā)明與現(xiàn)有技術(shù)相比具有以下技術(shù)效果:
[0014](I)本發(fā)明中,振蕩器用于產(chǎn)生一個(gè)受相位噪聲和抖動(dòng)影響較大的頻率。振蕩器一旦上電便快速起振，振蕩電路的優(yōu)點(diǎn)是包涵多條回路，且穩(wěn)定回路和振蕩回路相互嵌套，電路中的“O”和“I”信號(hào)不停的翻轉(zhuǎn)，這使得電路中充滿線與邏輯和競爭冒險(xiǎn)機(jī)制，從而導(dǎo)致輸出頻率不穩(wěn)定。另外，此電路對(duì)電源電壓和外部噪聲干擾很敏感，當(dāng)工作環(huán)境中存在干擾時(shí)，輸出信號(hào)將產(chǎn)生較大的抖動(dòng)量，這對(duì)真隨機(jī)數(shù)發(fā)生電路而言進(jìn)一步提高了真隨機(jī)數(shù)序列的隨機(jī)性。
[0015](2)本發(fā)明的振蕩器主回路采用為四邊形、八邊形、十二邊形等的振蕩器，信號(hào)競爭冒險(xiǎn)嚴(yán)重，可以產(chǎn)生相位噪聲和抖動(dòng)大的頻率；其中，主回路為八邊形、十二邊形等的振蕩器與主回路為四邊形的振蕩器相比，穩(wěn)定回路和振蕩回路增多，信號(hào)競爭冒險(xiǎn)更嚴(yán)重，從而可以產(chǎn)生相位噪聲和抖動(dòng)更大的頻率。
[0016](3)由于真隨機(jī)數(shù)發(fā)生電路是以振蕩器作為隨機(jī)源，而振蕩器本身的隨機(jī)性是由物理特性中的相位噪聲和抖動(dòng)引起，這就使得真隨機(jī)數(shù)發(fā)生電路產(chǎn)生不可預(yù)測且不重復(fù)的真隨機(jī)數(shù)序列。

【專利附圖】

【附圖說明】
[0017]圖1是以四邊形為主回路的振蕩器電路結(jié)構(gòu)示意圖；
[0018]圖2是以八邊形為主回路的振蕩器電路結(jié)構(gòu)示意圖；
[0019]圖3是真隨機(jī)數(shù)發(fā)生電路的結(jié)構(gòu)示意圖；
[0020]圖4是真隨機(jī)數(shù)發(fā)生電路的波形示意圖；
[0021]圖5是以五個(gè)反相器級(jí)聯(lián)構(gòu)成回路的時(shí)鐘電路結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0022]按照附圖來分析一種振蕩器及其構(gòu)成的真隨機(jī)數(shù)發(fā)生電路，下述僅僅是示例性的說明，對(duì)振蕩器和真隨機(jī)數(shù)發(fā)生電路的應(yīng)用不構(gòu)成任何限制。下面所描述的本發(fā)明各個(gè)實(shí)施方式中所涉及到的技術(shù)特征只要彼此之間未構(gòu)成沖突就可以相互組合。
[0023]圖1是以四邊形為主回路的振蕩器電路結(jié)構(gòu)示意圖，在該振蕩器的拓?fù)浣Y(jié)構(gòu)當(dāng)中，包含4個(gè)節(jié)點(diǎn)，分別是①、②、③、④，節(jié)點(diǎn)與節(jié)點(diǎn)通過反相器(S。S2, S3> S4, S5, S6, S7,S8)連接。振蕩器主體結(jié)構(gòu)為3個(gè)穩(wěn)定回路和4個(gè)振蕩回路。穩(wěn)定回路當(dāng)中有I個(gè)主回路和2個(gè)交叉耦合反相器電路，主回路為①一②一③一④一①，交叉耦合反相器電路為①一③一①和②一④一②。振蕩回路為3個(gè)反相器級(jí)聯(lián)構(gòu)成回路,4個(gè)振蕩回路分別為①一②一③一①、②一③一④一②、③一④一①一③、④一①一②一④。通過設(shè)置MOS管尺寸，得到不同的輸出頻率，快速振蕩器頻率大于慢速振蕩器輸出頻率。
[0024]圖2是以八邊形為主回路的振蕩器電路結(jié)構(gòu)示意圖，振蕩器的拓?fù)浣Y(jié)構(gòu)是對(duì)圖1中電路結(jié)構(gòu)進(jìn)行改進(jìn)提出來的新方案，其更大的相位噪聲和抖動(dòng)提高了真隨機(jī)數(shù)序列的隨機(jī)性。拓?fù)浣Y(jié)構(gòu)包含8個(gè)節(jié)點(diǎn)，分別是⑤、⑥、⑦、⑧、⑨、⑩、CD、@，節(jié)點(diǎn)與節(jié)點(diǎn)通過反相器(s9、S10, Sn、S12, S13、S14, S15, S16)連接。振蕩器主體結(jié)構(gòu)為5個(gè)穩(wěn)定回路和8個(gè)振蕩回路。穩(wěn)定回路當(dāng)中有I個(gè)主回路和4個(gè)交叉耦合反相器電路，主回路為
Θ—交叉耦合反相器電路為⑤—⑨—⑤、⑥一⑩一⑥、d)-*、(§)----? (Dο振蕩回路為5級(jí)反相器級(jí)聯(lián)構(gòu)成回路,8個(gè)振蕩回路分別為—?-*(D—(D—?、(D—(D(D
一⑩一⑥、(j)~*CD-*(§)~*(χ)' (§)(D@(D' (D
—* —? iu ——* ^ (Qi —*.(U —." (Qi —*.(s) (?} ^ (U -* (Q -? (5) (§)
[0025]所述振蕩器主回路不僅可以為四邊形結(jié)構(gòu)，還可以為八邊形、十二邊形等結(jié)構(gòu)，SP為4n邊形結(jié)構(gòu)，η為大于零的整數(shù)，4η個(gè)反相器級(jí)聯(lián)構(gòu)成一個(gè)穩(wěn)定回路，每個(gè)反相器在4η邊形的每一個(gè)邊上。4η邊形對(duì)稱軸上的兩個(gè)點(diǎn)與一個(gè)交叉耦合反相器電路上的兩個(gè)點(diǎn)相連接，交叉耦合反相器電路由兩個(gè)級(jí)聯(lián)構(gòu)成回路的反相器(S17、S18或S19、S20或S21、S22或S23、S24)所組成，共有2n個(gè)交叉耦合反相器電路。
[0026]圖3是真隨機(jī)數(shù)發(fā)生電路的結(jié)構(gòu)示意圖，包括快速振蕩器、慢速振蕩器、異或電路、時(shí)鐘電路、系統(tǒng)時(shí)鐘電路和采樣電路，兩個(gè)外部使能信號(hào)a和使能信號(hào)b分別與快速振蕩器和慢速振蕩器的輸入端相連接，快速振蕩器和慢速振蕩器的輸出端與異或電路的輸入端相連接，外部使能信號(hào)c與時(shí)鐘電路輸入端相連接，時(shí)鐘電路輸出端、異或電路輸出端和系統(tǒng)時(shí)鐘電路輸出端均與采樣電路的不同輸入端相連接，采樣電路的輸出端即為真隨機(jī)數(shù)序列輸出端。
[0027]圖4是真隨機(jī)數(shù)發(fā)生電路的波形示意圖，快速振蕩器和慢速振蕩器采用主回路為四邊形的拓?fù)浣Y(jié)構(gòu)，其工作過程如下，
[0028]步驟1:快速振蕩器和慢速振蕩器上電，當(dāng)使能信號(hào)a和使能信號(hào)b同時(shí)為“I”時(shí)，快速振蕩器和慢速振蕩器起振，快速振蕩器產(chǎn)生高頻信號(hào)，慢速振蕩器產(chǎn)生低頻信號(hào)，經(jīng)過異或邏輯門后產(chǎn)生初級(jí)隨機(jī)數(shù)種子。
[0029]步驟2:時(shí)鐘電路上電，使能信號(hào)c為“I”信號(hào)，時(shí)鐘電路起振并給初級(jí)采樣D觸發(fā)器提供時(shí)鐘信號(hào)，對(duì)初級(jí)隨機(jī)數(shù)種子進(jìn)行采樣，輸出初級(jí)隨機(jī)數(shù)序列。
[0030]步驟3:初級(jí)隨機(jī)數(shù)序列進(jìn)入次級(jí)采樣D觸發(fā)器，系統(tǒng)時(shí)鐘電路開始工作，并對(duì)初級(jí)隨機(jī)數(shù)序列進(jìn)行二次采樣，產(chǎn)生所需真隨機(jī)數(shù)序列。
[0031]整個(gè)過程從使能信號(hào)a和使能信號(hào)b同時(shí)為“I”到生成真隨機(jī)數(shù)序列經(jīng)歷時(shí)間為t，需要注意使能信號(hào)a和使能信號(hào)b如果不是同時(shí)使能，就會(huì)造成快速振蕩器和慢速振蕩器之間不確定的相位差，從而增大了兩次采樣之間的差異性，這可以提高真隨機(jī)數(shù)序列的隨機(jī)性。
[0032]圖5是以5個(gè)反相器級(jí)聯(lián)構(gòu)成回路的時(shí)鐘電路結(jié)構(gòu)示意圖，回路包含5個(gè)節(jié)點(diǎn)，分別為?、Θ、O、@，節(jié)點(diǎn)與節(jié)點(diǎn)通過反相器(s25、s26、s27、s28、S29)連接，振蕩回路為◎ ,每個(gè)節(jié)點(diǎn)都接入了一個(gè)對(duì)地的MOS管電容(M1、M2,Μ3、Μ4、Μ5)，當(dāng)使能信號(hào)C為“I”時(shí)，一旦上電便開始振蕩，調(diào)節(jié)MOS管尺寸得到不同的輸出頻率，從而對(duì)快速振蕩器和慢速振蕩器經(jīng)過異或邏輯門后產(chǎn)生的初級(jí)隨機(jī)數(shù)種子進(jìn)行初級(jí)采樣。
[0033]以上所述僅為本發(fā)明優(yōu)選的實(shí)施方式，本發(fā)明【具體實(shí)施方式】不受此所限，對(duì)熟悉該【技術(shù)領(lǐng)域】的科研和技術(shù)人員在本發(fā)明的技術(shù)原理和【具體實(shí)施方式】公布后，可對(duì)其做若干的修改和替換，都應(yīng)涵蓋本次發(fā)明的保護(hù)范圍內(nèi)，因此，本次發(fā)明的保護(hù)范圍以權(quán)利要求的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種振蕩器，其特征在于，它由8η個(gè)反相器構(gòu)成2η+1個(gè)穩(wěn)定回路和4η個(gè)振蕩回路，其中η為大于零的整數(shù)，每個(gè)所述穩(wěn)定回路包含I個(gè)主回路和2η個(gè)交叉耦合反相器電路，該主回路為4η邊形，由4η個(gè)所述反相器級(jí)聯(lián)構(gòu)成，且每個(gè)反相器分別位于4η邊形的一個(gè)邊上，所述2η個(gè)交叉耦合反相器電路由其余的4η個(gè)所述反相器構(gòu)成，每個(gè)所述交叉耦合反相器電路由兩個(gè)級(jí)聯(lián)構(gòu)成回路的所述反相器所組成，并且所述4η邊形的每個(gè)對(duì)稱軸上兩個(gè)點(diǎn)均與一個(gè)所述交叉耦合反相器電路上的兩個(gè)點(diǎn)相連接；每個(gè)所述振蕩回路均由2η+1個(gè)級(jí)聯(lián)構(gòu)成回路的所述反向器所組成，在這2η+1個(gè)反相器當(dāng)中，2η個(gè)反相器位于所述主回路上，I個(gè)反相器位于所述交叉耦合反相器電路上。
2.一種由權(quán)利要求1所述振蕩器構(gòu)成的真隨機(jī)數(shù)發(fā)生電路，其特征在于，該真隨機(jī)數(shù)發(fā)生電路包括快速振湯器、慢速振湯器、異或電路、時(shí)鐘電路、系統(tǒng)時(shí)鐘電路和米樣電路；快速振蕩器與慢速振蕩器是主回路采用所述4η邊形結(jié)構(gòu)的振蕩器； 快速振蕩器和慢速振蕩器的輸入端分別與兩個(gè)外部使能信號(hào)a和使能信號(hào)b相連接，快速振蕩器和慢速振蕩器的輸出端與異或電路的輸入端相連接，外部使能信號(hào)c與時(shí)鐘電路輸入端相連接，時(shí)鐘電路輸出端、異或電路輸出端和系統(tǒng)時(shí)鐘電路輸出端均與采樣電路的不同輸入端相連接，采樣電路的輸出端即為真隨機(jī)數(shù)序列輸出端； 當(dāng)使能信號(hào)a和使能信號(hào)b同時(shí)為“I”時(shí)，快速振蕩器和慢速振蕩器起振，快速振蕩器產(chǎn)生高頻信號(hào)，慢速振蕩器產(chǎn)生低頻信號(hào)，經(jīng)過異或邏輯門后產(chǎn)生初級(jí)隨機(jī)數(shù)種子；使能信號(hào)c為“I”時(shí)，時(shí)鐘電路產(chǎn)生固定頻率信號(hào)，該信號(hào)和系統(tǒng)時(shí)鐘電路產(chǎn)生的信號(hào)對(duì)初級(jí)隨機(jī)數(shù)種子分別進(jìn)行采樣，兩次采樣后產(chǎn)生真隨機(jī)數(shù)序列。
3.根據(jù)權(quán)利要求2所述的真隨機(jī)數(shù)發(fā)生電路，其特征在于，快速振蕩頻率大于10倍時(shí)鐘電路頻率，慢速振蕩頻率小于10倍時(shí)鐘頻率。
4.根據(jù)權(quán)利要求2所述的真隨機(jī)數(shù)發(fā)生電路，其特征在于，所述異或電路由兩輸入的異或邏輯門組成，實(shí)現(xiàn)異或功能。
5.根據(jù)權(quán)利要求2所述的真隨機(jī)數(shù)發(fā)生電路，其特征在于，所述時(shí)鐘電路用于給采樣電路提供時(shí)鐘信號(hào)，對(duì)初級(jí)隨機(jī)數(shù)種子進(jìn)行初級(jí)采樣，從而產(chǎn)生初級(jí)隨機(jī)數(shù)序列。
6.根據(jù)權(quán)利要求2所述的真隨機(jī)數(shù)發(fā)生電路，其特征在于，所述系統(tǒng)時(shí)鐘電路由擴(kuò)散算法邏輯時(shí)鐘提供時(shí)鐘信號(hào)，擴(kuò)散算法邏輯時(shí)鐘為數(shù)字電路實(shí)現(xiàn)的低頻時(shí)鐘，用于對(duì)初級(jí)隨機(jī)數(shù)序列進(jìn)行采樣,產(chǎn)生所需真隨機(jī)數(shù)序列。
7.根據(jù)權(quán)利要求2至6中任一所述的真隨機(jī)數(shù)發(fā)生電路，其特征在于，所述采樣電路包括初級(jí)采樣D觸發(fā)器和次級(jí)采樣D觸發(fā)器，異或電路輸出與采樣電路初級(jí)采樣D觸發(fā)器的輸入端相連接，時(shí)鐘電路的輸出端接入初級(jí)采樣D觸發(fā)器的時(shí)鐘信號(hào)輸入端，對(duì)異或電路輸出端信號(hào)進(jìn)行初級(jí)采樣；初級(jí)采樣D觸發(fā)器輸出端與采樣電路中的次級(jí)采樣D觸發(fā)器的輸入端相連接，系統(tǒng)時(shí)鐘電路的輸出端接入次級(jí)采樣D觸發(fā)器的時(shí)鐘信號(hào)輸入端，從而對(duì)初級(jí)采樣D觸發(fā)器的輸出信號(hào)進(jìn)行采樣，次級(jí)采樣D觸發(fā)器的輸出端即為真隨機(jī)數(shù)序列輸出端。
8.根據(jù)權(quán)利要求2至6中任一所述的真隨機(jī)數(shù)發(fā)生電路，其特征在于，所述時(shí)鐘電路由五個(gè)級(jí)聯(lián)構(gòu)成回路的反相器組成，每個(gè)反相器輸入端點(diǎn)或輸出端點(diǎn)與對(duì)地的MOS管電容相連接，實(shí)現(xiàn)延遲功能，并通過調(diào)節(jié)MOS管電容尺寸實(shí)現(xiàn)所需的輸出頻率。
9.根據(jù)權(quán)利要求2至6中任一所述的真隨機(jī)數(shù)發(fā)生電路，其特征在于，所述振蕩器的主回路為四邊形結(jié)構(gòu)。
【文檔編號(hào)】G06F7/58GK104182202SQ201310192755
【公開日】2014年12月3日 申請(qǐng)日期:2013年5月22日 優(yōu)先權(quán)日:2013年5月22日
【發(fā)明者】劉冬生, 郭亮, 鄒雪城, 苗英豪, 黃剛, 劉子龍 申請(qǐng)人:華中科技大學(xué)