增強(qiáng)型處理器、處理方法和電子設(shè)備的制作方法
【專利摘要】本發(fā)明涉及一種增強(qiáng)型處理器和信息處理方法，所述增強(qiáng)型處理器包括：控制單元，用于根據(jù)當(dāng)前啟動的應(yīng)用或業(yè)務(wù)判斷是否需要啟用硬件加速器，并在判斷需要啟用時，控制所述至少一個硬件加速器運(yùn)行；至少一個硬件加速器，用于實現(xiàn)特定應(yīng)用數(shù)據(jù)的數(shù)據(jù)處理。本發(fā)明增強(qiáng)型處理器和信息處理方法通過優(yōu)化結(jié)構(gòu)，提供了處理器性能。
【專利說明】增強(qiáng)型處理器、處理方法和電子設(shè)備

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及電子設(shè)備【技術(shù)領(lǐng)域】，尤其涉及一種增強(qiáng)型處理器、處理方法和電子設(shè) 備。

【背景技術(shù)】
[0002] 目前，移動智能手機(jī)終端普遍采用應(yīng)用處理器（Application Processor，AP)疊加 通信處理器（Communication Processor,簡稱CP，也稱基帶芯片）的架構(gòu)，其特點(diǎn)是：主體 應(yīng)用功能和通信功能獨(dú)立分開，其基帶芯片CP主要發(fā)展方向是：支持多模共存，如：雙模雙 待，三模三待（支持長期演進(jìn)（LTE, Long Term Evolution)的高速數(shù)據(jù)下載）等,但應(yīng)用 處理器AP的發(fā)展方向卻有些極端：在較短的時間內(nèi)AP的主頻從800MH不斷攀升到2. 5G， CPU內(nèi)核數(shù)量也從單核發(fā)展到四核，而且實現(xiàn)這些目標(biāo)僅僅不到3年的時間，并且這種極端 的發(fā)展趨勢還在繼續(xù)。
[0003] 本發(fā)明的發(fā)明人在實現(xiàn)本發(fā)明的過程中，發(fā)現(xiàn)現(xiàn)有技術(shù)至少存在如下技術(shù)缺陷：
[0004] 1)AP涵蓋的功能過多，分工不清晰，總線又過于復(fù)雜（高通8960支持8條總線之 多），有些功能應(yīng)用反而效率低下。
[0005] 2)AP管理范圍太廣，大到內(nèi)置ISP功能，小到觸摸屏和多Sensor(傳感器）的控 制，以至于AP忙忙碌碌，能夠空閑的時間很少，不利于節(jié)電的管理。
[0006] 3)移動終端朝著智能方向發(fā)展，像圖像，語音及手勢識別等技術(shù)，涉及超大的數(shù)據(jù) 量和復(fù)雜的算法，如果均由AP來處理，僅通過提高處理器的主頻，一味提高CPU核的數(shù)量， 依然會很難滿足基于此技術(shù)的應(yīng)用需求。


【發(fā)明內(nèi)容】

[0007] 本發(fā)明所要解決的技術(shù)問題是提供一種增強(qiáng)型處理器和信息處理方法，以解決現(xiàn) 有處理器性能提下的技術(shù)問題。
[0008] 為了解決上述技術(shù)問題，本發(fā)明提供了一種增強(qiáng)型處理器，應(yīng)用于電子設(shè)備，所述 增強(qiáng)型處理器包括：
[0009] 控制單元，用于根據(jù)當(dāng)前啟動的應(yīng)用或業(yè)務(wù)判斷是否需要啟用硬件加速器，并在 判斷需要啟用時，控制所述至少一個硬件加速器運(yùn)行；
[0010] 至少一個硬件加速器，用于實現(xiàn)特定應(yīng)用數(shù)據(jù)的數(shù)據(jù)處理。
[0011] 進(jìn)一步地，所述硬件加速器的數(shù)量大于或等于2,不同硬件加速器實現(xiàn)不同應(yīng)用數(shù) 據(jù)的數(shù)據(jù)處理，所述控制單元還用于在判斷需要啟用硬件加速器時，根據(jù)當(dāng)前啟動的應(yīng)用 或業(yè)務(wù)確定要啟用的硬件加速器。
[0012] 進(jìn)一步地，所述增強(qiáng)型處理器還包括多管道連通器，與控制單元和硬件加速器連 接，用于提供至少一個傳輸通道；
[0013] 所述控制單元選擇至少一個傳輸通道控制所述至少一個硬件加速器運(yùn)行。
[0014] 進(jìn)一步地，所述控制單元選擇不同的傳輸通道并行控制不同的硬件加速器。
[0015] 進(jìn)一步地，所述硬件加速器包括數(shù)據(jù)處理單元、選擇輸出單元、功能數(shù)據(jù)主通道和 共享數(shù)據(jù)輔通道；所述數(shù)據(jù)處理單元用于進(jìn)行數(shù)據(jù)處理得到中間數(shù)據(jù)處理結(jié)果和/或最終 數(shù)據(jù)處理結(jié)果，所述選擇輸出單元用于基于控制單元的控制選擇功能數(shù)據(jù)主通道輸出最終 數(shù)據(jù)處理結(jié)果，以及選擇共享數(shù)據(jù)輔通道輸出中間數(shù)據(jù)處理結(jié)果。
[0016] 進(jìn)一步地，不同硬件加速器之間的共享數(shù)據(jù)輔通道直接連接或通過所述多通道連 通器連接。
[0017] 進(jìn)一步地，所述應(yīng)用數(shù)據(jù)是圖像數(shù)據(jù)、語音識別數(shù)據(jù)或手勢識別數(shù)據(jù)。
[0018] 為解決上述技術(shù)問題，本發(fā)明還提供了一種電子設(shè)備，所述電子設(shè)備包括如上所 述的增強(qiáng)型處理器和應(yīng)用處理器。
[0019] 為解決上述技術(shù)問題，本發(fā)明還提供了一種信息處理方法，應(yīng)用于電子設(shè)備，所述 電子設(shè)備包括至少一個用于實現(xiàn)特定應(yīng)用數(shù)據(jù)的數(shù)據(jù)處理的硬件加速器和控制單元，該方 法包括：
[0020] 控制單元根據(jù)當(dāng)前啟動的應(yīng)用或業(yè)務(wù)判斷是否需要啟用硬件加速器；
[0021] 在判斷需要啟用時，所述控制單元控制所述至少一個硬件加速器運(yùn)行。
[0022] 為解決上述技術(shù)問題，本發(fā)明還提供了所述硬件加速器的數(shù)量大于或等于2,不同 硬件加速器實現(xiàn)不同應(yīng)用數(shù)據(jù)的數(shù)據(jù)處理，控制所述至少一個硬件加速器運(yùn)行前，該方法 還包括所述控制單元根據(jù)當(dāng)前啟動的應(yīng)用或業(yè)務(wù)確定要啟用的硬件加速器。
[0023] 進(jìn)一步地，所述增強(qiáng)型處理器還包括用于提供至少一個傳輸通道的多管道連通 器，所述多管道連通器與控制單元和硬件加速器連接；
[0024] 所述控制單元選擇至少一個傳輸通道控制所述至少一個硬件加速器運(yùn)行。
[0025] 進(jìn)一步地，所述控制單元選擇不同的傳輸通道并行控制不同的硬件加速器。
[0026] 進(jìn)一步地，所述硬件加速器包括功能數(shù)據(jù)主通道和共享數(shù)據(jù)輔通道，所述控制單 元控制所述至少一個硬件加速器運(yùn)行包括 ：
[0027] 第一硬件加速器進(jìn)行數(shù)據(jù)處理得到中間數(shù)據(jù)處理結(jié)果和/或最終數(shù)據(jù)處理結(jié)果；
[0028] 第一硬件加速器基于所述控制單元的控制選擇所述功能數(shù)據(jù)主通道輸出最終數(shù) 據(jù)處理結(jié)果和/或選擇共享數(shù)據(jù)輔通道向第二硬件加速器輸出中間數(shù)據(jù)處理結(jié)果。
[0029] 進(jìn)一步地，不同硬件加速器之間的共享數(shù)據(jù)輔通道直接連接或通過所述多通道連 通器連接。
[0030] 與現(xiàn)有技術(shù)相比，本發(fā)明增強(qiáng)型處理器和信息處理方法，采用至少一個硬件加速 器，在控制單元的控制下能夠有效協(xié)同應(yīng)用處理器（AP)進(jìn)行合理分工，使系統(tǒng)結(jié)構(gòu)優(yōu)化， 提升原本效率低下的功能應(yīng)用。
[0031] 本發(fā)明的其它特征和優(yōu)點(diǎn)將在隨后的說明書中闡述，并且，部分地從說明書中變 得顯而易見，或者通過實施本發(fā)明而了解。本發(fā)明的目的和其他優(yōu)點(diǎn)可通過在說明書、權(quán)利 要求書以及附圖中所特別指出的結(jié)構(gòu)來實現(xiàn)和獲得。

【專利附圖】

【附圖說明】
[0032] 附圖用來提供對本發(fā)明技術(shù)方案的進(jìn)一步理解，并且構(gòu)成說明書的一部分，與本 申請的實施例一起用于解釋本發(fā)明的技術(shù)方案，并不構(gòu)成對本發(fā)明技術(shù)方案的限制。
[0033] 圖1是本發(fā)明增強(qiáng)型處理器實施例1的模塊結(jié)構(gòu)示意圖；
[0034] 圖2是本發(fā)明增強(qiáng)型處理器實施例1的又一模塊結(jié)構(gòu)示意圖；
[0035] 圖3是本發(fā)明增強(qiáng)型處理器應(yīng)用實例的示意圖；
[0036] 圖4是本發(fā)明增強(qiáng)型處理器實施例3的模塊結(jié)構(gòu)示意圖；
[0037] 圖5是本發(fā)明電子設(shè)備的應(yīng)用實例示意圖；
[0038] 圖6是本發(fā)明信息處理方法實施例1的示意圖；
[0039] 圖7是圖6中步驟602的流程示意圖。

【具體實施方式】
[0040] 為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，下文中將結(jié)合附圖對本發(fā)明 的實施例進(jìn)行詳細(xì)說明。需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中 的特征可以相互任意組合。
[0041] 實施例1
[0042] 本發(fā)明增強(qiáng)型處理器（Enhance Processor,增強(qiáng)型處理器），應(yīng)用于電子設(shè)備，如 圖1所示，所述增強(qiáng)型處理器包括：
[0043] 控制單元，用于根據(jù)當(dāng)前啟動的應(yīng)用或業(yè)務(wù)判斷是否需要啟用硬件加速器，并在 判斷需要啟用時，控制所述至少一個硬件加速器運(yùn)行；
[0044] 控制單元根據(jù)應(yīng)用功能需求，完成整體控制和并行仲裁控制，有別于目前通用處 理器的仲裁方法。具體地，控制單元可由中央處理器（CPU)和系統(tǒng)控制模塊（system Ctrl) 實現(xiàn)，其中CPU可識別來自應(yīng)用的指令，向系統(tǒng)控制模塊發(fā)送控制指令；所述系統(tǒng)控制模塊 用于基于CPU的控制指令生成控制信號，實現(xiàn)對硬件加速器的控制。
[0045] 所述中央處理器可以使用ARM (Advanced RISC Machines,高級精簡指令集機(jī)器） CPU(Central Processing Unit,中央處理器），可以是偏重于實時要求的如R系列CPU,也 包括其他公司類似的CPU ARM Contex系列。
[0046] 至少一個硬件加速器，用于實現(xiàn)特定應(yīng)用數(shù)據(jù)的數(shù)據(jù)處理。
[0047] 本發(fā)明中硬件加速器也稱為硬件引擎，當(dāng)應(yīng)用手機(jī)這種電子設(shè)備時，如圖3所示， 可配置包括但不限于如下一個或多個硬件加速器 ：
[0048] 多路圖像并行硬件加速器：用于支持多路圖像并行前后處理，如多攝像頭應(yīng)用，3D 拍照，攝像；手勢識別等。
[0049] 圖像安全硬件加速器：用于支持圖像版權(quán)保護(hù)，圖像數(shù)據(jù)加解密處理應(yīng)用。
[0050] H. 264編解碼硬件加速器：用于支持圖像主流的編解碼，協(xié)助解決AP編解碼不便， 或不夠的應(yīng)用場景，如圖像錄制等應(yīng)用。
[0051] 終端語音識別硬件加速器：用于支持語音的終端識別，實現(xiàn)語音控制或語音的輔 助交互，如通訊錄，記事本，日程有限特征信息實現(xiàn)字幕提示，輔助用戶應(yīng)用。
[0052] 觸摸、感應(yīng)器外設(shè)加速器：用于支持觸摸或感應(yīng)器外設(shè)的應(yīng)用處理，如復(fù)雜的條件 式多組合觸控操作或Sensors設(shè)定。
[0053] 以上給出了 5種硬件引擎，而實際應(yīng)用中則可根據(jù)需要進(jìn)行增加或減少。
[0054] 根據(jù)具體的實現(xiàn)，優(yōu)選地，所述硬件加速器的數(shù)量大于或等于2,不同硬件加速器 實現(xiàn)不同應(yīng)用數(shù)據(jù)的數(shù)據(jù)處理，所述控制單元還用于在判斷需要啟用硬件加速器時，根據(jù) 當(dāng)前啟動的應(yīng)用或業(yè)務(wù)確定要啟用的硬件加速器。
[0055] 具體地，如圖2所示，所述硬件加速器包括數(shù)據(jù)處理單元、選擇輸出單元、功能數(shù) 據(jù)主通道和共享數(shù)據(jù)輔通道，所述數(shù)據(jù)處理單元用于進(jìn)行數(shù)據(jù)處理得到中間數(shù)據(jù)處理結(jié)果 和/或最終數(shù)據(jù)處理結(jié)果，所述選擇輸出單元用于基于控制單元的控制選擇功能數(shù)據(jù)主通 道輸出最終數(shù)據(jù)處理結(jié)果，以及選擇共享數(shù)據(jù)輔通道輸出中間數(shù)據(jù)處理結(jié)果。
[0056] 具體地，數(shù)據(jù)處理單元可有若干個分別實現(xiàn)不同處理環(huán)節(jié)的數(shù)據(jù)處理子單元組 成。每個數(shù)據(jù)處理子單元還可以將本子單元處理后的數(shù)據(jù)連接到選擇輸出單元，根據(jù)需要 可選擇的以數(shù)據(jù)共享輔通道的方式傳輸?shù)狡渌布蚕韱卧?，滿足共享需求。
[0057] 該實施例中，不同硬件加速器之間的共享數(shù)據(jù)輔通道直接連接，以實現(xiàn)不同硬件 加速器之間的中間數(shù)據(jù)處理結(jié)果的共享。
[0058] 比如多路圖像硬件引擎，其主功能是完成圖像識別，中間結(jié)果是圖像的預(yù)處理，其 預(yù)處理的圖像也可共享給圖像編碼硬件引擎進(jìn)行編碼壓縮達(dá)到共享，實現(xiàn)圖像識別和圖像 壓縮，圖像的預(yù)處理則是雙方的數(shù)據(jù)共享。
[0059] 圖3中，僅示出了 5種功能硬件引擎，盡管功能目標(biāo)不同，但都遵循相同的傳輸協(xié) 議，以達(dá)到各個硬件引擎之間能協(xié)調(diào)的工作和交互，
[0060] 優(yōu)選地，如圖3所示，所述增強(qiáng)型處理器還可以增加以下結(jié)構(gòu)，以提高處理性能：
[0061] RAM模塊：容量小，用于增強(qiáng)型處理器系統(tǒng)數(shù)據(jù)緩存。
[0062] DDR控制器（DDR Ctrl):容量較大的數(shù)據(jù)存儲，用于增強(qiáng)型處理器操作系統(tǒng)數(shù)據(jù) 和硬件引擎等處理的圖像數(shù)據(jù)的緩存。
[0063] I/O接口：外部接口連接，可以是MIPI，SDI0，PCIe等總線接口，用于同其他處理器 連接傳輸，如AP等。
[0064] 本實施例1的方案中，增強(qiáng)型處理器采用至少一個硬件加速器來實現(xiàn)對特定應(yīng)用 數(shù)據(jù)的處理，應(yīng)用于電子設(shè)備時，可與應(yīng)用處理器實現(xiàn)較好的負(fù)荷分擔(dān)，提高應(yīng)用處理速 度，另硬件加速器不僅可輸出其最終數(shù)據(jù)處理結(jié)果，還可在硬件加速器之間實現(xiàn)中間數(shù)據(jù) 處理結(jié)果的共享。
[0065] 實施例2
[0066] 本發(fā)明增強(qiáng)型處理器，應(yīng)用于電子設(shè)備，如圖4所示，所述增強(qiáng)型處理器包括控制 單元、至少一個硬件加速器以及與控制單元和硬件加速器連接的多管道連通器，其中：
[0067] 多管道連通器（本文中也稱為Matrix)，用于提供至少一個傳輸通道；
[0068] Matrix為并行多路的管道連通器，這些管道可以是總線接口也可以是非總線接口 如FIFO等數(shù)據(jù)接口。
[0069] 控制單元，用于根據(jù)當(dāng)前啟動的應(yīng)用或業(yè)務(wù)判斷是否需要啟用硬件加速器，并在 判斷需要啟用時，選擇至少一個傳輸通道控制所述至少一個硬件加速器運(yùn)行；
[0070] 至少一個硬件加速器，用于實現(xiàn)特定應(yīng)用數(shù)據(jù)的數(shù)據(jù)處理。
[0071] 根據(jù)具體的實現(xiàn)，優(yōu)選地，所述硬件加速器的數(shù)量大于或等于2,不同硬件加速器 實現(xiàn)不同應(yīng)用數(shù)據(jù)的數(shù)據(jù)處理，所述控制單元還用于在判斷需要啟用硬件加速器時，根據(jù) 當(dāng)前啟動的應(yīng)用或業(yè)務(wù)確定要啟用的硬件加速器。
[0072] 優(yōu)選地，所述控制單元選擇不同的傳輸通道并行控制不同的硬件加速器。
[0073] 具體地，如上文所述，所述硬件加速器包括數(shù)據(jù)處理單元、選擇輸出單元、功能數(shù) 據(jù)主通道和共享數(shù)據(jù)輔通道，所述數(shù)據(jù)處理單元用于進(jìn)行數(shù)據(jù)處理得到中間數(shù)據(jù)處理結(jié)果 和/或最終數(shù)據(jù)處理結(jié)果，所述選擇輸出單元用于基于控制單元的控制選擇功能數(shù)據(jù)主通 道輸出最終數(shù)據(jù)處理結(jié)果，以及選擇共享數(shù)據(jù)輔通道輸出中間數(shù)據(jù)處理結(jié)果。
[0074] 具體地，數(shù)據(jù)處理單元可有若干個分別實現(xiàn)不同處理環(huán)節(jié)的數(shù)據(jù)處理子單元組 成。每個數(shù)據(jù)處理子單元還可以將本子單元處理后的數(shù)據(jù)連接到選擇輸出單元，根據(jù)需要 可選擇的以數(shù)據(jù)共享輔通道的方式通過多管道連通器傳輸?shù)狡渌布蚕韱卧瑵M足共享 需求。
[0075] 該實施例2中，不同硬件加速器之間的共享數(shù)據(jù)輔通道通過所述多通道連通器連 接。
[0076] 本實施例中，當(dāng)存在至少兩個硬件加速器時，盡管功能目標(biāo)不同，但都遵循相同的 傳輸協(xié)議，以達(dá)到各個硬件引擎連接到多管道連通器（Matrix)之間能協(xié)調(diào)的工作和交互。
[0077] 本實施例增強(qiáng)型處理器，采用多管道連通器（Matrix)替代傳統(tǒng)的總線結(jié)構(gòu)，可實 現(xiàn)低頻，高帶寬，低功耗的目的；傳統(tǒng)總線只能分時復(fù)用，而采用Matrix結(jié)構(gòu)可實現(xiàn)整體并 行，提高處理性能；不同硬件加速器共享中間數(shù)據(jù)處理結(jié)果，實現(xiàn)了數(shù)據(jù)處理的復(fù)用，提高 了效率。
[0078] 另外，本發(fā)明還提供了一種電子設(shè)備，所述電子設(shè)備包括如上所述的增強(qiáng)型處理 器和應(yīng)用處理器，所述應(yīng)用處理器用于實現(xiàn)系統(tǒng)管理，所述增強(qiáng)型處理器。
[0079] 所述電子設(shè)備還包括通信處理器，用于實現(xiàn)通信處理。
[0080] 具體應(yīng)用中，電子設(shè)備如移動終端，將基于圖像輸入量很大，實時要求很高，不便 應(yīng)用處理器（AP)實現(xiàn)或?qū)崿F(xiàn)很困難的功能交由增強(qiáng)型處理器（EP)來完成，AP則著重完成 系統(tǒng)文件管理，網(wǎng)絡(luò)及協(xié)議，網(wǎng)絡(luò)瀏覽，媒體及游戲等應(yīng)用。通過合理的搭配分工，實現(xiàn)一個 最優(yōu)的移動智能手機(jī)平臺方案：AP+CP+EP。
[0081] 該應(yīng)用實例的電子設(shè)備，如圖5所示，主要由多模通信處理器CP+應(yīng)用處理器AP+ 增強(qiáng)型處理器EP組成。多模通信處理器CP保持原AP+CP架構(gòu)的功能特性，AP將多路攝 像頭，多路Sensors，音頻部分以及觸摸控制交由EP管理，并對一些主流的特色功能進(jìn)行增 強(qiáng)，而AP更專注系統(tǒng)文件管理，網(wǎng)絡(luò)及協(xié)議，網(wǎng)絡(luò)瀏覽，媒體及游戲等應(yīng)用，經(jīng)過合理的分 工，使得本發(fā)明的平臺方案更加高效，可擴(kuò)展性也更強(qiáng)，是一種很優(yōu)的未來移動智能手機(jī)平 臺解決方案，符合用戶未來的實際需求。
[0082] 圖中，硬件引擎涉及運(yùn)算需要外部DSP完成情況，這里RAM可作為DSP程序和數(shù)據(jù) 緩沖，也可作為硬件引擎臨時數(shù)據(jù)緩沖。
[0083] 基于上述實施例1的增強(qiáng)型處理器，本發(fā)明還提供了一種信息處理方法，應(yīng)用于 電子設(shè)備，如圖6所示，該方法包括：
[0084] 步驟601 :控制單元根據(jù)當(dāng)前啟動的應(yīng)用或業(yè)務(wù)判斷是否需要啟用硬件加速器；
[0085] 步驟602 :在判斷需要啟用時，所述控制單元控制所述至少一個硬件加速器運(yùn)行。
[0086] 具體地，第一硬件加速器實現(xiàn)第一應(yīng)用數(shù)據(jù)的數(shù)據(jù)處理，第二硬件加速器實現(xiàn)第 二應(yīng)用數(shù)據(jù)的數(shù)據(jù)處理；所述控制單元控制所述至少一個硬件加速器運(yùn)行包括，控制所述 第一、第二硬件加速器共享中間數(shù)據(jù)處理結(jié)果，即控制第一或第二硬件加速器輸出中間數(shù) 據(jù)處理結(jié)果至第二或第一硬件加速器。
[0087] 優(yōu)選地，所述硬件加速器的數(shù)量大于或等于2,不同硬件加速器實現(xiàn)不同應(yīng)用數(shù)據(jù) 的數(shù)據(jù)處理，控制所述至少一個硬件加速器運(yùn)行前，該方法還包括：所述控制單元根據(jù)當(dāng)前 啟動的應(yīng)用或業(yè)務(wù)確定要啟用的硬件加速器。
[0088] 基于上文中的增強(qiáng)型處理器實施例2,即相對于實施例1，增強(qiáng)型處理器還包括用 于提供至少一個傳輸通道的多管道連通器，所述多管道連通器與控制單元和硬件加速器連 接；
[0089] 步驟602中，所述控制單元選擇至少一個傳輸通道控制所述至少一個硬件加速器 運(yùn)行。
[0090] 可選地，所述控制單元選擇不同的傳輸通道并行控制不同的硬件加速器。
[0091] 在前述增強(qiáng)型處理器實施例1和實施例2中，所述硬件加速器包括功能數(shù)據(jù)主通 道和共享數(shù)據(jù)輔通道，具體地，如圖7所示，所述控制單元控制所述至少一個硬件加速器運(yùn) 行包括：
[0092] 步驟701 :第一硬件加速器進(jìn)行數(shù)據(jù)處理得到中間數(shù)據(jù)處理結(jié)果和/或最終數(shù)據(jù) 處理結(jié)果；
[0093] 步驟702 :第一硬件加速器基于所述控制單元的控制選擇所述功能數(shù)據(jù)主通道輸 出最終數(shù)據(jù)處理結(jié)果和/或選擇共享數(shù)據(jù)輔通道向第二硬件加速器輸出中間數(shù)據(jù)處理結(jié) 果。
[0094] 不同硬件加速器之間的共享數(shù)據(jù)輔通道直接連接或通過所述多通道連通器連接。
[0095] 在附圖的流程圖示出的步驟可以在諸如一組計算機(jī)可執(zhí)行指令的計算機(jī)系統(tǒng)中 執(zhí)行。并且，雖然在流程圖中示出了邏輯順序，但是在某些情況下，可以以不同于此處的順 序執(zhí)行所示出或描述的步驟。
[0096] 本發(fā)明的一個實施例至少具有如下優(yōu)點(diǎn)：
[0097] 本發(fā)明實施例提供的增強(qiáng)型處理器，系統(tǒng)結(jié)構(gòu)優(yōu)化，采用至少一個硬件加速器，在 控制單元的控制下能夠有效協(xié)同應(yīng)用處理器（AP)進(jìn)行合理分工，提升原本效率低下的功 能應(yīng)用。
[0098] 本發(fā)明實施例提供的增強(qiáng)型處理器，可對多路攝像頭，觸摸屏和多Sensor的輸入 及音頻的整體管理，極大的提升AP空閑時間，降低功耗，也利于平臺整體節(jié)電策略。
[0099] 本發(fā)明實施例提供的增強(qiáng)型處理器，采用獨(dú)立并行的硬件引擎設(shè)計，將超大數(shù)據(jù) 量和復(fù)雜的算法的圖像，語音及手勢識別等功能應(yīng)用，進(jìn)行專用模塊設(shè)計，效率高，同時也 極大減輕原本對AP性能的盲目需求；
[0100] 基于本發(fā)明實施例提供的增強(qiáng)型處理器實現(xiàn)的手機(jī)平臺方案，整體方案更加合理 優(yōu)化，同時還強(qiáng)化用戶如3D拍照攝像，語音，圖像及手勢識別等特色功能應(yīng)用，符合用戶的 主流需求，相比AP的頻繁升級換代，其性價比更高。
[0101] 本領(lǐng)域的技術(shù)人員應(yīng)該明白，上述的本申請實施例所提供的裝置和/或系統(tǒng)的各 組成部分，以及方法中的全部或部分步驟可通過程序來指令相關(guān)硬件完成，所述程序可以 存儲于計算機(jī)可讀存儲介質(zhì)中，如只讀存儲器、磁盤或光盤等。它們可以集中在單個的計算 裝置上，或者分布在多個計算裝置所組成的網(wǎng)絡(luò)上?？蛇x地，它們可以用計算裝置可執(zhí)行的 程序代碼來實現(xiàn)。從而，可以將它們存儲在存儲裝置中由計算裝置來執(zhí)行，或者將它們分別 制作成各個集成電路模塊，或者將它們中的多個模塊或步驟制作成單個集成電路模塊來實 現(xiàn)。這樣，本發(fā)明不限制于任何特定的硬件和軟件結(jié)合。
[0102] 本發(fā)明實施例中所描述的各種單元、模塊僅是根據(jù)其功能進(jìn)行劃分的一種示例， 可理解地，在系統(tǒng)/裝置/設(shè)備實現(xiàn)相同功能的情況下，本領(lǐng)域技術(shù)人員可給出一種或多種 其他功能劃分方式，在具體應(yīng)用時可將其中任意一個或多個功能模塊采用一個功能實體裝 置或單元實現(xiàn)，不可否認(rèn)地，以上變換方式均在本申請保護(hù)范圍之內(nèi)。
[0103] 雖然本發(fā)明所揭露的實施方式如上，但所述的內(nèi)容僅為便于理解本發(fā)明而采用的 實施方式，并非用以限定本發(fā)明。任何本發(fā)明所屬領(lǐng)域內(nèi)的技術(shù)人員，在不脫離本發(fā)明所揭 露的精神和范圍的前提下，可以在實施的形式及細(xì)節(jié)上進(jìn)行任何的修改與變化，但本發(fā)明 的專利保護(hù)范圍，仍須以所附的權(quán)利要求書所界定的范圍為準(zhǔn)。
【權(quán)利要求】
1. 一種增強(qiáng)型處理器，應(yīng)用于電子設(shè)備，其特征在于，所述增強(qiáng)型處理器包括： 控制單元，用于根據(jù)當(dāng)前啟動的應(yīng)用或業(yè)務(wù)判斷是否需要啟用硬件加速器，并在判斷 需要啟用時，控制所述至少一個硬件加速器運(yùn)行； 至少一個硬件加速器，用于實現(xiàn)特定應(yīng)用數(shù)據(jù)的數(shù)據(jù)處理。
2. 如權(quán)利要求1所述的增強(qiáng)型處理器，其特征在于：所述硬件加速器的數(shù)量大于或等 于2,不同硬件加速器實現(xiàn)不同應(yīng)用數(shù)據(jù)的數(shù)據(jù)處理，所述控制單元還用于在判斷需要啟用 硬件加速器時，根據(jù)當(dāng)前啟動的應(yīng)用或業(yè)務(wù)確定要啟用的硬件加速器。
3. 如權(quán)利要求1或2所述的增強(qiáng)型處理器，其特征在于：所述增強(qiáng)型處理器還包括多 管道連通器，與控制單元和硬件加速器連接，用于提供至少一個傳輸通道； 所述控制單元選擇至少一個傳輸通道控制所述至少一個硬件加速器運(yùn)行。
4. 如權(quán)利要求3所述的增強(qiáng)型處理器，其特征在于：所述控制單元選擇不同的傳輸通 道并行控制不同的硬件加速器。
5. 如權(quán)利要求3所述的增強(qiáng)型處理器，其特征在于：所述硬件加速器包括數(shù)據(jù)處理單 元、選擇輸出單元、功能數(shù)據(jù)主通道和共享數(shù)據(jù)輔通道；所述數(shù)據(jù)處理單元用于進(jìn)行數(shù)據(jù)處 理得到中間數(shù)據(jù)處理結(jié)果和/或最終數(shù)據(jù)處理結(jié)果，所述選擇輸出單元用于基于控制單元 的控制選擇功能數(shù)據(jù)主通道輸出最終數(shù)據(jù)處理結(jié)果，以及選擇共享數(shù)據(jù)輔通道輸出中間數(shù) 據(jù)處理結(jié)果。
6. 如權(quán)利要求5所述的增強(qiáng)型處理器，其特征在于：不同硬件加速器之間的共享數(shù)據(jù) 輔通道直接連接或通過所述多通道連通器連接。
7. 如權(quán)利要求1所述的增強(qiáng)型處理器，其特征在于：所述應(yīng)用數(shù)據(jù)是圖像數(shù)據(jù)、語音識 別數(shù)據(jù)或手勢識別數(shù)據(jù)。
8. -種電子設(shè)備，其特征在于：所述電子設(shè)備包括如權(quán)利要求1至7中任一項所述的 增強(qiáng)型處理器和應(yīng)用處理器。
9. 一種信息處理方法，應(yīng)用于電子設(shè)備，其特征在于，所述電子設(shè)備包括至少一個用于 實現(xiàn)特定應(yīng)用數(shù)據(jù)的數(shù)據(jù)處理的硬件加速器和控制單元，該方法包括： 控制單元根據(jù)當(dāng)前啟動的應(yīng)用或業(yè)務(wù)判斷是否需要啟用硬件加速器； 在判斷需要啟用時，所述控制單元控制所述至少一個硬件加速器運(yùn)行。
10. 如權(quán)利要求9所述的方法，其特征在于：所述硬件加速器的數(shù)量大于或等于2,不同 硬件加速器實現(xiàn)不同應(yīng)用數(shù)據(jù)的數(shù)據(jù)處理，控制所述至少一個硬件加速器運(yùn)行前，該方法 還包括所述控制單元根據(jù)當(dāng)前啟動的應(yīng)用或業(yè)務(wù)確定要啟用的硬件加速器。
11. 如權(quán)利要求9或10所述的方法，其特征在于：所述增強(qiáng)型處理器還包括用于提供 至少一個傳輸通道的多管道連通器，所述多管道連通器與控制單元和硬件加速器連接； 所述控制單元選擇至少一個傳輸通道控制所述至少一個硬件加速器運(yùn)行。
12. 如權(quán)利要求11所述的方法，其特征在于：所述控制單元選擇不同的傳輸通道并行 控制不同的硬件加速器。
13. 如權(quán)利要求11所述的方法，其特征在于：所述硬件加速器包括功能數(shù)據(jù)主通道和 共享數(shù)據(jù)輔通道，所述控制單元控制所述至少一個硬件加速器運(yùn)行包括： 第一硬件加速器進(jìn)行數(shù)據(jù)處理得到中間數(shù)據(jù)處理結(jié)果和/或最終數(shù)據(jù)處理結(jié)果； 第一硬件加速器基于所述控制單元的控制選擇所述功能數(shù)據(jù)主通道輸出最終數(shù)據(jù)處 理結(jié)果和/或選擇共享數(shù)據(jù)輔通道向第二硬件加速器輸出中間數(shù)據(jù)處理結(jié)果。
14.如權(quán)利要求9所述的方法，其特征在于：不同硬件加速器之間的共享數(shù)據(jù)輔通道直 接連接或通過所述多通道連通器連接。
【文檔編號】G06F15/82GK104142907SQ201310172766
【公開日】2014年11月12日 申請日期:2013年5月10日 優(yōu)先權(quán)日:2013年5月10日
【發(fā)明者】嚴(yán)小平 申請人:聯(lián)想(北京)有限公司