專利名稱：高性能異構(gòu)并行計算機(jī)的最大功耗控制方法
技術(shù)領(lǐng)域：
本發(fā)明主要涉及到高性能計算機(jī)的設(shè)計領(lǐng)域，特指一種適用于高性能異構(gòu)并行計算機(jī)的功耗控制方法。
背景技術(shù)：
異構(gòu)并行系統(tǒng)通過集成通用處理器和高效能(單位功耗的計算性能)專用處理器，在具備高峰值性能的同時，有效提高了系統(tǒng)整體效能，已成為高性能計算機(jī)發(fā)展的重要趨勢之一。雖然異構(gòu)并行系統(tǒng)具有更高的峰值效能，但是系統(tǒng)絕對功耗依然很高。過高的功耗給系統(tǒng)封裝、供電和散熱帶來極大的挑戰(zhàn)，因此功耗不僅是系統(tǒng)優(yōu)化的重要目標(biāo)，而逐漸成為決定系統(tǒng)設(shè)計的重要約束條件之一。在2012年6月發(fā)布的T0P500排名中，前五臺高性能計算機(jī)的系統(tǒng)平均功耗達(dá)到6.39MW。因此，近年來大量研究關(guān)注如何在滿足系統(tǒng)最大功耗約束的條件下優(yōu)化系統(tǒng)執(zhí)行性能，稱為最大功耗管理方法(peak power management)；然而，已有的功耗管理方法大都面向同構(gòu)并行系統(tǒng)，未考慮不同計算單元間的速度或功耗差異，使之難以高效應(yīng)用于基于加速部件的異構(gòu)并行系統(tǒng)。如圖1所示，為典型異構(gòu)并行系統(tǒng)的原理示意圖，系統(tǒng)由四個計算模塊組成，每個計算模塊中均包含有數(shù)個主處理器和多種類型的加速部件。未來異構(gòu)并行系統(tǒng)可能包含更多種類的計算資源，例如包括通用CPU、GPU、MIC或FPGA (Field Programmable Gate-Array)等等。通常，加速部件只負(fù)責(zé)執(zhí)行特定計算任務(wù)，而不具備完整的任務(wù)管理和調(diào)度機(jī)制，因此加速部件大都需要在通用微處理器(即主處理器)的控制下執(zhí)行。在當(dāng)前主流異構(gòu)并行編程模型中，多線程并行程序的每個線程應(yīng)映射在主處理器上，而主處理器負(fù)責(zé)將線程內(nèi)的特定計算過程加載到加速部件上執(zhí)行。在當(dāng)前主流異構(gòu)并行編程模型中，多線程并行程序的每個線程應(yīng)映射在主處理器上，而主處理器負(fù)責(zé)將線程內(nèi)的特定計算過程加載到加速部件上執(zhí)行。將執(zhí)行同一應(yīng)用程序的主處理器和加速部件構(gòu)成的處理器集合稱為異構(gòu)處理引擎(HeterogeneousProcessing Engine,簡稱ΗΡΕ)。以圖1為例,系統(tǒng)中有兩個并行作業(yè)并發(fā)執(zhí)行,作業(yè)O占用一個計算模塊，而作業(yè)I占用兩個計算模塊，系統(tǒng)中其他計算單元處于空閑狀態(tài)。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題就在于:針對現(xiàn)有技術(shù)存在的技術(shù)問題，本發(fā)明提供一種原理簡單、操作簡便、能夠優(yōu)化并行系統(tǒng)執(zhí)行性能、縮短任務(wù)執(zhí)行時間、提高系統(tǒng)運(yùn)行能效的高性能異構(gòu)并行計算機(jī)的最大功耗控制方法。為解決上述技術(shù)問題，本發(fā)明采用以下技術(shù)方案:—種高性能異構(gòu)并行計算機(jī)的最大功耗控制方法，首先系統(tǒng)級功耗控制器在給定系統(tǒng)功耗約束的條件下，根據(jù)不同應(yīng)用程序?qū)ο到y(tǒng)整體效能的貢獻(xiàn)和各并發(fā)作業(yè)的執(zhí)行效能將功耗總額分配給并發(fā)執(zhí)行的多個異構(gòu)處理引擎HPE;然后，異構(gòu)處理引擎功耗控制器采用應(yīng)用感知的功耗控制策略，通過協(xié)調(diào)并行任務(wù)劃分和處理器頻率調(diào)節(jié)方法，將功耗ρΗΡΕ分配給異構(gòu)處理引擎HPE內(nèi)的異構(gòu)處理器。作為本發(fā)明的進(jìn)一步改進(jìn):所述系統(tǒng)級功耗控制器采集固定周期監(jiān)測系統(tǒng)中各類處理器的運(yùn)行狀態(tài)，以每秒完成的指令數(shù)BIPS作為衡量處理器執(zhí)行速度的指標(biāo)，利用計數(shù)器以固定周期采樣應(yīng)用程序在特定處理器上每秒完成的指令數(shù)BIPS，再通過功耗采樣傳感器監(jiān)測處理器動態(tài)運(yùn)行功耗。所述系統(tǒng)級功耗控制器采用效能優(yōu)先的系統(tǒng)級功耗分配策略，具體流程如下:2.1、將異構(gòu)處理引擎HPE中加速部件的運(yùn)行速度歸一化為主處理器的速度，在同一基準(zhǔn)下衡量異構(gòu)處理引擎HPE的執(zhí)行性能；記異構(gòu)處理引擎HPE中主處理器每秒完成的指令數(shù)為BIPtl,將主處理器和任意加速部件在當(dāng)前運(yùn)行頻率下的執(zhí)行速度分別記為V。和Vk，其中1≤k≤nPRO-Ι，那么得到加速部件等效每秒完成的指令數(shù)BIPk = BIP0XVkA0,因此單個異構(gòu)處理引擎HPE的速度為:bffPE = BIP0 X其中nPRO表示異構(gòu)處理引擎HPE中包含的處理器數(shù)量；2.2、以相對執(zhí)行速度描述應(yīng)用程序執(zhí)行特征，相對執(zhí)行速度定義為當(dāng)前頻率下BIPS與處理器最高頻率下BIPS的比值，即:rbHPE = bHPE/bHPE*其中，bHPE*表示所有處理器均運(yùn)行在最高頻率下HPE的BIPS值；2.3、記該頻率下異構(gòu)處理引擎HPE的當(dāng)前功耗配額為ρΗΡΕ，則效能定義為相對執(zhí)行速度與功耗開銷的比值，即:eHPE = rbHPE/pHPE ；2.4、在獲得各異構(gòu)處理引擎HPE的效能值的基礎(chǔ)上，將總功耗Psys按照各程序的效能比分配給多個異構(gòu)處理引擎HPE，即第i個HPE分配的總功耗為
eHPl.
PHPE: = y/二 I 7V V
2^/,.= eh^ /: .
其中nHPE為系統(tǒng)中并發(fā)執(zhí)行的應(yīng)用程序數(shù)量。所述系統(tǒng)級功耗控制器采用應(yīng)用感知的功耗控制策略，具體流程如下:3.1計算異構(gòu)處理引擎HPE中各處理器的最優(yōu)運(yùn)行頻率;3.1.1如果當(dāng)前功耗配額ρΗΡΕ不小于P，則集合R中處理器的運(yùn)行頻率
應(yīng)小于其最大頻率，此時可以通過公式A計算最優(yōu)功耗值；
Γ3.L 2如果當(dāng)前功耗配額ρΗΡΕ小于P + ，則將當(dāng)前處理器集合R中效能(V/P)最高的處理器置于最高運(yùn)行頻率，同時將從集合R中排除該處理器，并從總功耗中減去該處理器的功耗，并繼續(xù)執(zhí)行上述判斷過程，其中Ρ = 況足1 A={PJV:fa"] , ψ =max IViA3i O ^ i ^ m_l}；3.2由于實際處理器只支持離散頻率值，因此選擇不超過TT的最大物理頻率& ;如果此時各處理器的功耗總和小于功耗約束，則在滿足功耗約束的條件下提升部分處理器的運(yùn)行頻率；
3.3重新調(diào)整異構(gòu)多處理器負(fù)載；3.4根據(jù)確定的處理器運(yùn)行頻率值，調(diào)用頻率調(diào)節(jié)模塊執(zhí)行調(diào)頻操作。與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點在于:1、本發(fā)明的高性能異構(gòu)并行計算機(jī)的最大功耗控制方法，其系統(tǒng)級功耗控制器以相對執(zhí)行效能劃分系統(tǒng)功耗，可以在兼顧并發(fā)作業(yè)間公平性的同時，優(yōu)化系統(tǒng)整體效能；2、本發(fā)明的高性能異構(gòu)并行計算機(jī)的最大功耗控制方法，在應(yīng)用時通過理論分析，HPE級功耗控制器可以近似最優(yōu)的功耗劃分策略，高效利用異構(gòu)并行處理的效能優(yōu)勢。


圖1是典型異構(gòu)并行系統(tǒng)示意圖。圖2是本發(fā)明的整體邏輯示意圖。圖3是異構(gòu)處理引擎功耗控制器調(diào)用點示意圖。
具體實施例方式以下將結(jié)合說明書附圖和具體實施例對本發(fā)明做進(jìn)一步詳細(xì)說明。本發(fā)明將執(zhí)行同一應(yīng)用程序的主處理器和加速部件構(gòu)成的處理器集合稱為“異構(gòu)處理引擎” (Heterogeneous Processing Engine,簡稱ΗΡΕ)。設(shè)HPE由m類處理器組成，記為R = {r0, ivJ，其中第i類處理器ri的數(shù)量記為Ni,其在最高頻率下的動態(tài)功耗和速度分別記為Pi和Vi,速度是指處理器單位時間內(nèi)完成的任務(wù)量。根據(jù)CMOS電路功耗公式，處理器的動態(tài)功耗與運(yùn)行頻率的關(guān)系可近似表示為P = Cfa，其中C是與體系結(jié)構(gòu)相關(guān)的常數(shù)，系數(shù)a在2到3之間，由此可知，處理器的動態(tài)功耗與運(yùn)行頻率的a次方成正比關(guān)系。如圖2所示，為本發(fā)明進(jìn)行功耗控制的邏輯示意圖，本發(fā)明提出了融合兩級功耗管理技術(shù)的系統(tǒng)功耗管理邏輯。首先，系統(tǒng)級功耗控制器在給定系統(tǒng)功耗約束的條件下，將功耗總額分配給并發(fā)執(zhí)行的多個異構(gòu)處理引擎(HPE)，其分配策略既應(yīng)考慮不同應(yīng)用程序?qū)ο到y(tǒng)整體效能的貢獻(xiàn)，還應(yīng)考察各并發(fā)作業(yè)的執(zhí)行效能，在兼顧并發(fā)作業(yè)公平性的同時優(yōu)化系統(tǒng)整體效能，以避免部分應(yīng)用程序由于得不到足夠的功耗而被餓死。其次，異構(gòu)處理引擎功耗控制器(HPE級功耗控制器)采用應(yīng)用感知的功耗控制策略，通過協(xié)調(diào)并行任務(wù)劃分和處理器頻率調(diào)節(jié)技術(shù)在滿足功耗約束的條件下優(yōu)化異構(gòu)并行處理性能。異構(gòu)處理引擎功耗控制器負(fù)責(zé)將功耗分配給引擎內(nèi)的異構(gòu)處理器。由于HPE中各個異構(gòu)處理器具有不同的執(zhí)行速度和功耗開銷，因此如何在滿足功耗約束的條件下，優(yōu)化HPE的整體性能是問題的關(guān)鍵。如圖3所示，為采用應(yīng)用感知的功耗控制策略時HPE級功耗控制調(diào)用點的示意圖。以類OpenMP程序為例，主要由串行段和以編譯指導(dǎo)語句標(biāo)識的并行段組成。因此，本發(fā)明以串行段和并行段的入口點作為應(yīng)用感知的功耗控制器的調(diào)用點。而傳統(tǒng)的應(yīng)用透明的功耗控制方法是以固定的時間間隔監(jiān)測系統(tǒng)功耗情況，采用對應(yīng)用透明的控制策略。雖然該方法具有較好的移植性，但是忽略了應(yīng)用程序在異構(gòu)處理器上的執(zhí)行特性?？紤]異構(gòu)處理器間的功耗和速度差異，如何協(xié)調(diào)不同處理器的負(fù)載和運(yùn)行頻率以在滿足功耗約束的條件下最大化并行執(zhí)行速度是異構(gòu)處理引擎功耗控制器進(jìn)行控制的核心，其具體實施步驟如下:第一步，采集固定周期監(jiān)測系統(tǒng)中各類處理器的運(yùn)行狀態(tài)，主要包括忙閑狀態(tài)、指令吞吐率、運(yùn)行功耗和運(yùn)行溫度。以每秒完成的指令數(shù)BIPS (Billion Instructions Per Second)作為衡量處理器執(zhí)行速度的指標(biāo)，當(dāng)前主流高性能處理器大都集成有統(tǒng)計該信息的計數(shù)器，并可以通過Intel公司提供的性能計數(shù)器PCM(Performance Counter Monitor)以固定周期采樣程序在特定處理器上每秒完成的指令數(shù)BIPS ;再通過功耗采樣傳感器監(jiān)測處理器動態(tài)運(yùn)行功耗，即基于當(dāng)前高性能微處理器內(nèi)集成的功耗傳感器和溫度傳感器，以固定周期監(jiān)控處理器的執(zhí)行狀態(tài)；然后，將上述監(jiān)控信息實時傳遞給系統(tǒng)級功耗控制器。第二步，執(zhí)行系統(tǒng)級功耗控制器的算法，根據(jù)給定的系統(tǒng)功耗約束，將功耗總額分配給并發(fā)執(zhí)行的多個異構(gòu)處理引擎(ΗΡΕ)。系統(tǒng)級功耗控制器不關(guān)心應(yīng)用程序的具體執(zhí)行過程，因此采用應(yīng)用透明的控制方式，即以固定周期執(zhí)行功耗控制過程。系統(tǒng)級功耗控制器的目的是在滿足系統(tǒng)功耗約束的條件下盡可能提高系統(tǒng)整體的執(zhí)行效率，同時應(yīng)盡可能保證并發(fā)應(yīng)用間的公平性，因此采用效能優(yōu)先的系統(tǒng)級功耗分配策略，具體如下:2.1、由于不同類型的處理器具有不同的指令集體系結(jié)構(gòu)(Instruction SetArchitecture)，因此直接比較不同類型處理器的BIPS絕對值有失公平。因此，本發(fā)明首先應(yīng)將加速部件(GPU等)的運(yùn)行速度歸一化為主處理器(CPU)的速度，在同一基準(zhǔn)下衡量異構(gòu)處理引擎HPE的執(zhí)行性能。記HPE中主處理器每秒完成的指令數(shù)為BIP。，將主處理器和任意加速部件在當(dāng)前運(yùn)行頻率下的執(zhí)行速度分別記為Vtl和Vk，其中I < k < nPRO-Ι，那么可得加速部件等效每秒完成的指令數(shù)BIPk = BIPciXV1ZVci，進(jìn)而可知，單個異構(gòu)處理引擎HPE的速度為:
權(quán)利要求
1.一種高性能異構(gòu)并行計算機(jī)的最大功耗控制方法，其特征在于:首先系統(tǒng)級功耗控制器在給定系統(tǒng)功耗約束的條件下，根據(jù)不同應(yīng)用程序?qū)ο到y(tǒng)整體效能的貢獻(xiàn)和各并發(fā)作業(yè)的執(zhí)行效能將功耗總額分配給并發(fā)執(zhí)行的多個異構(gòu)處理引擎HPE;然后，異構(gòu)處理引擎功耗控制器采用應(yīng)用感知的功耗控制策略，通過協(xié)調(diào)并行任務(wù)劃分和處理器頻率調(diào)節(jié)方法，將功耗PHPE分配給異構(gòu)處理引擎HPE內(nèi)的異構(gòu)處理器。
2.根據(jù)權(quán)利要求1所述的高性能異構(gòu)并行計算機(jī)的最大功耗控制方法，其特征在于，所述系統(tǒng)級功耗控制器采集固定周期監(jiān)測系統(tǒng)中各類處理器的運(yùn)行狀態(tài)，以每秒完成的指令數(shù)BIPS作為衡量處理器執(zhí)行速度的指標(biāo)，利用計數(shù)器以固定周期采樣應(yīng)用程序在特定處理器上每秒完成的指令數(shù)BIPS，再通過功耗采樣傳感器監(jiān)測處理器動態(tài)運(yùn)行功耗。
3.根據(jù)權(quán)利要求2所述的高性能異構(gòu)并行計算機(jī)的最大功耗控制方法，其特征在于，所述系統(tǒng)級功耗控制器采用效能優(yōu)先的系統(tǒng)級功耗分配策略，具體流程如下: .2.1、將異構(gòu)處理引擎HPE中加速部件的運(yùn)行速度歸一化為主處理器的速度，在同一基準(zhǔn)下衡量異構(gòu)處理引擎HPE的執(zhí)行性能；記異構(gòu)處理引擎HPE中主處理器每秒完成的指令數(shù)為BIPtl，將主處理器和任意加速部件在當(dāng)前運(yùn)行頻率下的執(zhí)行速度分別記為Vtl和Vk，其中1≤k≤nPRO-Ι，那么得到加速部件等效每秒完成的指令數(shù)BIPk = BIP0XVkA0,因此單個異構(gòu)處理引擎HPE的速度為:
4.根據(jù)權(quán)利要求3所述的高性能異構(gòu)并行計算機(jī)的最大功耗控制方法，其特征在于，所述系統(tǒng)級功耗控制器采用應(yīng)用感知的功耗控制策略，具體流程如下: .3.1計算異構(gòu)處理引擎HPE中各處理器的最優(yōu)運(yùn)行頻率 .3.1.1如果當(dāng)前功耗配額ρΗΡΕ不小于
全文摘要
一種高性能異構(gòu)并行計算機(jī)的最大功耗控制方法，首先系統(tǒng)級功耗控制器在給定系統(tǒng)功耗約束的條件下，根據(jù)不同應(yīng)用程序?qū)ο到y(tǒng)整體效能的貢獻(xiàn)和各并發(fā)作業(yè)的執(zhí)行效能將功耗總額分配給并發(fā)執(zhí)行的多個異構(gòu)處理引擎HPE；然后，異構(gòu)處理引擎功耗控制器采用應(yīng)用感知的功耗控制策略，通過協(xié)調(diào)并行任務(wù)劃分和處理器頻率調(diào)節(jié)方法，將功耗pHPE分配給異構(gòu)處理引擎HPE內(nèi)的異構(gòu)處理器。本發(fā)明具有原理簡單、操作簡便、能夠優(yōu)化并行系統(tǒng)執(zhí)行性能、縮短任務(wù)執(zhí)行時間、提高系統(tǒng)運(yùn)行能效等優(yōu)點。
文檔編號G06F9/50GK103116526SQ20131005725
公開日2013年5月22日 申請日期2013年2月22日 優(yōu)先權(quán)日2013年2月22日
發(fā)明者王桂彬, 常俊勝, 張建民, 羅章, 徐金波, 董德尊, 賴明澈, 陸平靜, 王紹剛, 徐煒遐, 肖立權(quán), 龐征斌, 王克非, 夏軍, 童元滿, 陳虎, 張峻, 齊星云 申請人:中國人民解放軍國防科學(xué)技術(shù)大學(xué)