專利名稱：一種數(shù)據(jù)寫入和讀取方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)處理技術(shù)，尤其涉及一種數(shù)據(jù)寫入和讀取方法及裝置，屬于計算機技術(shù)領(lǐng)域。
背景技術(shù)：
隨著設計與制造技術(shù)的發(fā)展，出現(xiàn)了能夠有效降低電子產(chǎn)品開發(fā)成本、縮短開發(fā)周期的系統(tǒng)級芯片(System On Chip, S(X)tjSoC中集成了中央處理器(Central ProcessingUnit, CPU)、數(shù)據(jù)信號處理(Digital Signal Processing, DSP)內(nèi)核、存儲器以及其他專用功能邏輯模塊。其中，CPU、DSP內(nèi)核以及其他專用功能邏輯模塊間的、時效性比較強的共享數(shù)據(jù)，往往存儲在內(nèi)部的存儲器(Memory)中。SOC還通常包括一個共享存儲器控制器，該共享存儲器控制器包括與總線連接的多個總線接口，用于接收連接于總線的CPU、DSP內(nèi)核以及其他專用功能邏輯模塊等通過總線傳送的讀寫訪問請求，并根據(jù)讀寫訪問請求對存儲器進行讀寫訪問。由于存儲器受時序限制，SOC中集成的存儲器通常由多個存儲器組成。其中，對于同一個存儲器，在同一時間僅能由一個總線接口進行讀寫訪問。當一個總線接口對一個存儲器進行讀寫訪問時，其它需要訪問該存儲器的總線接口需進行等待，因此，總線接口對存儲器的讀寫訪問效率直接影響讀寫操作的延遲時間，當同一總線接口對同一存儲器連續(xù)讀寫較大量的數(shù)據(jù)時，這種延遲尤為明顯。

發(fā)明內(nèi)容
針對現(xiàn)有技術(shù)中的缺陷，本發(fā)明提供一種數(shù)據(jù)寫入和讀取方法及裝置，用以提高數(shù)據(jù)讀寫效率，降低延遲。第一方面，提供一種數(shù)據(jù)寫入方法，包括在連續(xù)的時鐘周期內(nèi)，從總線接收并緩存待寫入多個共享存儲設備中同一共享存儲設備的數(shù)據(jù)，各所述時鐘周期所接收的數(shù)據(jù)長度為所述總線的數(shù)據(jù)位寬，所述多個共享存儲設備的數(shù)據(jù)位寬相同，且為所述總線的數(shù)據(jù)位寬的k倍，k為大于等于2的整數(shù)；若停止接收所述待寫入同一共享存儲設備的數(shù)據(jù)，根據(jù)所述共享存儲設備的數(shù)據(jù)位寬，對所緩存的數(shù)據(jù)進行合并；將合并后的數(shù)據(jù)發(fā)送至仲裁設備，以使所述仲裁設備根據(jù)預設的仲裁規(guī)則將所述合并后的數(shù)據(jù)寫入相應的共享存儲設備，所述仲裁設備的數(shù)據(jù)位寬與所述共享存儲設備相同。在第一方面的第一種可能的實現(xiàn)方式中，所述在連續(xù)的時鐘周期內(nèi)，從數(shù)據(jù)總線接收并緩存待寫入同一共享存儲設備的數(shù)據(jù)，包括從所述總線接收寫信號、數(shù)據(jù)信號以及地址信號，對所述地址信號進行地址譯碼，以確定用于寫入所述數(shù)據(jù)信號所攜帶的數(shù)據(jù)的共享存儲設備的地址；并緩存對應于同一所述地址信號的連續(xù)接收的數(shù)據(jù)信號所攜帶的數(shù)據(jù)。
結(jié)合第一方面的第一種可能的實現(xiàn)方式，在第一方面的第二種可能的實現(xiàn)方式中，所述根據(jù)所述共享存儲設備的數(shù)據(jù)位寬，對所緩存的數(shù)據(jù)進行合并，包括判斷所述用于寫入所述數(shù)據(jù)的共享存儲設備的地址，與所述共享存儲設備的數(shù)據(jù)位寬是否對齊；若是，則在各時鐘周期，按照所述共享存儲設備的數(shù)據(jù)位寬，對所緩存的數(shù)據(jù)進行合并；若否，則調(diào)節(jié)用于在第一時鐘周期向所述共享存儲設備寫入的數(shù)據(jù)的數(shù)據(jù)位寬，根據(jù)調(diào)節(jié)后的數(shù)據(jù)位寬進行合并，以使自第二時鐘周期起，用于寫入所述數(shù)據(jù)的共享存儲設備的地址與所述共享存儲設備的數(shù)據(jù)位寬對齊，并按照所述共享存儲設備的數(shù)據(jù)位寬，對所述數(shù)據(jù)進行合并。結(jié)合第一方面的第二種可能的實現(xiàn)方式，在第一方面的第三種可能的實現(xiàn)方式中，所述對所述地址信號進行地址譯碼包括按照總線地址映射到共享存儲設備的地址的交織編址方式，對所述地址信號進行地址譯碼；相應地，所確定的用于寫入所述數(shù)據(jù)信號所攜帶的數(shù)據(jù)的共享存儲設備的地址，為交替分布在不同的共享存儲設備中的地址。結(jié)合第一方面的第三種可能的實現(xiàn)方式，在第一方面的第四種可能的實現(xiàn)方式中，所述對所述地址信號進行地址譯碼，以確定用于寫入所述數(shù)據(jù)信號所攜帶的數(shù)據(jù)的共享存儲設備的地址之前，還包括根據(jù)所述多個共享存儲設備的訪問沖突，將所述總線地址映射到共享存儲設備的地址的編址方式配置為連續(xù)編址或所述交織編址。第二方面，提供一種數(shù)據(jù)讀取方法，包括根據(jù)從總線接收的數(shù)據(jù)讀請求，從共享存儲設備中讀取相應數(shù)據(jù)，各時鐘周期所讀取的數(shù)據(jù)長度為所述共享存儲設備的數(shù)據(jù)位寬；根據(jù)所述總線的數(shù)據(jù)位寬，對所述讀取的數(shù)據(jù)進行拆分并緩存；按照所述時鐘周期，將所述拆分的數(shù)據(jù)通過所述總線進行發(fā)送，其中各所述時鐘周期所發(fā)送的數(shù)據(jù)長度為所述總線的數(shù)據(jù)位寬，其中，所述共享存儲設備的數(shù)據(jù)位寬相同，且為所述總線的數(shù)據(jù)位寬的k倍，k為大于等于2的整數(shù)。在第二方面的第一種可能的實現(xiàn)方式中，所述根據(jù)從總線接收的數(shù)據(jù)讀請求，從共享存儲設備中讀取相應數(shù)據(jù)，包括從所述總線接收的讀信號、數(shù)據(jù)信號和地址信號，對所述地址信號和所述數(shù)據(jù)信號指示的數(shù)據(jù)長度，進行地址譯碼，確定用于從所述共享存儲設備中讀取相應數(shù)據(jù)的地址；根據(jù)所述地址和所述共享存儲設備的數(shù)據(jù)位寬，從所述共享存儲設備中讀取所述相應數(shù)據(jù)。結(jié)合第二方面的第一種可能的實現(xiàn)方式，在第二方面的第二種可能的實現(xiàn)方式中，所述根據(jù)所述地址和所述共享存儲設備的數(shù)據(jù)位寬，從所述共享存儲設備中讀取所述相應數(shù)據(jù)，包括判斷讀取所述相應數(shù)據(jù)的起始地址，與所述共享存儲設備的數(shù)據(jù)位寬是否對齊；
若是，則在各時鐘周期，按照所述共享存儲設備的數(shù)據(jù)位寬，從所述共享存儲設備的相應地址讀取所述相應數(shù)據(jù)；若否，則調(diào)節(jié)第一時鐘周期從所述起始地址開始讀取所述相應數(shù)據(jù)的數(shù)據(jù)位寬，以使自第二時鐘周期起，從所述共享存儲設備中讀取所述相應數(shù)據(jù)的地址與所述共享存儲設備的數(shù)據(jù)位寬對齊，并按照所述共享存儲設備的數(shù)據(jù)位寬，讀取所述相應數(shù)據(jù)。結(jié)合第二方面的第一種可能的實現(xiàn)方式，在第二方面的第三種可能的實現(xiàn)方式中，所述對所述地址信號和所述數(shù)據(jù)信號指示的數(shù)據(jù)長度，進行地址譯碼，包括按照總線地址映射到共享存儲設備的地址的交織編址方式，對所述地址信號和所述數(shù)據(jù)信號指示的數(shù)據(jù)長度，進行地址譯碼；相應地，所確定的用于從所述共享存儲設備中讀取相應數(shù)據(jù)的地址，為交替分布在不同的共享存儲設備中的地址。結(jié)合第二方面的第三種可能的實現(xiàn)方式，在第二方面的第四種可能的實現(xiàn)方式中，所述對所述地址信號和所述數(shù)據(jù)信號指示的數(shù)據(jù)長度，進行地址譯碼之前，還包括根據(jù)所述共享存儲設備的訪問沖突，將所述總線地址映射到共享存儲設備的地址的編址方式配置為連續(xù)編址或所述交織編址。第三方面，提供一種數(shù)據(jù)寫入裝置，包括接收緩存模塊，用于在連續(xù)的時鐘周期內(nèi)，從總線接收并緩存待寫入多個共享存儲設備中同一共享存儲設備的數(shù)據(jù)，各所述時鐘周期所接收的數(shù)據(jù)長度為所述總線的數(shù)據(jù)位寬，所述多個共享存儲設備的數(shù)據(jù)位寬相同，且為所述總線的數(shù)據(jù)位寬的k倍，k為大于等于2的整數(shù)；數(shù)據(jù)合并模塊，用于若停止接收所述待寫入同一共享存儲設備的數(shù)據(jù)，根據(jù)所述共享存儲設備的數(shù)據(jù)位寬，對所緩存的數(shù)據(jù)進行合并；數(shù)據(jù)寫入模塊，用于將合并后的數(shù)據(jù)發(fā)送至仲裁設備，以使所述仲裁設備根據(jù)預設的仲裁規(guī)則將所述合并后的數(shù)據(jù)寫入相應的共享存儲設備，所述仲裁設備的數(shù)據(jù)位寬與所述共享存儲設備相同。在第三方面的第一種可能的實現(xiàn)方式中，所述接收緩存模塊用于從所述總線接收寫信號、數(shù)據(jù)信號以及地址信號，對所述地址信號進行地址譯碼，以確定用于寫入所述數(shù)據(jù)信號所攜帶的數(shù)據(jù)的共享存儲設備的地址；并緩存對應于同一所述地址信號的連續(xù)接收的數(shù)據(jù)信號所攜帶的數(shù)據(jù)。結(jié)合第三方面的第一種可能的實現(xiàn)方式，在第三方面的第二種可能的實現(xiàn)方式中，所述數(shù)據(jù)合并模塊用于判斷所述用于寫入所述數(shù)據(jù)的共享存儲設備的地址，與所述共享存儲設備的數(shù)據(jù)位寬是否對齊；若是，則在各時鐘周期，按照所述共享存儲設備的數(shù)據(jù)位寬，對所緩存的數(shù)據(jù)進行合并；若否，則調(diào)節(jié)用于在第一時鐘周期向所述共享存儲設備寫入的數(shù)據(jù)的數(shù)據(jù)位寬，根據(jù)調(diào)節(jié)后的數(shù)據(jù)位寬進行合并，以使自第二時鐘周期起，用于寫入所述數(shù)據(jù)的共享存儲設備的地址與所述共享存儲設備的數(shù)據(jù)位寬對齊，并按照所述共享存儲設備的數(shù)據(jù)位寬，對所述數(shù)據(jù)進行合并。
結(jié)合第三方面的第一種可能的實現(xiàn)方式，在第三方面的第三種可能的實現(xiàn)方式中，所述接收緩存模塊用于按照總線地址映射到共享存儲設備的地址的交織編址方式，對所述地址信號進行地址譯碼；相應地，所確定的用于寫入所述數(shù)據(jù)信號所攜帶的數(shù)據(jù)的共享存儲設備的地址，為交替分布在不同的共享存儲設備中的地址。結(jié)合第三方面的第三種可能的實現(xiàn)方式，在第三方面的第四種可能的實現(xiàn)方式中，還包括編址方式配置模塊，用于根據(jù)所述多個共享存儲設備的訪問沖突，將所述總線地址映射到共享存儲設備的地址的編址方式配置為連續(xù)編址或所述交織編址。第四方面，提供一種數(shù)據(jù)讀取裝置，包括數(shù)據(jù)讀取模塊，用于根據(jù)從總線接收的數(shù)據(jù)讀請求，從共享存儲設備中讀取相應數(shù)據(jù)，各時鐘周期所讀取的數(shù)據(jù)長度為所述共享存儲設備的數(shù)據(jù)位寬；數(shù)據(jù)拆分模塊，用于根據(jù)所述總線的數(shù)據(jù)位寬，對所述讀取的數(shù)據(jù)進行拆分并緩存；數(shù)據(jù)傳送模塊，用于將所述拆分的數(shù)據(jù)通過所述總線進行發(fā)送，其中各所述時鐘周期所發(fā)送的數(shù)據(jù)長度為所述總線的數(shù)據(jù)位寬，其中，所述共享存儲設備的數(shù)據(jù)位寬相同，且為所述總線的數(shù)據(jù)位寬的k倍，k為大于等于2的整數(shù)。在第四方面的第一種可能的實現(xiàn)方式中，所述數(shù)據(jù)讀取模塊用于從所述總線接收的讀信號、數(shù)據(jù)信號和地址信號，對所述地址信號和所述數(shù)據(jù)信號指示的數(shù)據(jù)長度，進行地址譯碼，確定用于從所述共享存儲設備中讀取相應數(shù)據(jù)的地址；根據(jù)所述地址和所述共享存儲設備的數(shù)據(jù)位寬，從所述共享存儲設備中讀取所述相應數(shù)據(jù)。結(jié)合第四方面的第一種可能的實現(xiàn)方式，在第四方面的第二種可能的實現(xiàn)方式中，所述數(shù)據(jù)讀取模塊用于判斷讀取所述相應數(shù)據(jù)的起始地址，與所述共享存儲設備的數(shù)據(jù)位寬是否對齊；若是，則在各時鐘周期，按照所述共享存儲設備的數(shù)據(jù)位寬，從所述共享存儲設備的相應地址讀取所述相應數(shù)據(jù)；若否，則調(diào)節(jié)第一時鐘周期從所述起始地址開始讀取所述相應數(shù)據(jù)的數(shù)據(jù)位寬，以使自第二時鐘周期起，從所述共享存儲設備中讀取所述相應數(shù)據(jù)的地址與所述共享存儲設備的數(shù)據(jù)位寬對齊，并按照所述共享存儲設備的數(shù)據(jù)位寬，讀取所述相應數(shù)據(jù)。結(jié)合第四方面的第一種可能的實現(xiàn)方式，在第四方面的第三種可能的實現(xiàn)方式中，所述數(shù)據(jù)讀取模塊用于按照總線地址映射到共享存儲設備的地址的交織編址方式，對所述地址信號和所述數(shù)據(jù)信號指示的數(shù)據(jù)長度，進行地址譯碼；相應地，所確定的用于從所述共享存儲設備中讀取相應數(shù)據(jù)的地址，為交替分布在不同的共享存儲設備中的地址。結(jié)合第四方面的第三種可能的實現(xiàn)方式，在第四方面的第四種可能的實現(xiàn)方式中，還包括編址方式配置模塊，用于根據(jù)所述多個共享存儲設備的訪問沖突，將所述總線地址映射到共享存儲設備的地址的編址方式配置為連續(xù)編址或所述交織編址。根據(jù)本發(fā)明提供的數(shù)據(jù)寫入方法及裝置，由于采用的仲裁設備和共享存儲設備的數(shù)據(jù)位寬為總線的數(shù)據(jù)位寬的大于等于2的整數(shù)倍，在接收到總線傳送的待寫入同一共享存儲設備的數(shù)據(jù)后，對其進行緩存，并當完成數(shù)據(jù)的接收后，根據(jù)共享存儲設備的數(shù)據(jù)位寬對所緩存的數(shù)據(jù)進行合并，以使得僅利用較少的時鐘周期即可將合并后的數(shù)據(jù)寫入共享存儲設備，從而有效縮減了總線接口對共享存儲設備的操作時間，提高了數(shù)據(jù)寫入效率，大幅降低了由于總線接口長時間占用共享存儲設備而導致的數(shù)據(jù)操作延遲。根據(jù)本發(fā)明提供的數(shù)據(jù)讀取方法及裝置，由于采用的共享存儲設備的數(shù)據(jù)位寬為總線的數(shù)據(jù)位寬的大于等于2的整數(shù)倍，在按照共享存儲設備的數(shù)據(jù)位寬從共享存儲設備的數(shù)據(jù)后，根據(jù)總線的數(shù)據(jù)位寬對其進行拆分并緩存，并按時鐘周期通過總線逐個傳送，從而有效縮減了總線接口對共享存儲設備的操作時間，提高了數(shù)據(jù)寫入效率，大幅降低了由于總線接口長時間占用共享存儲設備而導致的數(shù)據(jù)操作延遲。


為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖1為本發(fā)明實施例的數(shù)據(jù)寫入和讀取方法的一種典型應用場景的示意圖。圖2為本發(fā)明實施例的數(shù)據(jù)寫入方法的流程示意圖。圖3為應用本發(fā)明實施例的數(shù)據(jù)寫入方法的一個示例的時序圖。圖4為本發(fā)明實施例的交織編址的一個示例的示意圖。圖5為應用圖4所示的交織編址方式時，多總線接口訪問(寫入數(shù)據(jù)或讀取數(shù)據(jù))同一段地址空間的時序圖。圖6為本發(fā)明實施例的數(shù)據(jù)讀取方法的流程示意圖。圖7為本發(fā)明實施例的數(shù)據(jù)寫入裝置的結(jié)構(gòu)示意圖。圖8為本發(fā)明實施例的數(shù)據(jù)讀取裝置的結(jié)構(gòu)示意圖。圖9為本發(fā)明實施例的另一數(shù)據(jù)寫入裝置的結(jié)構(gòu)示意圖。圖10為本發(fā)明實施例的另一數(shù)據(jù)讀取裝置的結(jié)構(gòu)示意圖。
具體實施例方式圖1為本發(fā)明實施例的數(shù)據(jù)寫入和讀取方法的一種典型應用場景的示意圖。如圖1所示，共享存儲器控制器上集成有多個總線接口，總線接口接收到總線上傳送的來自CPU、DSP、直接內(nèi)存存取(Direct Memory Access，DMA)或任意其它模塊的讀寫請求后，通過仲裁器對相應的存儲器進行讀操作或?qū)懖僮?。本發(fā)明實施例的數(shù)據(jù)寫入和讀取方法例如由圖1中共享存儲器控制器上集成的總線接口來執(zhí)行。下面以應用于圖1所示的場景，對本發(fā)明實施例的數(shù)據(jù)寫入和讀取方法進行詳細說明。
圖2為本發(fā)明實施例的數(shù)據(jù)寫入方法的流程示意圖。如圖2所示，該數(shù)據(jù)寫入方法包括步驟201，在連續(xù)的時鐘周期內(nèi)，從總線接收并緩存待寫入多個共享存儲設備中同一共享存儲設備的數(shù)據(jù)，各所述時鐘周期所接收的數(shù)據(jù)長度為所述總線的數(shù)據(jù)位寬，所述多個共享存儲設備的數(shù)據(jù)位寬相同，且為所述總線的數(shù)據(jù)位寬的k倍，k為大于等于2的整數(shù)；步驟202，若停止接收所述待寫入同一共享存儲設備的數(shù)據(jù)，根據(jù)所述共享存儲設備的數(shù)據(jù)位寬，對所緩存的數(shù)據(jù)進行合并；步驟203，將合并后的數(shù)據(jù)發(fā)送至仲裁設備，以使所述仲裁設備根據(jù)預設的仲裁規(guī)則將所述合并后的數(shù)據(jù)寫入相應的共享存儲設備，所述仲裁設備的數(shù)據(jù)位寬與所述共享存儲設備相同。具體地，在本發(fā)明實施例的數(shù)據(jù)寫入方法中，應用數(shù)據(jù)位寬為總線的數(shù)據(jù)位寬的整數(shù)倍、且倍數(shù)大于等于2的仲裁設備(例如為仲裁器)和存儲設備?？偩€接口(例如為圖1中的接口 O)按照總線的數(shù)據(jù)位寬與總線進行通信，即從總線接收信號和/或向總線傳送信號，并按照總線的k倍數(shù)據(jù)位寬與仲裁設備進行通信，以按照總線的k倍數(shù)據(jù)位寬對存儲器進行讀操作或?qū)懖僮鳌Ｆ渲?，?shù)據(jù)位寬是一個時鐘周期內(nèi)所能傳送數(shù)據(jù)的位數(shù)(bi t)，例如總線的數(shù)據(jù)位寬為8bit，則當總線接口從總線接收待寫入存儲器的數(shù)據(jù)時，每個時鐘周期接收Sbit數(shù)據(jù)。圖3為應用本發(fā)明實施例的數(shù)據(jù)寫入方法的一個示例的時序圖，圖3所示的時序圖中，以仲裁設備和存儲器的數(shù)據(jù)位寬為總線的數(shù)據(jù)位寬的4倍，且需連續(xù)寫入同一存儲器的一個完整數(shù)據(jù)的數(shù)據(jù)長度為4倍總線的數(shù)據(jù)位寬為例。為便于說明，進一步假設總線的數(shù)據(jù)位寬為8bit，仲裁設備和存儲器的數(shù)據(jù)位寬為32bit，且需連續(xù)寫入同一存儲器的一個完整數(shù)據(jù)的長度為32bit。為了更為簡便、清楚，圖3中僅示出時鐘信號(elk)、輸出數(shù)據(jù)有效信號(valid)、總線傳送的寫數(shù)據(jù)信號(wdata_s)、片選信號(cs)和總線接口向仲裁設備傳送的寫數(shù)據(jù)信號(wdata_d)。其中，valid信號為用于指示向存儲器進行寫操作的寫信號，wdata_s用于傳送待寫入的數(shù)據(jù)。此外，總線上還可傳送地址信號，用于指示寫入相應數(shù)據(jù)的總線地址，以使得總線接口根據(jù)預置的總線地址映射到共享存儲設備的地址的編址方式，對所述地址信號進行地址譯碼，以確定用于寫入寫數(shù)據(jù)信號所攜帶的數(shù)據(jù)的共享存儲設備的地址。如圖3所示，總線接口在接收到valid信號的同時，開始接收總線上傳送的寫數(shù)據(jù)信號?？偩€接口使用4個時鐘周期(10ns-30ns)完成4個Sbit的串行數(shù)據(jù)的接收及緩存，即接收到’ HO、’ H1、’ H2和’ H3?？偩€接口在緩存有完整的4個8bit數(shù)據(jù)后，將所緩存的’ HO、，Hl和’ H2和’ H3合并成一個32bit的數(shù)據(jù)，即’ H3210，在I個時鐘周期內(nèi)即可傳送該合成的32bit數(shù)據(jù)至仲裁設備?？偩€接口在向仲裁設備傳送該32bit數(shù)據(jù)的時鐘周期內(nèi)，還向仲裁設備發(fā)送一個片選信號，以使仲裁設備將該32bit數(shù)據(jù)寫入該片選信號所指示的存儲器。仲裁設備根據(jù)預設的仲裁規(guī)則，判斷當前是否有其它總線接口在對片選信號所指示的存儲器進行訪問，若有，則等待，若無，則在I個時鐘周期內(nèi)直接將該32bit數(shù)據(jù)寫入存儲器。此外，當同時有多個總線接口需對同一個存儲器進行數(shù)據(jù)寫入、或讀取時，仲裁設備可以按照預設的仲裁規(guī)則，例如采用輪詢的方式或基于優(yōu)先級的方式，選擇各時鐘周期對存儲器進行訪問的總線接口。當仲裁設備向存儲器寫入該32bit數(shù)據(jù)時，由于兩者的數(shù)據(jù)位寬均為32bit，因此一個時鐘周期即可完成數(shù)據(jù)寫入。在現(xiàn)有技術(shù)中，總線、仲裁設備以及存儲器的數(shù)據(jù)位寬均相同，并且總線接口按照時鐘周期將總線上傳送的數(shù)據(jù)發(fā)送給仲裁設備，并由仲裁設備按照接收的數(shù)據(jù)對存儲器進行訪問，因此對于圖3所示的總線上用4個時鐘周期傳送的32bit數(shù)據(jù)，則總線接口需占用4個時鐘周期將其寫入存儲器。而根據(jù)本發(fā)明實施例的數(shù)據(jù)寫入方法，僅需占用I個時鐘周期即可將該32bit數(shù)據(jù)全部寫入存儲器。上述實施例中，結(jié)合圖1所場景進行說明，僅用作本發(fā)明實施例的數(shù)據(jù)寫入方法的一個示例。而且，本發(fā)明實施例中的共享存儲設備還可以任意其它存儲設備，而不限于圖1所示的存儲器。根據(jù)本發(fā)明實施例的數(shù)據(jù)寫入方法，由于采用的仲裁設備和共享存儲設備的數(shù)據(jù)位寬為總線的數(shù)據(jù)位寬的大于等于2的整數(shù)倍，在接收到總線傳送的待寫入同一共享存儲設備的數(shù)據(jù)后，對其進行緩存，并當完成數(shù)據(jù)的接收后，根據(jù)共享存儲設備的數(shù)據(jù)位寬對所緩存的數(shù)據(jù)進行合并，以使得僅利用較少的時鐘周期即可將合并后的數(shù)據(jù)寫入共享存儲設備，從而有效縮減了總線接口對共享存儲設備的操作時間，提高了數(shù)據(jù)寫入效率，大幅降低了由于總線接口長時間占用共享存儲設備而導致的數(shù)據(jù)操作延遲。而且，本發(fā)明實施例的數(shù)據(jù)寫入方法，實現(xiàn)了在無需擴充總線的數(shù)據(jù)位寬的情況下，對數(shù)據(jù)寫入效率的提高。避免了由于擴充總線的數(shù)據(jù)位寬而帶來巨大的開銷。進一步地，在上述實施例的數(shù)據(jù)寫入方法中，所述根據(jù)所述共享存儲設備的數(shù)據(jù)位寬，對所緩存的數(shù)據(jù)進行合并，包括:判斷所述用于寫入所述數(shù)據(jù)的共享存儲設備的地址，與所述共享存儲設備的數(shù)據(jù)位寬是否對齊；若是，則在各時鐘周期，按照所述共享存儲設備的數(shù)據(jù)位寬，將所述待寫入數(shù)據(jù)寫入所述共享存儲設備的相應地址；若否，則調(diào)節(jié)第一時鐘周期向所述共享存儲設備寫入所述數(shù)據(jù)的數(shù)據(jù)位寬，以使自第二時鐘周期起，用于寫入所述數(shù)據(jù)的共享存儲設備的地址與所述共享存儲設備的數(shù)據(jù)位寬對齊，并按照所述共享存儲設備的數(shù)據(jù)位寬，將所述數(shù)據(jù)寫入所述共享存儲設備的相應地址。具體地，由于存儲器的數(shù)據(jù)位寬與總線的數(shù)據(jù)位寬不一致，因此可能存在根據(jù)總線地址確定的用于寫入所述數(shù)據(jù)的共享存儲設備的地址，與存儲器的數(shù)據(jù)位寬不對齊的情況。下面以一個具體示例進 行詳細說明。例如，總線的數(shù)據(jù)位寬為8bit，存儲器的數(shù)據(jù)位寬為總線的4倍，即32bit。在存儲器中使用字節(jié)(8bit)編址，即存儲器的一個地址指向存儲器的一個字節(jié)，且字節(jié)(Γ3構(gòu)成一個32bit的存儲單元,字節(jié)4 7構(gòu)成一個32bit的存儲單元，以此類推。當需對存儲器操作的字節(jié)(地址)為O或4 (或其它4的整數(shù)倍)時，即地址與數(shù)據(jù)位寬對齊時，通過一次操作即可寫入或讀取4個字節(jié)的內(nèi)容，例如將地址指向字節(jié)O時，需寫入32bit的數(shù)據(jù)，則進行一次操作即可將32bit數(shù)據(jù)寫入字節(jié)0-3，充分利用了 32bit的數(shù)據(jù)位寬。若需寫入數(shù)據(jù)的起始地址指向字節(jié)2 (或其它非4的整數(shù)倍)，即地址與數(shù)據(jù)位寬未對齊時，則需先對字節(jié)0-3對應的存儲單元中字節(jié)2-3進行一次寫操作，以使地址與數(shù)據(jù)位寬對齊，再根據(jù)32bit的數(shù)據(jù)位寬，將剩余數(shù)據(jù)寫入后續(xù)存儲單元。進一步地，在上述實施例的數(shù)據(jù)寫入方法中，所述對所述地址信號進行地址譯碼包括:按照總線地址映射到共享存儲設備的地址的交織編址方式，對所述地址信號進行地址譯碼；相應地，所確定的用于寫入所述數(shù)據(jù)信號所攜帶的數(shù)據(jù)的共享存儲設備的地址，為交替分布在不同的共享存儲設備中的地址。具體地，本發(fā)明實施例中，采用交織編址方式將總線地址映射到共享存儲設備的地址，是指將連續(xù)的總線地址交替映射至不同共享存儲設備的地址空間，使得在對連續(xù)的總線地址進行訪問時，訪問的是不同的共享存儲設備。圖4為本發(fā)明實施例的交織編址的一個示例的示意圖。如圖4所示，以兩塊存儲器(圖4所示的MemO和Meml)交織為例，其中，存儲器的數(shù)據(jù)位寬為總線位寬的4倍，即每個存儲單元對應4個總線地址，滿足4nT(4m+3)，其中m為偶數(shù)的總線地址映射至MemO，滿足4nT(4m+3)，其中m為奇數(shù)的總線地址映射至Meml0為了更清楚地示出這種交織編址的映射方式，圖4中，分別在MemO的各存儲單元所標識了 0 3 (即m為0)，8 11 (即m為2)，16 19 (即m為4)……，并在Meml的各存儲單元所標識了 4 7 (即m為1)，12 15 (即m為3)，2(Γ23 (即m為5)……，以清楚說明其映射的總線地址。圖5為應用圖4所示的交織編址方式時，多總線接口訪問(寫入數(shù)據(jù)或讀取數(shù)據(jù))同一段地址空間的時序圖。為了更為簡便、清`楚，圖3中僅示出時鐘信號(elk)、總線接口 O對存儲器進行訪問和等待的片選信號(slvO_CS)、總線接口 O對MemO進行訪問的片選信號(slv0_cs0)、總線接口 O對Meml進行訪問的片選信號(slv0_csl )、總線接口 I對存儲器進行訪問和等待的片選信號(slvl_cs)以及總線接口 I對MemO進行訪問的片選信號(slvl_csO)、總線接口 I對Meml進行訪問的片選信號(slvl_csl)。如圖5所示，假設總線接口 O和總線接口 I同時(在時鐘周期T2)需要對同一段連續(xù)的總線地址，例如為(Γ7進行訪問，并且假設總線接口 O的優(yōu)先級高于總線接口 1，因此當兩者訪問沖突時，總線接口 O優(yōu)先訪問，總線接口 I等待。在時鐘周期T2，由于訪問的起始地址為0，總線地址O映射MemO，所以在時鐘周期T2，總線接口 O對MemO進行訪問，I個時鐘周期同時訪問了總線地址(Γ3 ;由于總線地址Γ7映射至Meml，所以在時鐘周期T3，總線接口 O對Meml進行訪問，此時MemO空閑，所以總線接口 I僅等待了一個時鐘周期即可開始訪問MemO ;在時鐘周期T4，總線接口 I對Meml進行訪問。至此，在3個時鐘周期內(nèi)即完成了兩個總線接口對同一段地址區(qū)域(Γ7的訪問。若根據(jù)現(xiàn)有技術(shù)，由于兩個總線接口需同一訪問總線地址(Γ7對應的存儲區(qū)域，需分別占用8個時鐘周期，則一共需16個時鐘周期完成兩個總線接口的訪問。若根據(jù)圖2所示的本發(fā)明實施例的方案，由于存儲器的一個存儲單元映射4個總線地址，使得同一個總線接口的訪問僅需占用兩個時鐘周期，4個時鐘周期可完成兩個總線接口的訪問；進一步地，由于采用了交織編址方式，不同總線接口可交替進行訪問，減少了等待時間，因此在3個時鐘周期便完成了兩個總線接口的訪問?？梢钥闯觯捎媒豢椌幹贩绞綄⒖偩€地址映射到共享存儲設備的地址，能夠在存在不同總線接口訪問同一段總線地址時，進一步有效減少總線接口的等待時間，提聞延遲效率。進一步地，在上述實施例的數(shù)據(jù)寫入方法，所述對所述地址信號進行地址譯碼，以確定用于寫入所述數(shù)據(jù)信號所攜帶的數(shù)據(jù)的共享存儲設備的地址之前，還包括根據(jù)所述多個共享存儲設備的訪問沖突，將所述總線地址映射到共享存儲設備的地址的編址方式配置為連續(xù)編址或所述交織編址。具體地，可以在訪問沖突概率較低(例如統(tǒng)計一段時間內(nèi)的沖突次數(shù)或時間，低于預設閾值)的情況下，即不同總線接口訪問同一片地址區(qū)域的概率較小時，設定編址方式為連續(xù)編址；在訪問沖突概率較高(例如統(tǒng)計一段時間內(nèi)的沖突次數(shù)或時間，超過預設閾值)的情況下，即不同總線接口訪問同一片地址區(qū)域的概率較高時，設定編址方式為交織編址。通過這種方式，能夠針對訪問狀況進一步提高訪問效率。圖6為本發(fā)明實施例的數(shù)據(jù)讀取方法的流程示意圖。如圖6所示，該數(shù)據(jù)讀取方法包括步驟601，根據(jù)從總線接收的數(shù)據(jù)讀請求，從共享存儲設備中讀取相應數(shù)據(jù)，各時鐘周期所讀取的數(shù)據(jù)長度為所述共享存儲設備的數(shù)據(jù)位寬；步驟602，根據(jù)所述總線的數(shù)據(jù)位寬，對所述讀取的數(shù)據(jù)進行拆分并緩存；步驟603，按照所述時鐘周期，將所述拆分的數(shù)據(jù)通過所述總線進行發(fā)送，其中各所述時鐘周期所發(fā)送的數(shù)據(jù)長度為所述總線的數(shù)據(jù)位寬，其中，所述共享存儲設備的數(shù)據(jù)位寬相同，且為所述總線的數(shù)據(jù)位寬的k倍，k為大于等于2的整數(shù)。具體地，與上述實施例的數(shù)據(jù)寫入方法相類似，在本發(fā)明實施例的數(shù)據(jù)讀取方法中，應用數(shù)據(jù)位寬為總線的數(shù)據(jù)位寬的整數(shù)倍、且倍數(shù)大于等于2的仲裁設備(例如為仲裁器)和存儲設備?？偩€接口(例如為圖1中的總線接口 O)按照總線的數(shù)據(jù)位寬與總線進行通信，即從總線接收信號和/或向總線傳送信號，并按照總線的k倍數(shù)據(jù)位寬與仲裁設備進行通信，以按照總線的k倍數(shù)據(jù)位寬對存儲器進行讀操作或?qū)懖僮?。該?shù)據(jù)讀取方法中，總線接口所執(zhí)行的操作類似于上述實施例的數(shù)據(jù)寫入方法中操作的逆過程。仍以總線的數(shù)據(jù)位寬為8bit，存儲器的數(shù)據(jù)位寬為32bit，且所需讀取的數(shù)據(jù)長度為32bit為例，則總線接口占用I個時鐘周期從存儲器中讀取到所需的32bit的數(shù)據(jù)后，將其拆分為4個Sbit數(shù)據(jù)，對該4個Sbit數(shù)據(jù)進行緩存，并占用4個時鐘周期將其通過總線傳送給發(fā)起讀請求的相應設備，例如CPU、DSP等。若在現(xiàn)有技術(shù)中，存儲器的數(shù)據(jù)位寬與總線相同，均為Sbit時，則總線接口需占用4個時鐘周期從存儲器讀取出32bit的數(shù)據(jù)。而根據(jù)本發(fā)明實施例的數(shù)據(jù)讀取方法，僅需占用I個時鐘周期即可將該32bit數(shù)據(jù)讀取。根據(jù)本發(fā)明實施例的數(shù)據(jù)讀取方法，由于采用的共享存儲設備的數(shù)據(jù)位寬為總線的數(shù)據(jù)位寬的大于等于2的整數(shù)倍，在按照共享存儲設備的數(shù)據(jù)位寬從共享存儲設備的數(shù)據(jù)后，根據(jù)總線的數(shù)據(jù)位寬對其進行拆分并緩存，并按時鐘周期通過總線逐個傳送，從而有效縮減了總線接口對共享存儲設備的操作時間，提高了數(shù)據(jù)寫入效率，大幅降低了由于總線接口長時間占用共享存儲設備而導致的數(shù)據(jù)操作延遲。而且，本發(fā)明實施例的數(shù)據(jù)讀取方法，實現(xiàn)了在無需擴充總線的數(shù)據(jù)位寬的情況下，對數(shù)據(jù)讀取效率的提高。避免了由于擴充總線的數(shù)據(jù)位寬而帶來巨大的開銷。
進一步地，在上述實施例的數(shù)據(jù)讀取方法中，所述根據(jù)從總線接收的數(shù)據(jù)讀請求，從共享存儲設備中讀取相應數(shù)據(jù)，包括從所述總線接收的讀信號、數(shù)據(jù)信號和地址信號，對所述地址信號和所述數(shù)據(jù)信號指示的數(shù)據(jù)長度，進行地址譯碼，確定用于從所述共享存儲設備中讀取相應數(shù)據(jù)的地址；根據(jù)所述地址和所述共享存儲設備的數(shù)據(jù)位寬，從所述共享存儲設備中讀取所述相應數(shù)據(jù)。其中，與數(shù)據(jù)寫入類似，總線接口在完成地址譯碼后，也向仲裁設備發(fā)送片選信號，以指示從相應的存儲設備中讀取信號。仲裁設備收到片選信號后所執(zhí)行的仲裁操作與數(shù)據(jù)寫入過程相同，此處不再贅述。進一步地，在上述實施例的數(shù)據(jù)讀取方法中，所述根據(jù)所述地址和所述共享存儲設備的數(shù)據(jù)位寬，從所述共享存儲設備中讀取所述相應數(shù)據(jù)，包括判斷讀取所述相應數(shù)據(jù)的起始地址，與所述共享存儲設備的數(shù)據(jù)位寬是否對齊；若是，則在各時鐘周期，按照所述共享存儲設備的數(shù)據(jù)位寬，從所述共享存儲設備的相應地址讀取所述相應數(shù)據(jù)；若否，則調(diào)節(jié)第一時鐘周期從所述起始地址開始讀取所述相應數(shù)據(jù)的數(shù)據(jù)位寬，以使自第二時鐘周期起，從所述共享存儲設備中讀取所述相應數(shù)據(jù)的地址與所述共享存儲設備的數(shù)據(jù)位寬對齊，并按照所述共享存儲設備的數(shù)據(jù)位寬，讀取所述相應數(shù)據(jù)。具體地，上述將地址與數(shù)據(jù)位寬對齊的過程，與數(shù)據(jù)寫入過程相同，故此處不再贅述。進一步地，在上述實施例的數(shù)據(jù)讀取方法中，所述對所述地址信號和所述數(shù)據(jù)信號指示的數(shù)據(jù)長度，進行地址譯碼，包括按照總線地址映射到共享存儲設備的地址的交織編址方式，對所述地址信號和所述數(shù)據(jù)信號指示的數(shù)據(jù)長度，進行地址譯碼；相應地，所確定的用于從所述共享存儲設備中讀取相應數(shù)據(jù)的地址，為交替分布在不同的共享存儲設備中的地址。具體地，上述交織編址方式，以及采用交織編址的方式將總線地址映射到共享存儲設備的地址時，總線地址對存儲器的操作過程、效果，與上述實施例的數(shù)據(jù)寫入方法相同，故此處不再贅述。根據(jù)上述實施例的數(shù)據(jù)讀取方法，采用交織編址方式將總線地址映射到共享存儲設備的地址，能夠在存在不同總線接口訪問同一段總線地址時，進一步有效減少總線接口的等待時間，提聞延遲效率。進一步地，在上述實施例的數(shù)據(jù)讀取方法中，所述對所述地址信號和所述數(shù)據(jù)信號指示的數(shù)據(jù)長度，進行地址譯碼之前，還包括根據(jù)所述共享存儲設備的訪問沖突，將所述總線地址映射到共享存儲設備的地址的編址方式配置為連續(xù)編址或所述交織編址。通過這種方式，能夠針對訪問狀況進一步提高訪問效率。圖7為本發(fā)明實施例的數(shù)據(jù)寫入裝置的結(jié)構(gòu)示意圖。如圖7所示，該數(shù)據(jù)寫入裝置70包括
接收緩存模塊71，用于在連續(xù)的時鐘周期內(nèi)，從總線接收并緩存待寫入多個共享存儲設備中同一共享存儲設備的數(shù)據(jù)，各所述時鐘周期所接收的數(shù)據(jù)長度為所述總線的數(shù)據(jù)位寬，所述多個共享存儲設備的數(shù)據(jù)位寬相同，且為所述總線的數(shù)據(jù)位寬的k倍，k為大于等于2的整數(shù)；數(shù)據(jù)合并模塊72，用于若停止接收所述待寫入同一共享存儲設備的數(shù)據(jù)，根據(jù)所述共享存儲設備的數(shù)據(jù)位寬，對所緩存的數(shù)據(jù)進行合并；數(shù)據(jù)寫入模塊73，用于將合并后的數(shù)據(jù)發(fā)送至仲裁設備，以使所述仲裁設備根據(jù)預設的仲裁規(guī)則將所述合并后的數(shù)據(jù)寫入相應的共享存儲設備，所述仲裁設備的數(shù)據(jù)位寬與所述共享存儲設備相同。上述實施例的數(shù)據(jù)寫入裝置例如為上述方法實施例中的總線接口。此外，在硬件實現(xiàn)上，以上各模塊均可采用處理器來實現(xiàn)，而且，接收緩存模塊還可包括存儲器和接收器，數(shù)據(jù)寫入模塊還可包括發(fā)射器等，本發(fā)明實施例在此不再任何限制。上述實施例的數(shù)據(jù)寫入裝置執(zhí)行數(shù)據(jù)寫入的具體流程，與上述實施例的數(shù)據(jù)寫入方法相同，故此處不再贅述。根據(jù)本發(fā)明實施例的數(shù)據(jù)寫入裝置，由于采用的仲裁設備和共享存儲設備的數(shù)據(jù)位寬為總線的數(shù)據(jù)位寬的大于等于2的整數(shù)倍，在接收到總線傳送的待寫入同一共享存儲設備的數(shù)據(jù)后，對其進行緩存，并當完成數(shù)據(jù)的接收后，根據(jù)共享存儲設備的數(shù)據(jù)位寬對所緩存的數(shù)據(jù)進行合并，以使得僅利用較少的時鐘周期即可將合并后的數(shù)據(jù)寫入共享存儲設備，從而有效縮減了總線接口對共享存儲設備的操作時間，提高了數(shù)據(jù)寫入效率，大幅降低了由于總線接口長時間占用共享存儲設備而導致的數(shù)據(jù)操作延遲。進一步地，在上述實施例的數(shù)據(jù)寫入裝置中，所述接收緩存模塊用于從所述總線接收寫信號、數(shù)據(jù)信號以及地址信號，對所述地址信號進行地址譯碼，以確定用于寫入所述數(shù)據(jù)信號所攜帶的數(shù)據(jù)的共享存儲設備的地址；并緩存對應于同一所述地址信號的連續(xù)接收的數(shù)據(jù)信號所攜帶的數(shù)據(jù)。進一步地，在上述實施例的數(shù)據(jù)寫入裝置中，所述數(shù)據(jù)合并模塊用于判斷所述用于寫入所述數(shù)據(jù)的共享存儲設備的地址，與所述共享存儲設備的數(shù)據(jù)位寬是否對齊；若是，則在各時鐘周期，按照所述共享存儲設備的數(shù)據(jù)位寬，對所緩存的數(shù)據(jù)進行合并；若否，則調(diào)節(jié)用于在第一時鐘周期向所述共享存儲設備寫入的數(shù)據(jù)的數(shù)據(jù)位寬，根據(jù)調(diào)節(jié)后的數(shù)據(jù)位寬進行合并，以使自第二時鐘周期起，用于寫入所述數(shù)據(jù)的共享存儲設備的地址與所述共享存儲設備的數(shù)據(jù)位寬對齊，并按照所述共享存儲設備的數(shù)據(jù)位寬，對所述數(shù)據(jù)進行合并。進一步地，在上述實施例的數(shù)據(jù)寫入裝置中，所述接收緩存模塊用于按照總線地址映射到共享存儲設備的地址的交織編址方式，對所述地址信號進行地址譯碼；相應地，所確定的用于寫入所述數(shù)據(jù)信號所攜帶的數(shù)據(jù)的共享存儲設備的地址，為交替分布在不同的共享存儲設備中的地址。進一步地，在上述實施例的數(shù)據(jù)寫入裝置中，還包括
編址方式配置模塊，用于根據(jù)所述多個共享存儲設備的訪問沖突，將所述總線地址映射到共享存儲設備的地址的編址方式配置為連續(xù)編址或所述交織編址。圖8為本發(fā)明實施例的數(shù)據(jù)讀取裝置的結(jié)構(gòu)示意圖。如圖8所示，該數(shù)據(jù)讀取裝置80包括數(shù)據(jù)讀取模塊81，用于根據(jù)從總線接收的數(shù)據(jù)讀請求，從共享存儲設備中讀取相應數(shù)據(jù)，各時鐘周期所讀取的數(shù)據(jù)長度為所述共享存儲設備的數(shù)據(jù)位寬；數(shù)據(jù)拆分模塊82，用于根據(jù)所述總線的數(shù)據(jù)位寬，對所述讀取的數(shù)據(jù)進行拆分并緩存；數(shù)據(jù)傳送模塊83，用于將所述拆分的數(shù)據(jù)通過所述總線進行發(fā)送，其中各所述時鐘周期所發(fā)送的數(shù)據(jù)長度為所述總線的數(shù)據(jù)位寬，其中，所述共享存儲設備的數(shù)據(jù)位寬相同,且為所述總線的數(shù)據(jù)位寬的k倍，k為大于等于2的整數(shù)。上述實施例的數(shù)據(jù)讀取裝置例如為上述方法實施例中的總線接口。此外，在硬件實現(xiàn)上，數(shù)據(jù)讀取模塊和數(shù)據(jù)拆分模塊均可采用處理器來實現(xiàn)，數(shù)據(jù)傳送模塊可以采用發(fā)射器實現(xiàn)，而且，數(shù)據(jù)讀取模塊還可包括接收器，數(shù)據(jù)拆分模塊還可包括存儲器等，本發(fā)明實施例在此不再任何限制。上述實施例的數(shù)據(jù)讀取裝置執(zhí)行數(shù)據(jù)讀取的具體流程，與上述實施例的數(shù)據(jù)讀取方法相同，故此處不再贅述。根據(jù)本發(fā)明實施例的數(shù)據(jù)讀取裝置，由于采用的共享存儲設備的數(shù)據(jù)位寬為總線的數(shù)據(jù)位寬的大于等于2的整數(shù)倍，在按照共享存儲設備的數(shù)據(jù)位寬從共享存儲設備的數(shù)據(jù)后，根據(jù)總線的數(shù)據(jù)位寬對其進行拆分并緩存，并按時鐘周期通過總線逐個傳送，從而有效縮減了總線接口對共享存儲設備的操作時間，提高了數(shù)據(jù)寫入效率，大幅降低了由于總線接口長時間占用共享存儲設備而導致的數(shù)據(jù)操作延遲。進一步地，在上述實施例的數(shù)據(jù)讀取裝置中，所述數(shù)據(jù)讀取模塊用于從所述總線接收的讀信號、數(shù)據(jù)信號和地址信號，對所述地址信號和所述數(shù)據(jù)信號指示的數(shù)據(jù)長度，進行地址譯碼，確定用于從所述共享存儲設備中讀取相應數(shù)據(jù)的地址；根據(jù)所述地址和所述共享存儲設備的數(shù)據(jù)位寬，從所述共享存儲設備中讀取所述相應數(shù)據(jù)。進一步地，在上述實施例的數(shù)據(jù)讀取裝置中，所述數(shù)據(jù)讀取模塊用于判斷讀取所述相應數(shù)據(jù)的起始地址，與所述共享存儲設備的數(shù)據(jù)位寬是否對齊；若是，則在各時鐘周期，按照所述共享存儲設備的數(shù)據(jù)位寬，從所述共享存儲設備的相應地址讀取所述相應數(shù)據(jù)；若否，則調(diào)節(jié)第一時鐘周期從所述起始地址開始讀取所述相應數(shù)據(jù)的數(shù)據(jù)位寬，以使自第二時鐘周期起，從所述共享存儲設備中讀取所述相應數(shù)據(jù)的地址與所述共享存儲設備的數(shù)據(jù)位寬對齊，并按照所述共享存儲設備的數(shù)據(jù)位寬，讀取所述相應數(shù)據(jù)。進一步地，在上述實施例的數(shù)據(jù)讀取裝置中，所述數(shù)據(jù)讀取模塊用于按照總線地址映射到共享存儲設備的地址的交織編址方式，對所述地址信號和所述數(shù)據(jù)信號指示的數(shù)據(jù)長度，進行地址譯碼；相應地，所確定的用于從所述共享存儲設備中讀取相應數(shù)據(jù)的地址，為交替分布在不同的共享存儲設備中的地址。進一步地，在上述實施例的數(shù)據(jù)讀取裝置中，還包括編址方式配置模塊，用于根據(jù)所述多個共享存儲設備的訪問沖突，將所述總線地址映射到共享存儲設備的地址的編址方式配置為連續(xù)編址或所述交織編址。圖9為本發(fā)明實施例的另一數(shù)據(jù)寫入裝置的結(jié)構(gòu)示意圖。如圖9所示，該數(shù)據(jù)寫入裝置90包括存儲器91和與存儲器連接的處理器92，其中存儲器91中存儲一組程序代碼，且處理器92用于調(diào)用存儲器91中存儲的程序代碼，用于執(zhí)行以下操作在連續(xù)的時鐘周期內(nèi)，從總線接收并緩存待寫入多個共享存儲設備中同一共享存儲設備的數(shù)據(jù)，各所述時鐘周期所接收的數(shù)據(jù)長度為所述總線的數(shù)據(jù)位寬，所述多個共享存儲設備的數(shù)據(jù)位寬相同，且為所述總線的數(shù)據(jù)位寬的k倍，k為大于等于2的整數(shù)；若停止接收所述待寫入同一共享存儲設備的數(shù)據(jù)，根據(jù)所述共享存儲設備的數(shù)據(jù)位寬，對所緩存的數(shù)據(jù)進行合并；將合并后的數(shù)據(jù)發(fā)送至仲裁設備，以使所述仲裁設備根據(jù)預設的仲裁規(guī)則將所述合并后的數(shù)據(jù)寫入相應的共享存儲設備，所述仲裁設備的數(shù)據(jù)位寬與所述共享存儲設備相同。上述實施例的數(shù)據(jù)寫入裝置執(zhí)行數(shù)據(jù)寫入的具體流程，與上述實施例的數(shù)據(jù)寫入方法相同，故此處不再贅述。根據(jù)本發(fā)明實施例的數(shù)據(jù)寫入裝置，由于采用的仲裁設備和共享存儲設備的數(shù)據(jù)位寬為總線的數(shù)據(jù)位寬的大于等于2的整數(shù)倍，在接收到總線傳送的待寫入同一共享存儲設備的數(shù)據(jù)后，對其進行緩存，并當完成數(shù)據(jù)的接收后，根據(jù)共享存儲設備的數(shù)據(jù)位寬對所緩存的數(shù)據(jù)進行合并，以使得僅利用較少的時鐘周期即可將合并后的數(shù)據(jù)寫入共享存儲設備，從而有效縮減了總線接口對共享存儲設備的操作時間，提高了數(shù)據(jù)寫入效率，大幅降低了由于總線接口長時間占用共享存儲設備而導致的數(shù)據(jù)操作延遲。進一步地，在上述實施例的數(shù)據(jù)寫入裝置中，所述處理器還用于調(diào)用存儲器中存儲的程序代碼，從所述總線接收寫信號、數(shù)據(jù)信號以及地址信號，對所述地址信號進行地址譯碼，以確定用于寫入所述數(shù)據(jù)信號所攜帶的數(shù)據(jù)的共享存儲設備的地址；并緩存對應于同一所述地址信號的連續(xù)接收的數(shù)據(jù)信號所攜帶的數(shù)據(jù)。進一步地，在上述實施例的數(shù)據(jù)寫入裝置中，所述處理器還用于調(diào)用存儲器中存儲的程序代碼，執(zhí)行以下操作判斷所述用于寫入所述數(shù)據(jù)的共享存儲設備的地址，與所述共享存儲設備的數(shù)據(jù)位寬是否對齊；若是，則在各時鐘周期，按照所述共享存儲設備的數(shù)據(jù)位寬，對所緩存的數(shù)據(jù)進行合并；若否，則調(diào)節(jié)用于在第一時鐘周期向所述共享存儲設備寫入的數(shù)據(jù)的數(shù)據(jù)位寬，根據(jù)調(diào)節(jié)后的數(shù)據(jù)位寬進行合并，以使自第二時鐘周期起，用于寫入所述數(shù)據(jù)的共享存儲設備的地址與所述共享存儲設備的數(shù)據(jù)位寬對齊，并按照所述共享存儲設備的數(shù)據(jù)位寬，對所述數(shù)據(jù)進行合并。進一步地，在上述實施例的數(shù)據(jù)寫入裝置中，所述處理器還用于調(diào)用存儲器中存儲的程序代碼，執(zhí)行以下操作
按照總線地址映射到共享存儲設備的地址的交織編址方式，對所述地址信號進行地址譯碼；相應地，所確定的用于寫入所述數(shù)據(jù)信號所攜帶的數(shù)據(jù)的共享存儲設備的地址，為交替分布在不同的共享存儲設備中的地址。進一步地，在上述實施例的數(shù)據(jù)寫入裝置中，所述處理器還用于調(diào)用存儲器中存儲的程序代碼，執(zhí)行以下操作根據(jù)所述多個共享存儲設備的訪問沖突，將所述總線地址映射到共享存儲設備的地址的編址方式配置為連續(xù)編址或所述交織編址。圖10為本發(fā)明實施例的另一數(shù)據(jù)讀取裝置的結(jié)構(gòu)示意圖。如圖10所示，該數(shù)據(jù)讀取裝置100包括存儲器101和與存儲器連接的處理器102，其中存儲器101中存儲一組程序代碼，且處理器102用于調(diào)用存儲器101中存儲的程序代碼，用于執(zhí)行以下操作根據(jù)從總線接收的數(shù)據(jù)讀請求，從共享存儲設備中讀取相應數(shù)據(jù)，各時鐘周期所讀取的數(shù)據(jù)長度為所述共享存儲設備的數(shù)據(jù)位寬；根據(jù)所述總線的數(shù)據(jù)位寬，對所述讀取的數(shù)據(jù)進行拆分并緩存；按照所述時鐘周期，將所述拆分的數(shù)據(jù)通過所述總線進行發(fā)送，其中各所述時鐘周期所發(fā)送的數(shù)據(jù)長度為所述總線的數(shù)據(jù)位寬，其中，所述共享存儲設備的數(shù)據(jù)位寬相同，且為所述總線的數(shù)據(jù)位寬的k倍，k為大于等于2的整數(shù)。上述實施例的數(shù)據(jù)讀取裝置執(zhí)行數(shù)據(jù)讀取的具體流程，與上述實施例的數(shù)據(jù)讀取方法相同，故此處不再贅述。根據(jù)本發(fā)明實施例的數(shù)據(jù)讀取裝置，由于采用的共享存儲設備的數(shù)據(jù)位寬為總線的數(shù)據(jù)位寬的大于等于2的整數(shù)倍，在按照共享存儲設備的數(shù)據(jù)位寬從共享存儲設備的數(shù)據(jù)后，根據(jù)總線的數(shù)據(jù)位寬對其進行拆分并緩存，并按時鐘周期通過總線逐個傳送，從而有效縮減了總線接口對共享存儲設備的操作時間，提高了數(shù)據(jù)寫入效率，大幅降低了由于總線接口長時間占用共享存儲設備而導致的數(shù)據(jù)操作延遲。進一步地，在上述實施例的數(shù)據(jù)讀取裝置中，所述處理器還用于調(diào)用存儲器中存儲的程序代碼，執(zhí)行以下操作從所述總線接收的讀信號、數(shù)據(jù)信號和地址信號，對所述地址信號和所述數(shù)據(jù)信號指示的數(shù)據(jù)長度，進行地址譯碼，確定用于從所述共享存儲設備中讀取相應數(shù)據(jù)的地址；根據(jù)所述地址和所述共享存儲設備的數(shù)據(jù)位寬，從所述共享存儲設備中讀取所述相應數(shù)據(jù)。進一步地，在上述實施例的數(shù)據(jù)讀取裝置中，所述處理器還用于調(diào)用存儲器中存儲的程序代碼，執(zhí)行以下操作判斷讀取所述相應數(shù)據(jù)的起始地址，與所述共享存儲設備的數(shù)據(jù)位寬是否對齊；若是，則在各時鐘周期，按照所述共享存儲設備的數(shù)據(jù)位寬，從所述共享存儲設備的相應地址讀取所述相應數(shù)據(jù)；若否，則調(diào)節(jié)第一時鐘周期從所述起始地址開始讀取所述相應數(shù)據(jù)的數(shù)據(jù)位寬，以使自第二時鐘周期起，從所述共享存儲設備中讀取所述相應數(shù)據(jù)的地址與所述共享存儲設備的數(shù)據(jù)位寬對齊，并按照所述共享存儲設備的數(shù)據(jù)位寬，讀取所述相應數(shù)據(jù)。
進一步地，在上述實施例的數(shù)據(jù)讀取裝置中，所述處理器還用于調(diào)用存儲器中存儲的程序代碼，執(zhí)行以下操作按照總線地址映射到共享存儲設備的地址的交織編址方式，對所述地址信號和所述數(shù)據(jù)信號指示的數(shù)據(jù)長度，進行地址譯碼；相應地，所確定的用于從所述共享存儲設備中讀取相應數(shù)據(jù)的地址，為交替分布在不同的共享存儲設備中的地址。進一步地，在上述實施例的數(shù)據(jù)讀取裝置中，所述處理器還用于調(diào)用存儲器中存儲的程序代碼，執(zhí)行以下操作根據(jù)所述共享存儲設備的訪問沖突，將所述總線地址映射到共享存儲設備的地址的編址方式配置為連續(xù)編址或所述交織編址。本領(lǐng)域普通技術(shù)人員可以理解實現(xiàn)上述各方法實施例的全部或部分步驟可以通過程序指令相關(guān)的硬件來完成。前述的程序可以存儲于一計算機可讀取存儲介質(zhì)中。該程序在執(zhí)行時，執(zhí)行包括上述各方法實施例的步驟；而前述的存儲介質(zhì)包括R0M、RAM、磁碟或者光盤等各種可以存儲程序代碼的介質(zhì)。最后應說明的是以上實施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述實施例對本發(fā)明進行了詳細的說明，本領(lǐng)域的普通技術(shù)人員應當理解其依然可以對前述各實施例所記載的技術(shù)方案進行修改，或者對其中部分技術(shù)特征進行等同替換；而這些修改或者替換，并不使相應技術(shù)方案的本質(zhì)脫離本發(fā)明各實施例技術(shù)方案的精神和范圍。
權(quán)利要求
1.一種數(shù)據(jù)寫入方法，其特征在于，包括: 在連續(xù)的時鐘周期內(nèi)，從總線接收并緩存待寫入多個共享存儲設備中同一共享存儲設備的數(shù)據(jù)，各所述時鐘周期所接收的數(shù)據(jù)長度為所述總線的數(shù)據(jù)位寬，所述多個共享存儲設備的數(shù)據(jù)位寬相同，且為所述總線的數(shù)據(jù)位寬的k倍，k為大于等于2的整數(shù)； 若停止接收所述待寫入同一共享存儲設備的數(shù)據(jù)，根據(jù)所述共享存儲設備的數(shù)據(jù)位寬，對所緩存的數(shù)據(jù)進行合并； 將合并后的數(shù)據(jù)發(fā)送至仲裁設備，以使所述仲裁設備根據(jù)預設的仲裁規(guī)則將所述合并后的數(shù)據(jù)寫入相應的共享存儲設備，所述仲裁設備的數(shù)據(jù)位寬與所述共享存儲設備相同。
2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)寫入方法，其特征在于，所述在連續(xù)的時鐘周期內(nèi)，從數(shù)據(jù)總線接收并緩存待寫入同一共享存儲設備的數(shù)據(jù)，包括: 從所述總線接收寫信號、數(shù)據(jù)信號以及地址信號，對所述地址信號進行地址譯碼，以確定用于寫入所述數(shù)據(jù)信號所攜帶的數(shù)據(jù)的共享存儲設備的地址；并緩存對應于同一所述地址信號的連續(xù)接收的數(shù)據(jù)信號所攜帶的數(shù)據(jù)。
3.根據(jù)權(quán)利要求2所述的數(shù)據(jù)寫入方法，其特征在于，所述根據(jù)所述共享存儲設備的數(shù)據(jù)位寬，對所緩存的數(shù)據(jù)進行合并，包括: 判斷所述用于寫入所述數(shù)據(jù)的共享存儲設備的地址，與所述共享存儲設備的數(shù)據(jù)位寬是否對齊； 若是，則在各時鐘周期，按照所述共享存儲設備的數(shù)據(jù)位寬，對所緩存的數(shù)據(jù)進行合并； 若否，則調(diào)節(jié)用于 在第一時鐘周期向所述共享存儲設備寫入的數(shù)據(jù)的數(shù)據(jù)位寬，根據(jù)調(diào)節(jié)后的數(shù)據(jù)位寬進行合并，以使自第二時鐘周期起，用于寫入所述數(shù)據(jù)的共享存儲設備的地址與所述共享存儲設備的數(shù)據(jù)位寬對齊，并按照所述共享存儲設備的數(shù)據(jù)位寬，對所述數(shù)據(jù)進行合并。
4.根據(jù)權(quán)利要求2所述的數(shù)據(jù)寫入方法，其特征在于，所述對所述地址信號進行地址譯碼包括: 按照總線地址映射到共享存儲設備的地址的交織編址方式，對所述地址信號進行地址譯碼； 相應地，所確定的用于寫入所述數(shù)據(jù)信號所攜帶的數(shù)據(jù)的共享存儲設備的地址，為交替分布在不同的共享存儲設備中的地址。
5.權(quán)利要求4所述的數(shù)據(jù)寫入方法，其特征在于，所述對所述地址信號進行地址譯碼，以確定用于寫入所述數(shù)據(jù)信號所攜帶的數(shù)據(jù)的共享存儲設備的地址之前，還包括: 根據(jù)所述多個共享存儲設備的訪問沖突，將所述總線地址映射到共享存儲設備的地址的編址方式配置為連續(xù)編址或所述交織編址。
6.一種數(shù)據(jù)讀取方法，其特征在于，包括: 根據(jù)從總線接收的數(shù)據(jù)讀請求，從共享存儲設備中讀取相應數(shù)據(jù)，各時鐘周期所讀取的數(shù)據(jù)長度為所述共享存儲設備的數(shù)據(jù)位寬； 根據(jù)所述總線的數(shù)據(jù)位寬，對所述讀取的數(shù)據(jù)進行拆分并緩存； 按照所述時鐘周期，將所述拆分的數(shù)據(jù)通過所述總線進行發(fā)送，其中各所述時鐘周期所發(fā)送的數(shù)據(jù)長度為所述總線的數(shù)據(jù)位寬，其中，所述共享存儲設備的數(shù)據(jù)位寬相同，且為所述總線的數(shù)據(jù)位寬的k倍，k為大于等于2的整數(shù)。
7.根據(jù)權(quán)利要求6所述的數(shù)據(jù)讀取方法，其特征在于，所述根據(jù)從總線接收的數(shù)據(jù)讀請求，從共享存儲設備中讀取相應數(shù)據(jù)，包括: 從所述總線接收的讀信號、數(shù)據(jù)信號和地址信號，對所述地址信號和所述數(shù)據(jù)信號指示的數(shù)據(jù)長度，進行地址譯碼，確定用于從所述共享存儲設備中讀取相應數(shù)據(jù)的地址； 根據(jù)所述地址和所述共享存儲設備的數(shù)據(jù)位寬，從所述共享存儲設備中讀取所述相應數(shù)據(jù)。
8.根據(jù)權(quán)利要求7所述的數(shù)據(jù)讀取方法，其特征在于，所述根據(jù)所述地址和所述共享存儲設備的數(shù)據(jù)位寬，從所述共享存儲設備中讀取所述相應數(shù)據(jù)，包括: 判斷讀取所述相應數(shù)據(jù)的起始地址，與所述共享存儲設備的數(shù)據(jù)位寬是否對齊； 若是，則在各時鐘周期，按照所述共享存儲設備的數(shù)據(jù)位寬，從所述共享存儲設備的相應地址讀取所述相應數(shù)據(jù)； 若否，則調(diào)節(jié)第一時鐘周期從所述起始地址開始讀取所述相應數(shù)據(jù)的數(shù)據(jù)位寬，以使自第二時鐘周期起，從所述共享存儲設備中讀取所述相應數(shù)據(jù)的地址與所述共享存儲設備的數(shù)據(jù)位寬對齊，并按照所述共享存 儲設備的數(shù)據(jù)位寬，讀取所述相應數(shù)據(jù)。
9.根據(jù)權(quán)利要求7所述的數(shù)據(jù)讀取方法，其特征在于，所述對所述地址信號和所述數(shù)據(jù)信號指示的數(shù)據(jù)長度，進行地址譯碼，包括: 按照總線地址映射到共享存儲設備的地址的交織編址方式，對所述地址信號和所述數(shù)據(jù)信號指示的數(shù)據(jù)長度，進行地址譯碼； 相應地，所確定的用于從所述共享存儲設備中讀取相應數(shù)據(jù)的地址，為交替分布在不同的共享存儲設備中的地址。
10.根據(jù)權(quán)利要求9所述的數(shù)據(jù)讀取方法，其特征在于，所述對所述地址信號和所述數(shù)據(jù)信號指示的數(shù)據(jù)長度，進行地址譯碼之前，還包括: 根據(jù)所述共享存儲設備的訪問沖突，將所述總線地址映射到共享存儲設備的地址的編址方式配置為連續(xù)編址或所述交織編址。
11.一種數(shù)據(jù)寫入裝置，其特征在于，包括: 接收緩存模塊，用于在連續(xù)的時鐘周期內(nèi)，從總線接收并緩存待寫入多個共享存儲設備中同一共享存儲設備的數(shù)據(jù)，各所述時鐘周期所接收的數(shù)據(jù)長度為所述總線的數(shù)據(jù)位寬，所述多個共享存儲設備的數(shù)據(jù)位寬相同，且為所述總線的數(shù)據(jù)位寬的k倍，k為大于等于2的整數(shù)； 數(shù)據(jù)合并模塊，用于若停止接收所述待寫入同一共享存儲設備的數(shù)據(jù)，根據(jù)所述共享存儲設備的數(shù)據(jù)位寬，對所緩存的數(shù)據(jù)進行合并； 數(shù)據(jù)寫入模塊，用于將合并后的數(shù)據(jù)發(fā)送至仲裁設備，以使所述仲裁設備根據(jù)預設的仲裁規(guī)則將所述合并后的數(shù)據(jù)寫入相應的共享存儲設備，所述仲裁設備的數(shù)據(jù)位寬與所述共享存儲設備相同。
12.根據(jù)權(quán)利要求11所述的數(shù)據(jù)寫入裝置，其特征在于，所述接收緩存模塊用于從所述總線接收寫信號、數(shù)據(jù)信號以及地址信號，對所述地址信號進行地址譯碼，以確定用于寫入所述數(shù)據(jù)信號所攜帶的數(shù)據(jù)的共享存儲設備的地址；并緩存對應于同一所述地址信號的連續(xù)接收的數(shù)據(jù)信號所攜帶的數(shù)據(jù)。
13.根據(jù)權(quán)利要求12所述的數(shù)據(jù)寫入裝置，其特征在于，所述數(shù)據(jù)合并模塊用于: 判斷所述用于寫入所述數(shù)據(jù)的共享存儲設備的地址，與所述共享存儲設備的數(shù)據(jù)位寬是否對齊； 若是，則在各時鐘周期，按照所述共享存儲設備的數(shù)據(jù)位寬，對所緩存的數(shù)據(jù)進行合并； 若否，則調(diào)節(jié)用于在第一時鐘周期向所述共享存儲設備寫入的數(shù)據(jù)的數(shù)據(jù)位寬，根據(jù)調(diào)節(jié)后的數(shù)據(jù)位寬進行合并，以使自第二時鐘周期起，用于寫入所述數(shù)據(jù)的共享存儲設備的地址與所述共享存儲設備的數(shù)據(jù)位寬對齊，并按照所述共享存儲設備的數(shù)據(jù)位寬，對所述數(shù)據(jù)進行合并。
14.根據(jù)權(quán)利要求12所述的數(shù)據(jù)寫入裝置，其特征在于，所述接收緩存模塊用于: 按照總線地址映射到共 享存儲設備的地址的交織編址方式，對所述地址信號進行地址譯碼； 相應地，所確定的用于寫入所述數(shù)據(jù)信號所攜帶的數(shù)據(jù)的共享存儲設備的地址，為交替分布在不同的共享存儲設備中的地址。
15.根據(jù)權(quán)利要求14所述的數(shù)據(jù)寫入裝置，其特征在于，還包括: 編址方式配置模塊，用于根據(jù)所述多個共享存儲設備的訪問沖突，將所述總線地址映射到共享存儲設備的地址的編址方式配置為連續(xù)編址或所述交織編址。
16.一種數(shù)據(jù)讀取裝置，其特征在于，包括: 數(shù)據(jù)讀取模塊，用于根據(jù)從總線接收的數(shù)據(jù)讀請求，從共享存儲設備中讀取相應數(shù)據(jù)，各時鐘周期所讀取的數(shù)據(jù)長度為所述共享存儲設備的數(shù)據(jù)位寬； 數(shù)據(jù)拆分模塊，用于根據(jù)所述總線的數(shù)據(jù)位寬，對所述讀取的數(shù)據(jù)進行拆分并緩存；數(shù)據(jù)傳送模塊，用于將所述拆分的數(shù)據(jù)通過所述總線進行發(fā)送，其中各所述時鐘周期所發(fā)送的數(shù)據(jù)長度為所述總線的數(shù)據(jù)位寬，其中，所述共享存儲設備的數(shù)據(jù)位寬相同，且為所述總線的數(shù)據(jù)位寬的k倍，k為大于等于2的整數(shù)。
17.根據(jù)權(quán)利要求16所述的數(shù)據(jù)讀取裝置，其特征在于，所述數(shù)據(jù)讀取模塊用于: 從所述總線接收的讀信號、數(shù)據(jù)信號和地址信號，對所述地址信號和所述數(shù)據(jù)信號指示的數(shù)據(jù)長度，進行地址譯碼，確定用于從所述共享存儲設備中讀取相應數(shù)據(jù)的地址； 根據(jù)所述地址和所述共享存儲設備的數(shù)據(jù)位寬，從所述共享存儲設備中讀取所述相應數(shù)據(jù)。
18.根據(jù)權(quán)利要求17所述的數(shù)據(jù)讀取裝置，其特征在于，所述數(shù)據(jù)讀取模塊用于: 判斷讀取所述相應數(shù)據(jù)的起始地址，與所述共享存儲設備的數(shù)據(jù)位寬是否對齊； 若是，則在各時鐘周期，按照所述共享存儲設備的數(shù)據(jù)位寬，從所述共享存儲設備的相應地址讀取所述相應數(shù)據(jù)； 若否，則調(diào)節(jié)第一時鐘周期從所述起始地址開始讀取所述相應數(shù)據(jù)的數(shù)據(jù)位寬，以使自第二時鐘周期起，從所述共享存儲設備中讀取所述相應數(shù)據(jù)的地址與所述共享存儲設備的數(shù)據(jù)位寬對齊，并按照所述共享存儲設備的數(shù)據(jù)位寬，讀取所述相應數(shù)據(jù)。
19.根據(jù)權(quán)利要求17所述的數(shù)據(jù)讀取裝置，其特征在于，所述數(shù)據(jù)讀取模塊用于: 按照總線地址映射到共享存儲設備的地址的交織編址方式，對所述地址信號和所述數(shù)據(jù)信號指示的數(shù)據(jù)長度，進行地址譯碼；相應地，所確定的用于從所述共享存儲設備中讀取相應數(shù)據(jù)的地址，為交替分布在不同的共享存儲設備中的地址。
20.根據(jù)權(quán)利要求19所述的數(shù)據(jù)讀取裝置，其特征在于，還包括: 編址方式配置模 塊，用于根據(jù)所述多個共享存儲設備的訪問沖突，將所述總線地址映射到共享存儲設備的地址的編址方式配置為連續(xù)編址或所述交織編址。
全文摘要
本發(fā)明實施例提供一種數(shù)據(jù)寫入和讀取方法及裝置。該數(shù)據(jù)寫入方法包括在連續(xù)的時鐘周期內(nèi)，從總線接收并緩存待寫入多個共享存儲設備中同一共享存儲設備的數(shù)據(jù)，各所述時鐘周期所接收的數(shù)據(jù)長度為所述總線的數(shù)據(jù)位寬，所述多個共享存儲設備的數(shù)據(jù)位寬相同，且為所述總線的數(shù)據(jù)位寬的k倍，k為大于等于2的整數(shù)；若停止接收所述待寫入同一共享存儲設備的數(shù)據(jù)，根據(jù)所述共享存儲設備的數(shù)據(jù)位寬，對所緩存的數(shù)據(jù)進行合并；將合并后的數(shù)據(jù)發(fā)送至仲裁設備，以使所述仲裁設備根據(jù)預設的仲裁規(guī)則將所述合并后的數(shù)據(jù)寫入相應的共享存儲設備，所述仲裁設備的數(shù)據(jù)位寬與所述共享存儲設備相同。
文檔編號G06F12/02GK103077123SQ20131001432
公開日2013年5月1日 申請日期2013年1月15日 優(yōu)先權(quán)日2013年1月15日
發(fā)明者朱建華 申請人:華為技術(shù)有限公司