專利名稱：一種自適應(yīng)觸發(fā)同步控制裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種自適應(yīng)觸發(fā)同步控制裝置，屬于水聲設(shè)備領(lǐng)域。
背景技術(shù)：
隨著水聲技術(shù)的發(fā)展，多平臺(tái)聯(lián)合作業(yè)將成為未來湖海上作業(yè)的重要形式之一，在同一水域?qū)⒉豢杀苊獾拇嬖诙喾N聲學(xué)設(shè)備同時(shí)工作。但由于水聲信號(hào)的實(shí)際可用頻率帶寬有限，很多聲學(xué)設(shè)備的中心頻率和帶寬相同，同時(shí)工作時(shí)容易誤收其他設(shè)備的發(fā)射信號(hào)或反射信號(hào)，而淹沒其真實(shí)信號(hào)，引起設(shè)備間的相互干擾。為了讓同一平臺(tái)內(nèi)各種聲學(xué)設(shè)備能同時(shí)正常工作，必須對(duì)這些設(shè)備的發(fā)射波形進(jìn)行合理設(shè)計(jì)，以減少它們之間的相互干擾。目前解決聲學(xué)設(shè)備水下聲兼容問題的主要方法是采用頻分法和發(fā)射波形優(yōu)選法，頻分法是事先將不同設(shè)備發(fā)射信號(hào)的頻率分配到預(yù)定的、互不重疊的頻段內(nèi)以達(dá)到他們之間互不干擾的目的，但由于水聲信號(hào)的可用頻率帶寬有限，這種方法受到了一定的限制?？紤]到這一限制，可以采用同頻延時(shí)或分頻延時(shí)的方法輸出同步脈沖觸發(fā)聲學(xué)設(shè)備，使其發(fā)射信號(hào)頻率錯(cuò)開，避免相互間的干擾。

發(fā)明內(nèi)容
本發(fā)明提供一種自適應(yīng)觸發(fā)同步控制裝置，以外部輸入的IPPS秒脈沖或內(nèi)部生成的IPPS秒脈沖為基準(zhǔn)，輸出多路頻率、脈寬和延時(shí)均可調(diào)的同步脈沖，應(yīng)用于同一水域中同平臺(tái)工作的不同聲學(xué)設(shè)備上，可解決設(shè)備發(fā)射信號(hào)或接收信號(hào)之間的相互干擾、相互影響問題，提高設(shè)備的使用效果。本發(fā)明的目的是這樣實(shí)現(xiàn)的:一種自適應(yīng)觸發(fā)同步控制裝置，包括電源模塊、輸入模塊、通信模塊、存儲(chǔ)模塊、輸出模塊和微處理器；電源模塊與輸入模塊、通信模塊、存儲(chǔ)模塊、輸出模塊和微處理器連接；輸入模塊、通信模塊、存儲(chǔ)模塊、輸出模塊均與微處理器連接；其中，電源模塊的作用為，為輸入模塊、通信模塊、存儲(chǔ)模塊、輸出模塊和微處理器供電；輸入模塊的作用為，與外部設(shè)備連接，將外部輸入RS422秒脈沖轉(zhuǎn)換為TTL秒脈沖，輸出給微處理器；通信模塊的作用為，通過串口設(shè)置該控制裝置的輸出參數(shù)(包括工作模式、多路輸出通道、各路輸出脈沖的頻率、脈寬和延時(shí))，用于實(shí)現(xiàn)控制裝置與外部設(shè)備的通信；存儲(chǔ)模塊的作用為，保存外部設(shè)置的輸出參數(shù)；微處理器的作用為，通過軟件設(shè)計(jì)實(shí)現(xiàn)多路同步脈沖自適應(yīng)輸出，并對(duì)輸出脈沖進(jìn)行檢測(cè)，提高輸出可靠性；輸出模塊的作用為，對(duì)微處理器輸出的多路同步脈沖進(jìn)行信號(hào)轉(zhuǎn)換。所述控制裝置可接收2路外部IPPS秒脈沖，具有三種工作模式，可選擇其中一種工作模式工作，輸出多路同步脈沖；其中模式I是以外部設(shè)備I產(chǎn)生的標(biāo)準(zhǔn)IPPS秒脈沖作為同步輸出基準(zhǔn)；模式2是以外部設(shè)備2產(chǎn)生的IPPS秒脈沖作為同步輸出基準(zhǔn)；模式3是以微處理器中定時(shí)器產(chǎn)生的IPPS秒脈沖作為同步輸出基準(zhǔn)；所述控制裝置具有自適應(yīng)觸發(fā)功能，如果選擇模式I或2，當(dāng)外部設(shè)備輸入的IPPS秒脈沖中斷時(shí)，可自動(dòng)切換到模式3，繼續(xù)按設(shè)置參數(shù)輸出同步脈沖，當(dāng)外部設(shè)備產(chǎn)生的IPPS秒脈沖恢復(fù)時(shí)可自動(dòng)恢復(fù)到模式I或2。一種自適應(yīng)觸發(fā)同步控制方法，具體步驟如下:步驟一、進(jìn)行微處理器初始化開啟電源模塊，給裝置上電后，微處理器中的軟件執(zhí)行初始化，實(shí)現(xiàn)微處理器中各寄存器、中斷、定時(shí)器、計(jì)數(shù)器、IO 口、串行口、變量的配置和初始化。步驟二、進(jìn)行參數(shù)預(yù)置微處理器對(duì)存儲(chǔ)模塊中保存的數(shù)值進(jìn)行讀取和判斷，若其有效則作為微處理器的輸出參數(shù)；所述輸出參數(shù)依次為工作模式、輸出通道、第一路的輸出頻率、脈寬和延時(shí)、第二路的輸出頻率、脈寬和延時(shí)、第三路的輸出頻率、脈寬和延時(shí)、第四路的輸出頻率、脈寬和延時(shí)。步驟三、進(jìn)入中斷判斷步驟一中設(shè)置的中斷是否到達(dá)，如到達(dá)，接步驟四；如沒有到達(dá)，微處理器等待，直至中斷到達(dá)。 步驟四、進(jìn)行同步脈沖輸出同步脈沖輸出是結(jié)合微處理器中的外部中斷0、1和定時(shí)器O實(shí)現(xiàn)的:輸入模塊為引腳INTO、INTl提供輸入電平作為同步輸出基準(zhǔn)；若設(shè)置的工作模式為模式1，當(dāng)引腳INTO接收到的電平為低電平時(shí)啟動(dòng)外部中斷0，并在進(jìn)入外部中斷O后先關(guān)閉定時(shí)器0，再啟動(dòng)定時(shí)器0，保證輸出的同步脈沖與輸出基準(zhǔn)同步，并設(shè)置輸出基準(zhǔn)標(biāo)識(shí)為I;對(duì)同步輸出脈沖進(jìn)行初始化:若設(shè)置的延時(shí)參數(shù)為0，則輸出脈沖標(biāo)識(shí)為I，若設(shè)置的延時(shí)參數(shù)非O,則輸出脈沖標(biāo)識(shí)為O。若設(shè)置的工作模式為外部模式2，當(dāng)引腳INTl接收到電平為低電平時(shí)啟動(dòng)外部中斷1，并在進(jìn)入外部中斷I后先關(guān)閉定時(shí)器0，再啟動(dòng)定時(shí)器0，保證輸出的同步脈沖與輸出基準(zhǔn)同步，并設(shè)置輸出基準(zhǔn)標(biāo)識(shí)為2 ；若設(shè)置的工作模式為內(nèi)部模式，則啟動(dòng)定時(shí)器O ;對(duì)同步輸出脈沖進(jìn)行初始化:若設(shè)置的延時(shí)參數(shù)為O,則輸出脈沖標(biāo)識(shí)為I,若設(shè)置的延時(shí)參數(shù)非O,則輸出脈沖標(biāo)識(shí)為O。當(dāng)設(shè)置的工作模式為外部模式I或2時(shí)，啟動(dòng)定時(shí)器O后，設(shè)置定時(shí)器計(jì)數(shù)周期為0.1ms，計(jì)數(shù)初值為0，每過0.1ms計(jì)數(shù)加I，按輸出脈沖的標(biāo)識(shí)輸出同步脈沖，當(dāng)設(shè)置的延時(shí)參數(shù)非O時(shí)，若計(jì)數(shù)小于設(shè)置的延時(shí)對(duì)應(yīng)的計(jì)數(shù)個(gè)數(shù)時(shí)，輸出脈沖標(biāo)識(shí)為O ;若計(jì)數(shù)等于設(shè)置的延時(shí)對(duì)應(yīng)的計(jì)數(shù)個(gè)數(shù)時(shí)，計(jì)數(shù)清零，延時(shí)變?yōu)?，輸出脈沖標(biāo)識(shí)為I ;當(dāng)設(shè)置的延時(shí)為O時(shí)，輸出標(biāo)識(shí)為1，判斷計(jì)數(shù)；若計(jì)數(shù)小于設(shè)置的脈寬對(duì)應(yīng)的計(jì)數(shù)個(gè)數(shù)時(shí)，輸出脈沖標(biāo)識(shí)為1，計(jì)數(shù)加1，繼續(xù)判斷計(jì)數(shù)是否小于脈寬個(gè)數(shù)；當(dāng)計(jì)數(shù)等于設(shè)置的脈寬對(duì)應(yīng)的計(jì)數(shù)個(gè)數(shù)時(shí)，輸出脈沖標(biāo)識(shí)變?yōu)镺 ;判斷計(jì)數(shù)是否小于頻率對(duì)應(yīng)的計(jì)數(shù)個(gè)數(shù)，若計(jì)數(shù)等于設(shè)置的頻率對(duì)應(yīng)的計(jì)數(shù)個(gè)數(shù)，輸出脈沖標(biāo)識(shí)變?yōu)?，計(jì)數(shù)清零；若計(jì)數(shù)大于10000，同時(shí)當(dāng)參數(shù)設(shè)置的工作模式為I或2，說明模式I或2的輸入的TTL秒脈沖中斷，這時(shí)自動(dòng)切換到內(nèi)部模式，將計(jì)數(shù)清零，等待定時(shí)器計(jì)數(shù)時(shí)間到，計(jì)數(shù)加I進(jìn)行循環(huán)判斷。當(dāng)引腳INTl或INTO接收到低電平的TTL秒脈沖時(shí)，重復(fù)步驟四；將微處理器輸出的四路TTL同步脈沖輸入到輸出模塊后，轉(zhuǎn)換為四路隔離輸出的RS422秒脈沖，輸出給外部設(shè)備。步驟五、進(jìn)行串口接收在通信模塊內(nèi)設(shè)置輸出參數(shù)，將輸出參數(shù)發(fā)送給微處理器，微處理器中的串口緩沖區(qū)開始接收數(shù)據(jù)；當(dāng)接收完成后，在通信模塊內(nèi)對(duì)接收的數(shù)據(jù)進(jìn)行解析和判斷，并將結(jié)果發(fā)送給微處理器:如果判斷結(jié)果為參數(shù)設(shè)置指令，接步驟六；如果判斷結(jié)果為自檢指令，接步驟七。步驟六、進(jìn)行參數(shù)設(shè)置微處理器向存儲(chǔ)模塊發(fā)出指令，在存儲(chǔ)模塊中執(zhí)行參數(shù)保存，將串口接收到的數(shù)據(jù)保存到存儲(chǔ)模塊中；同時(shí)將參數(shù)設(shè)置指令中的數(shù)據(jù)作為同步輸出的參數(shù)，執(zhí)行步驟四中的同步脈沖輸出。步驟七、進(jìn)行自檢在微處理器的定時(shí)器中對(duì)輸出的多路同步脈沖進(jìn)行輸出檢測(cè)，并將檢測(cè)結(jié)果通過串口發(fā)送通信模塊，再由通信模塊發(fā)送給外部設(shè)備。步驟八、等待下次中斷在微處理器中，當(dāng)下次中斷到達(dá)時(shí)，返回到步驟三，并執(zhí)行步驟四 八。有益效果本發(fā)明提供一種自適應(yīng)觸發(fā)同步控制裝置，從輸出模塊輸出的多路同步脈沖可作為同一平臺(tái)上同時(shí)工作的聲學(xué)設(shè)備的外部觸發(fā)信號(hào)，并對(duì)各路輸出脈沖的延時(shí)進(jìn)行設(shè)置和調(diào)整，可將同時(shí)工作的設(shè)備的工作頻率有效錯(cuò)開，減小相互間的干擾，使其在同一平臺(tái)上協(xié)調(diào)工作。該發(fā)明具有自適應(yīng)輸出功能，避免了因輸入基準(zhǔn)中斷而無脈沖輸出，導(dǎo)致聲學(xué)設(shè)備相互影響或無法工作的情況。


圖1是本發(fā)明自適應(yīng)觸發(fā)同步控制裝置的連接結(jié)構(gòu)圖。圖2是本發(fā)明自適應(yīng)觸發(fā)同步控制裝置的工作流程圖。圖3是本發(fā)明微處理器的連接結(jié)構(gòu)圖。圖4是本發(fā)明微處理器工作過程中同步脈沖輸出的邏輯圖。
具體實(shí)施例方式下面結(jié)合附圖和實(shí)施例，對(duì)本發(fā)明作進(jìn)一步說明。實(shí)施例如圖1所示，自適應(yīng)觸發(fā)同步控制裝置由電源模塊、輸入模塊、存儲(chǔ)模塊、通信模塊、微處理器和輸出模塊組成。其中電源模塊分別與輸入模塊、通信模塊、存儲(chǔ)模塊和微處理器連接，為上述模塊供電；輸入模塊、通信模塊、存儲(chǔ)模塊、輸出模塊均分別與微處理器連接，輸出模塊、通信模塊均與外部設(shè)備連接。
其中，電源模塊采用LM2576S芯片，用于給裝置中其他元器件供電，該電源模塊的輸入電壓為7V 40V，輸出電壓為+5V，外圍電路中電感和電容的選擇需滿足該裝置中所有元器件同時(shí)工作時(shí)的最大工作電流；輸入模塊用于接收外部設(shè)備I或2產(chǎn)生的RS422A電平的IPPS秒脈沖，作為控制裝置模式I或模式2下的同步輸出基準(zhǔn)；輸入模塊采用MAX485芯片將RS422電平轉(zhuǎn)換為TTL電平；通信模塊采用MAX233芯片，實(shí)現(xiàn)外部設(shè)備與控制裝置之間的RS232C串口通信，可通過串口設(shè)置控制裝置的輸出參數(shù)，包括工作模式、多路輸出通道、各路輸出的頻率、脈寬和延時(shí)等參數(shù)，也可對(duì)微處理器發(fā)送輸出脈沖自檢指令并接收檢測(cè)結(jié)果；存儲(chǔ)模塊選用X25045芯片，該芯片為512Byte的E2PR0M并同時(shí)具有看門狗功能，用于保存通過通信模塊設(shè)置的輸出參數(shù)，在下次上電時(shí)將最后一次保存的輸出參數(shù)發(fā)送給微處理器，微處理器按保存的輸出參數(shù)通過輸出模塊自主輸出多路同步脈沖；微處理器選用P89V51芯片，P89V51芯片上設(shè)有引腳XTALl、XTAL2、INTO、INT1、TxD, RxD, RST、VCC和VSS，引腳XTALl與11.0592MHz晶振一端的引腳連接，晶振另一端的引腳和XTAL2連接，引腳INTO用于接收模式I下由輸入模塊生成的TTL秒脈沖，引腳INTl用于接收模式2下由輸入模塊生成的TTL秒脈沖，引腳TxD和RxD分別與通信模塊連接，弓丨腳RST與存儲(chǔ)模塊連接，引腳VCC和VSS分別與電源模塊輸出的+5V電壓和GND連接；引腳
24分別與輸出模塊連接，實(shí)現(xiàn)四路頻率、延時(shí)和脈寬均可調(diào)的TTL同步脈沖輸出；為了提高控制裝置的可靠性，微處理器可對(duì)輸出的同步脈沖進(jìn)行檢測(cè)，判斷是否按設(shè)置的頻率輸出，保證輸出有效；輸出模塊采用4片MAX1490A芯片，用于將微處理器輸出的四路TTL同步脈沖轉(zhuǎn)換為四路隔離輸出的RS422秒脈沖，滿足外部設(shè)備觸發(fā)脈沖波形需求。圖2為自適應(yīng)觸發(fā)同步控制裝置的工作方法，具體步驟如下:步驟一、進(jìn)行微處理器初始化開啟電源模塊，給裝置上電后，微處理器中的軟件執(zhí)行初始化，實(shí)現(xiàn)微處理器中各寄存器、中斷、定時(shí)器、計(jì)數(shù)器、IO 口、串行口、變量等的配置和初始化。步驟二、進(jìn)行參數(shù)預(yù)置微處理器對(duì)存儲(chǔ)模塊中保存的數(shù)值進(jìn)行讀取和判斷，若其有效則作為微處理器的輸出參數(shù)；所述輸出參數(shù)依次為工作模式、輸出通道、第一路的輸出頻率、脈寬和延時(shí)、第二路的輸出頻率、脈寬和延時(shí)、第三路的輸出頻率、脈寬和延時(shí)、第四路的輸出頻率、脈寬和延時(shí)。步驟三、進(jìn)入中斷判斷步驟一中設(shè)置的中斷是否到達(dá)，如到達(dá)，接步驟四；如沒有到達(dá)，微處理器等待，直至中斷到達(dá)。步驟四、進(jìn)行同步脈沖輸出同步脈沖輸出是結(jié)合微處理器中的外部中斷0、1和定時(shí)器O實(shí)現(xiàn)的:輸入模塊為引腳INTO、INTl提供輸入電平作為同步輸出基準(zhǔn)；若設(shè)置的工作模式為模式1，當(dāng)引腳INTO接收到的電平為低電平時(shí)啟動(dòng)外部中斷0，并在進(jìn)入外部中斷O后先關(guān)閉定時(shí)器0，再啟動(dòng)定時(shí)器0，保證輸出的同步脈沖與輸出基準(zhǔn)同步，并設(shè)置輸出基準(zhǔn)標(biāo)識(shí)為I;對(duì)同步輸出脈沖進(jìn)行初始化:若設(shè)置的延時(shí)參數(shù)為O，則輸出脈沖標(biāo)識(shí)為I，若設(shè)置的延時(shí)參數(shù)非O,則輸出脈沖標(biāo)識(shí)為O。若設(shè)置的工作模式為外部模式2，當(dāng)引腳INTl接收到電平為低電平時(shí)啟動(dòng)外部中斷1，并在進(jìn)入外部中斷I后先關(guān)閉定時(shí)器0，再啟動(dòng)定時(shí)器0，保證輸出的同步脈沖與輸出基準(zhǔn)同步，并設(shè)置輸出基準(zhǔn)標(biāo)識(shí)為2 ；若設(shè)置的工作模式為內(nèi)部模式，則啟動(dòng)定時(shí)器O ;對(duì)同步輸出脈沖進(jìn)行初始化:若設(shè)置的延時(shí)參數(shù)為O,則輸出脈沖標(biāo)識(shí)為I,若設(shè)置的延時(shí)參數(shù)非O,則輸出脈沖標(biāo)識(shí)為O。當(dāng)設(shè)置的工作模式為外部模式I或2時(shí)，啟動(dòng)定時(shí)器O后，設(shè)置定時(shí)器計(jì)數(shù)周期為
0.1ms,計(jì)數(shù)初值為0，每過0.1ms計(jì)數(shù)加1，按輸出脈沖的標(biāo)識(shí)輸出同步脈沖(標(biāo)識(shí)為I表示高電平，標(biāo)識(shí)為O表示低電平)，當(dāng)設(shè)置的延時(shí)參數(shù)非O時(shí)，若計(jì)數(shù)小于設(shè)置(步驟二或步驟六中的輸出參數(shù))的延時(shí)對(duì)應(yīng)的計(jì)數(shù)個(gè)數(shù)(延時(shí)/定時(shí)器計(jì)數(shù)周期)時(shí)，輸出脈沖標(biāo)識(shí)為O ;若計(jì)數(shù)等于設(shè)置的延時(shí)對(duì)應(yīng)的計(jì)數(shù)個(gè)數(shù)(延時(shí)/定時(shí)器計(jì)數(shù)周期)時(shí)，計(jì)數(shù)清零，延時(shí)變?yōu)?，輸出脈沖標(biāo)識(shí)為I ;當(dāng)設(shè)置的延時(shí)為O時(shí)，輸出標(biāo)識(shí)為1，判斷計(jì)數(shù)；若計(jì)數(shù)小于設(shè)置(步驟二中的存儲(chǔ)模塊或串口發(fā)送的)的脈寬對(duì)應(yīng)的計(jì)數(shù)個(gè)數(shù)(脈寬/定時(shí)器計(jì)數(shù)周期)時(shí)，輸出脈沖標(biāo)識(shí)為1，計(jì)數(shù)加1，繼續(xù)判斷計(jì)數(shù)是否小于脈寬個(gè)數(shù)；當(dāng)計(jì)數(shù)等于設(shè)置(步驟二或步驟六中的輸出參數(shù))的脈寬對(duì)應(yīng)的計(jì)數(shù)個(gè)數(shù)(脈寬/定時(shí)器計(jì)數(shù)周期)時(shí)，輸出脈沖標(biāo)識(shí)變?yōu)镺 ;判斷計(jì)數(shù)是否小于頻率對(duì)應(yīng)的計(jì)數(shù)個(gè)數(shù)，若計(jì)數(shù)等于設(shè)置(步驟二或步驟六中的輸出參數(shù))的頻率對(duì)應(yīng)的計(jì)數(shù)個(gè)數(shù)(1000/頻率/定時(shí)器計(jì)數(shù)周期)，輸出脈沖標(biāo)識(shí)變?yōu)?，計(jì)數(shù)清零；若計(jì)數(shù)大于10000，同時(shí)當(dāng)參數(shù)設(shè)置的工作模式為I或2，說明模式I或2的輸入的TTL秒脈沖中斷，這時(shí)自動(dòng)切換到內(nèi)部模式，將計(jì)數(shù)清零，等待定時(shí)器計(jì)數(shù)時(shí)間到，計(jì)數(shù)加I進(jìn)行循環(huán)判斷。當(dāng)引腳INTl或INTO接收到低電平的TTL秒脈沖時(shí)，重復(fù)步驟四；將微處理器輸出的四路TTL同步脈沖輸入到輸出模塊后，轉(zhuǎn)換為四路隔離輸出的RS422秒脈沖，輸出給外部設(shè)備。步驟五、進(jìn)行串口接收在通信模塊內(nèi)設(shè)置輸出參數(shù)，將輸出參數(shù)發(fā)送給微處理器，微處理器中的串口緩沖區(qū)開始接收數(shù)據(jù)；當(dāng)接收完成后，在通信模塊內(nèi)對(duì)接收的數(shù)據(jù)進(jìn)行解析和判斷，并將結(jié)果發(fā)送給微處理器:如果判斷結(jié)果為參數(shù)設(shè)置指令，接步驟六；如果判斷結(jié)果為自檢指令，接步驟七。步驟六、進(jìn)行參數(shù)設(shè)置微處理器向存儲(chǔ)模塊發(fā)出指令，在存儲(chǔ)模塊中執(zhí)行參數(shù)保存，將串口接收到的數(shù)據(jù)保存到存儲(chǔ)模塊中；同時(shí)將參數(shù)設(shè)置指令中的數(shù)據(jù)作為同步輸出的參數(shù)，執(zhí)行步驟四中的同步脈沖輸出。步驟七、進(jìn)行自檢在微處理器的定時(shí)器中對(duì)輸出的多路同步脈沖進(jìn)行輸出檢測(cè)，并將檢測(cè)結(jié)果通過串口發(fā)送通信模塊，再由通信模塊發(fā)送給外部設(shè)備。步驟八、等待下次中斷在微處理器中，當(dāng)下次中斷到達(dá)時(shí)，返回到步驟三，并執(zhí)行步驟四 八。綜上所述，以上僅為本發(fā)明的較佳實(shí)施例而已，并非用于限定本發(fā)明的保護(hù)范圍。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種自適應(yīng)觸發(fā)同步控制裝置，其特征在于:包括電源模塊、輸入模塊、通信模塊、存儲(chǔ)模塊、輸出模塊和微處理器； 電源模塊與輸入模塊、通信模塊、存儲(chǔ)模塊、輸出模塊和微處理器連接；輸入模塊、通信模塊、存儲(chǔ)模塊、輸出模塊均與微處理器連接； 其中，電源模塊的作用為，為輸入模塊、通信模塊、存儲(chǔ)模塊、輸出模塊和微處理器供電； 輸入模塊的作用為，與外部設(shè)備連接，將外部輸入RS422秒脈沖轉(zhuǎn)換為TTL秒脈沖，輸出給微處理器； 通信模塊的作用為，通過串口設(shè)置該控制裝置的輸出參數(shù)，用于實(shí)現(xiàn)控制裝置與外部設(shè)備的通信； 存儲(chǔ)模塊的作用為，保存外部設(shè)置的輸出參數(shù)； 微處理器的作用為，通過軟件設(shè)計(jì)實(shí)現(xiàn)多路同步脈沖自適應(yīng)輸出，并對(duì)輸出脈沖進(jìn)行檢測(cè)，提高輸出可靠性； 輸出模塊的作用為，對(duì)微處理器輸出的多路同步脈沖進(jìn)行信號(hào)轉(zhuǎn)換。
2.根據(jù)權(quán)利要求1所述的一種自適應(yīng)觸發(fā)同步控制裝置，其特征在于:所述控制裝置可接收2路外部IPPS秒脈沖，具有三種工作模式，可選擇其中一種工作模式工作，輸出多路同步脈沖；其中模式1是以外部設(shè)備I產(chǎn)生的標(biāo)準(zhǔn)IPPS秒脈沖作為同步輸出基準(zhǔn)；模式2是以外部設(shè)備2產(chǎn)生的IPPS秒脈沖作為同步輸出基準(zhǔn)；模式3是以微處理器中定時(shí)器產(chǎn)生的IPPS秒脈沖作為同步輸出基準(zhǔn)；所述控制裝置具有自適應(yīng)觸發(fā)功能，如果選擇模式1或2，當(dāng)外部設(shè)備輸入的IPPS秒脈沖中斷時(shí)，可自動(dòng)切換到模式3，繼續(xù)按設(shè)置參數(shù)輸出同步脈沖，當(dāng)外部設(shè)備產(chǎn)生的IPPS秒脈沖恢復(fù)時(shí)可自動(dòng)恢復(fù)到模式1或2。
3.一種自適應(yīng)觸發(fā)同步控制方法，所述過程采用如權(quán)利要求1所述的一種自適應(yīng)觸發(fā)同步控制裝置，其特征在于:具體步驟如下: 步驟一、進(jìn)行微處理器初始化 開啟電源模塊，給裝置上電后，微處理器中的軟件執(zhí)行初始化，實(shí)現(xiàn)微處理器中各寄存器、中斷、定時(shí)器、計(jì)數(shù)器、10 口、串行口、變量的配置和初始化； 步驟二、進(jìn)行參數(shù)預(yù)置 微處理器對(duì)存儲(chǔ)模塊中保存的數(shù)值進(jìn)行讀取和判斷，若其有效則作為微處理器的輸出參數(shù)；所述輸出參數(shù)依次為工作模式、輸出通道、第一路的輸出頻率、脈寬和延時(shí)、第二路的輸出頻率、脈寬和延時(shí)、第三路的輸出頻率、脈寬和延時(shí)、第四路的輸出頻率、脈寬和延時(shí)；步驟三、進(jìn)入中斷 判斷步驟一中設(shè)置的中斷是否到達(dá)，如到達(dá)，接步驟四；如沒有到達(dá)，微處理器等待，直至中斷到達(dá)； 步驟四、進(jìn)行同步脈沖輸出 同步脈沖輸出是結(jié)合微處理器中的外部中斷0、1和定時(shí)器O實(shí)現(xiàn)的:輸入模塊為引腳INTO、INTl提供輸入電平作為同步輸出基準(zhǔn)； 若設(shè)置的工作模式為模式1，當(dāng)引腳INTO接收到的電平為低電平時(shí)啟動(dòng)外部中斷0，并在進(jìn)入外部中斷0后先關(guān)閉定時(shí)器0，再啟動(dòng)定時(shí)器0，保證輸出的同步脈沖與輸出基準(zhǔn)同步，并設(shè)置輸出基準(zhǔn)標(biāo)識(shí)為1 ;對(duì)同步輸出脈沖進(jìn)行初始化:若設(shè)置的延時(shí)參數(shù)為0，則輸出脈沖標(biāo)識(shí)為I，若設(shè)置的延時(shí)參數(shù)非O,則輸出脈沖標(biāo)識(shí)為O ; 若設(shè)置的工作模式為外部模式2，當(dāng)引腳INTl接收到電平為低電平時(shí)啟動(dòng)外部中斷1，并在進(jìn)入外部中斷I后先關(guān)閉定時(shí)器O，再啟動(dòng)定時(shí)器O，保證輸出的同步脈沖與輸出基準(zhǔn)同步，并設(shè)置輸出基準(zhǔn)標(biāo)識(shí)為2 ； 若設(shè)置的工作模式為內(nèi)部模式，則啟動(dòng)定時(shí)器O ;對(duì)同步輸出脈沖進(jìn)行初始化:若設(shè)置的延時(shí)參數(shù)為O,則輸出脈沖標(biāo)識(shí)為I,若設(shè)置的延時(shí)參數(shù)非O,則輸出脈沖標(biāo)識(shí)為O ; 當(dāng)設(shè)置的工作模式為外部模式I或2時(shí)，啟動(dòng)定時(shí)器O后，設(shè)置定時(shí)器計(jì)數(shù)周期為0.1ms,計(jì)數(shù)初值為O,每過0.1ms計(jì)數(shù)加I,按輸出脈沖的標(biāo)識(shí)輸出同步脈沖，當(dāng)設(shè)置的延時(shí)參數(shù)非O時(shí)，若計(jì)數(shù)小于設(shè)置的延時(shí)對(duì)應(yīng)的計(jì)數(shù)個(gè)數(shù)時(shí)，輸出脈沖標(biāo)識(shí)為O ;若計(jì)數(shù)等于設(shè)置的延時(shí)對(duì)應(yīng)的計(jì)數(shù)個(gè)數(shù)時(shí)，計(jì)數(shù)清零，延時(shí)變?yōu)镺，輸出脈沖標(biāo)識(shí)為I ;當(dāng)設(shè)置的延時(shí)為O時(shí)，輸出標(biāo)識(shí)為1，判斷計(jì)數(shù)；若計(jì)數(shù)小于設(shè)置的脈寬對(duì)應(yīng)的計(jì)數(shù)個(gè)數(shù)時(shí)，輸出脈沖標(biāo)識(shí)為1，計(jì)數(shù)加1，繼續(xù)判斷計(jì)數(shù)是否小于脈寬個(gè)數(shù)；當(dāng)計(jì)數(shù)等于設(shè)置的脈寬對(duì)應(yīng)的計(jì)數(shù)個(gè)數(shù)時(shí)，輸出脈沖標(biāo)識(shí)變?yōu)镺 ;判斷計(jì)數(shù)是否小于頻率對(duì)應(yīng)的計(jì)數(shù)個(gè)數(shù)，若計(jì)數(shù)等于設(shè)置的頻率對(duì)應(yīng)的計(jì)數(shù)個(gè)數(shù)，輸出脈沖標(biāo)識(shí)變?yōu)?，計(jì)數(shù)清零；若計(jì)數(shù)大于10000，同時(shí)當(dāng)參數(shù)設(shè)置的工作模式為I或2，說明模式I或2的輸入的TTL秒脈沖中斷，這時(shí)自動(dòng)切換到內(nèi)部模式，將計(jì)數(shù)清零，等待定時(shí)器計(jì)數(shù)時(shí)間到，計(jì)數(shù)加I進(jìn)行循環(huán)判斷；當(dāng)引腳INTl或INTO接收到低電平的TTL秒脈沖時(shí)，重復(fù)步驟四； 將微處理器輸出的四路TTL同步脈沖輸入到輸出模塊后，轉(zhuǎn)換為四路隔離輸出的RS422秒脈沖，輸出給外部設(shè)備； 步驟五、進(jìn)行串口接收 在通信模塊內(nèi)設(shè)置輸出參數(shù)，將輸出參數(shù)發(fā)送給微處理器，微處理器中的串口緩沖區(qū)開始接收數(shù)據(jù)；當(dāng)接收完成后，在通信模塊內(nèi)對(duì)接收的數(shù)據(jù)進(jìn)行解析和判斷，并將結(jié)果發(fā)送給微處理器: 如果判斷結(jié)果為參數(shù)設(shè)置指令，接步驟六； 如果判斷結(jié)果為自檢指令，接步驟七； 步驟六、進(jìn)行參數(shù)設(shè)置 微處理器向存儲(chǔ)模塊發(fā)出指令，在存儲(chǔ)模塊中執(zhí)行參數(shù)保存，將串口接收到的數(shù)據(jù)保存到存儲(chǔ)模塊中；同時(shí)將參數(shù)設(shè)置指令中的數(shù)據(jù)作為同步輸出的參數(shù)，執(zhí)行步驟四中的同步脈沖輸出； 步驟七、進(jìn)行自檢 在微處理器的定時(shí)器中對(duì)輸出的多路同步脈沖進(jìn)行輸出檢測(cè)，并將檢測(cè)結(jié)果通過串口發(fā)送通信模塊，再由通信模塊發(fā)送給外部設(shè)備； 步驟八、等待下次中斷 在微處理器中，當(dāng)下次中斷到達(dá)時(shí)，返回到步驟三，并執(zhí)行步驟四 八。
全文摘要
本發(fā)明涉及一種自適應(yīng)觸發(fā)同步控制裝置，屬于水聲設(shè)備領(lǐng)域。所述裝置包括電源模塊、輸入模塊、通信模塊、存儲(chǔ)模塊、輸出模塊和微處理器；其中電源模塊與輸入模塊、通信模塊、存儲(chǔ)模塊、輸出模塊和微處理器連接；輸入模塊、通信模塊、存儲(chǔ)模塊、輸出模塊均與微處理器連接；可接收2路外部1PPS秒脈沖，具有三種工作模式，可選擇其中一種工作模式工作，輸出多路同步脈沖；所述控制裝置具有自適應(yīng)輸出功能，避免了因輸入基準(zhǔn)中斷而無脈沖輸出，導(dǎo)致聲學(xué)設(shè)備相互影響或無法工作的情況。
文檔編號(hào)G06F1/12GK103092257SQ201210592358
公開日2013年5月8日 申請(qǐng)日期2012年12月29日 優(yōu)先權(quán)日2012年12月29日
發(fā)明者姜婷, 張吟, 敖科虎, 紀(jì)偉, 唐宗勇 申請(qǐng)人:中國船舶重工集團(tuán)公司第七一○研究所