固態(tài)儲存裝置及其睡眠控制電路的制作方法
【專利摘要】一種固態(tài)儲存裝置及其睡眠控制電路。此固態(tài)儲存裝置，接收由一主機端產(chǎn)生的一組件睡眠信號與一電源信號，該裝置包括：一控制芯片，連接到一閃存模塊，該控制芯片接收該組件睡眠信號；其中，當該組件睡眠信號動作時，該控制芯片將一系統(tǒng)參數(shù)暫存于該閃存模塊后產(chǎn)生一確認信號；一睡眠控制電路，接收該電源信號、該組件睡眠信號與該確認信號，其中，當該組件睡眠信號與該確認信號皆動作時，該睡眠控制電路產(chǎn)生一禁能狀態(tài)與一喚醒開機狀態(tài)；以及一穩(wěn)壓器，接收該電源信號并于該睡眠控制電路產(chǎn)生該禁能狀態(tài)時，停止產(chǎn)生一供應電壓至該控制芯片用以進入一睡眠模式。
【專利說明】固態(tài)儲存裝置及其睡眠控制電路
【技術(shù)領域】
[0001]本發(fā)明是有關于一種固態(tài)儲存裝置，且特別是有關于一種有睡眠控制電路的固態(tài)儲存裝置。
【背景技術(shù)】
[0002]眾所周知，與非門閃存(NAND flash memory)所組成的固態(tài)儲存裝置已經(jīng)非常廣泛的應用于各種電子產(chǎn)品。例如SD卡、固態(tài)硬盤等等。而大容量的固態(tài)硬盤由于重量輕、防撞、低耗能等優(yōu)點，已經(jīng)有逐漸的取代傳統(tǒng)硬盤的趨勢。
[0003]請參照圖1，其所繪示為公知固態(tài)硬盤儲存裝置示意圖。固態(tài)儲存裝置100中包括一控制芯片(control chip) 102、一穩(wěn)壓器(regulator) 104、與復數(shù)個閃存模塊(flashmemory module) 111?11N?；旧希虘B(tài)儲存裝置100的容量越大，閃存模塊的數(shù)目越多。
[0004]固態(tài)儲存裝置100連接至主機端(host)，例如計算機主機端。而主機端利用控制信號來存取固態(tài)儲存裝置100中的數(shù)據(jù)。再者，主機端利用電源信號(例如5V)來供應固態(tài)儲存裝置100電源。其中，控制信號包括:指令信號、地址信號、數(shù)據(jù)信號...等等。
[0005]于正常操作模式(normal operation mode),主機端讀取固態(tài)儲存裝置100中的數(shù)據(jù)時，控制芯片102根據(jù)控制信號中的讀取指令信號、地址信號來讀取特定閃存模塊中的數(shù)據(jù)，并且轉(zhuǎn)換為數(shù)據(jù)信號傳遞至主機端。另外，當主機端將數(shù)據(jù)寫入固態(tài)儲存裝置100中，控制芯片102根據(jù)控制信號中的寫入指令信號、地址信號、與數(shù)據(jù)信號來將數(shù)據(jù)寫入特定閃存模塊中。
[0006]再者，主機端會提供電源信號至固態(tài)儲存裝置100中的穩(wěn)壓器104，使得穩(wěn)壓器可產(chǎn)生各式的電壓，并供應所有的組件。例如，提供第一供應電壓Vpl至控制芯片102，以及提供第二供應電壓Vp2至閃存模塊111?11N，使得固態(tài)儲存裝置100維持在正常操作模式。
[0007]大部分的計算機主機端為了能夠降低能量的耗損，都會有睡眠模式(Sleepmode)。于進入睡眠模式時，主機端內(nèi)大部分的電路將不再被供電。直到用戶喚醒(wake up)主機端時，才會重新供電至所有的電路，并且再次進入正常操作模式。
[0008]公知技術(shù)中當主機端于睡眠模式時，仍舊會提供電源信號至外圍裝置，并且利用控制信號中里的組件睡眠信號(DEVSLP)來控制外圍裝置進入睡眠模式。
[0009]然而，現(xiàn)今固態(tài)儲存裝置100中的控制芯片102有些并無支持睡眠模式。因此，控制芯片102無法接收組件睡眠信號(DEVSLP)。所以當主機端進入睡眠模式時，公知固態(tài)儲存裝置100中的控制芯片102無法因應組件睡眠信號(DEVSLP)來進一步控制固態(tài)儲存裝置100進入睡眠模式。
[0010]換句話說，控制芯片102以及閃存模塊111?IlN仍舊接收穩(wěn)壓器104所輸出的供應電壓(Vpl、Vp2)來運作。亦即，當主機端進入睡眠模式后，公知固態(tài)儲存裝置100僅能維持在待機模式(idle mode)。然而，待機模式的耗能仍舊相當可觀。

【發(fā)明內(nèi)容】
[0011]本發(fā)明的目的在于提供一種固態(tài)儲存裝置及其睡眠控制電路，使固態(tài)儲存裝置能順利進入睡眠模式以及由睡眠模式恢復為正常操作模式。
[0012]為實現(xiàn)上述目的，本發(fā)明提供的固態(tài)儲存裝置，接收由一主機端產(chǎn)生的一組件睡眠信號與一電源信號，該裝置包括:
[0013]一控制芯片，連接到一閃存模塊，該控制芯片接收該組件睡眠信號；其中，當該組件睡眠信號動作時，該控制芯片將一系統(tǒng)參數(shù)暫存于該閃存模塊后產(chǎn)生一確認信號；
[0014]一睡眠控制電路，接收該電源信號、該組件睡眠信號與該確認信號，其中，當該組件睡眠信號與該確認信號皆動作時，該睡眠控制電路產(chǎn)生一禁能狀態(tài)與一喚醒開機狀態(tài)；以及
[0015]一穩(wěn)壓器，接收該電源信號并于該睡眠控制電路產(chǎn)生該禁能狀態(tài)時，停止產(chǎn)生一供應電壓至該控制芯片以進入一睡眠模式。
[0016]所述的固態(tài)儲存裝置，其中，當該組件睡眠信號不動作時，該睡眠控制電路產(chǎn)生一致能狀態(tài)，使得該穩(wěn)壓器據(jù)以產(chǎn)生該供應電壓至該控制芯片，并使得該控制芯片根據(jù)該喚醒開機狀態(tài)由該閃存模塊中讀取該系統(tǒng)參數(shù)以退出該睡眠模式。
[0017]所述的固態(tài)儲存裝置，其中，該睡眠控制電路包括:
[0018]—與非門，具有一第一輸入端接收該組件睡眠信號及一第二輸入端，且具有一輸出端以產(chǎn)生該致能狀態(tài)或者該禁能狀態(tài)；以及
[0019]一 D型正反器，受控于該確認信號，且該D型正反器的輸出端連接至該與非門的該第二輸入端；
[0020]其中，于該確認信號動作時，該D型正反器的輸出端產(chǎn)生該喚醒開機狀態(tài)，并使得該與非門產(chǎn)生該禁能狀態(tài)。
[0021]所述的固態(tài)儲存裝置，其中，該控制芯片包括二個輸出入端，且該確認信號由該二個輸出入端依序產(chǎn)生一高能級至該D型正反器的輸入端與頻率端。
[0022]所述的固態(tài)儲存裝置，其中，該睡眠控制電路包括一延遲單元；以及該控制芯片包括一輸出入端以產(chǎn)生該確認信號；其中，該輸出入端連接至該D型正反器的輸入端與該延遲單元的輸入端，該延遲單元的輸出端連接至該D型正反器的頻率端。
[0023]本發(fā)明還提供一種固態(tài)儲存裝置，接收由一主機端產(chǎn)生的一組件睡眠信號與一電源信號，該裝置包括:
[0024]一第一控制芯片，連接到一第一組閃存模塊，該第一控制芯片接收該組件睡眠信號；其中，當該組件睡眠信號動作時，該第一控制芯片將一第一系統(tǒng)參數(shù)暫存于該第一組閃存模塊后產(chǎn)生一第一確認信號；
[0025]一第二控制芯片，連接到一第二組閃存模塊，該第二控制芯片接收該組件睡眠信號；其中，當該組件睡眠信號動作時，該第二控制芯片將一第二系統(tǒng)參數(shù)暫存于該第二組閃存模塊后產(chǎn)生一第二確認信號；
[0026]一睡眠控制電路，接收該電源信號、該組件睡眠信號、該第一確認信號、與該第二確認信號，其中，當該組件睡眠信號、該第一確認信號與該第二確認信號皆動作時，該睡眠控制電路產(chǎn)生一禁能狀態(tài)與一喚醒開機狀態(tài)；以及
[0027]—穩(wěn)壓器，接收該電源信號并于該睡眠控制電路產(chǎn)生該禁能狀態(tài)時，停止產(chǎn)生一供應電壓至該第一與該第二控制芯片以進入一睡眠模式。[0028]所述的固態(tài)儲存裝置，其中，當該組件睡眠信號不動作時，該睡眠控制電路產(chǎn)生一致能狀態(tài)，使得該穩(wěn)壓器據(jù)以產(chǎn)生該供應電壓至該第一控制芯片與該第二控制芯片；該第一控制芯片根據(jù)該喚醒開機狀態(tài)由該第一組閃存模塊中讀取該第一系統(tǒng)參數(shù)；以及該第二控制芯片根據(jù)該喚醒開機狀態(tài)由該第二組閃存模塊中讀取該第二系統(tǒng)參數(shù)以退出該睡眠模式。
[0029]所述的固態(tài)儲存裝置，其中，該睡眠控制電路包括:
[0030]—與非門，具有一第一輸入端接收該組件睡眠信號及一第二輸入端，且具有一輸出端以產(chǎn)生該致能狀態(tài)或者該禁能狀態(tài)；以及
[0031]— D型正反器,受控于該第一確認信號與該第二確認信號，且該D型正反器的輸出端連接至該與非門的該第二輸入端；
[0032]其中，于該第一確認信號與該第二確認信號動作時，該D型正反的輸出端產(chǎn)生該喚醒開機狀態(tài)，并使得該與非門產(chǎn)生該禁能狀態(tài)。
[0033]所述的固態(tài)儲存裝置，其中，該第一控制芯片包括一第一輸出入端；該第二控制芯片包括一第二輸出入端與一第三輸出入端，該第二輸出入端連接至該D型正反器的輸入端；該睡眠控制電路包括一與門，具有二輸入端連接至該第一輸出入端與該第三輸出入端，以及具有以輸出端連接至該D型正反器的頻率端；其中該第二確認信號是由該第二輸出入端與該第三輸出入端依序產(chǎn)生一高能級。
[0034]所述的固態(tài)儲存裝置，其中，該睡眠控制電路包括一與門與一延遲單元；該第一控制芯片包括一第一輸出入端以產(chǎn)生該第一確認信號；該第二控制芯片包括一第二輸出入端以產(chǎn)生該第二確認信號；其中，該第一輸出入端與該第二輸出入端連接至該與門的二輸入端，該與門的輸出端連接至該D型正反器的輸入端與該延遲單元的輸入端，該延遲單元的輸出端連接至該D型正反器的頻率端。
[0035]本發(fā)明又提供一種固態(tài)儲存裝置，接收由一主機端產(chǎn)生的一組件睡眠信號與一電源信號，該裝置包括:
[0036]一第一控制芯片，連接到一第一組閃存模塊，該第一控制芯片接收該組件睡眠信號；其中，當該組件睡眠信號動作時，該第一控制芯片將一第一系統(tǒng)參數(shù)暫存于該第一組閃存模塊后產(chǎn)生一第一確認信號；
[0037]—第二控制芯片，連接到一第二組閃存模塊，該第二控制芯片接收該組件睡眠信號；其中，當該組件睡眠信號動作時，該第二控制芯片將一第二系統(tǒng)參數(shù)暫存于該第二組閃存模塊，并于接收該第一確認信號時，產(chǎn)生一第二確認信號；
[0038]一睡眠控制電路，接收該電源信號、該組件睡眠信號與該第一確認信號，其中，當該組件睡眠信號與該第一確認信號皆動作時，該睡眠控制電路產(chǎn)生一禁能狀態(tài)與一喚醒開機狀態(tài)；以及
[0039]一穩(wěn)壓器，接收該電源信號并于該睡眠控制電路產(chǎn)生該禁能狀態(tài)時，停止產(chǎn)生一供應電壓至該第一與該第二控制芯片用以進入一睡眠模式。
[0040]所述的固態(tài)儲存裝置，其中，當該組件睡眠信號不動作時，該睡眠控制電路產(chǎn)生一致能狀態(tài)，使得該穩(wěn)壓器據(jù)以產(chǎn)生該供應電壓至該第一控制芯片與該第二控制芯片；該第一控制芯片根據(jù)該喚醒開機狀態(tài)由該第一組閃存模塊中讀取該第一系統(tǒng)參數(shù)；以及該第二控制芯片根據(jù)該喚醒開機狀態(tài)由該第二組閃存模塊中讀取該第二系統(tǒng)參數(shù)以退出該睡眠模式。
[0041]所述的固態(tài)儲存裝置，其中，該睡眠控制電路包括:
[0042]—與非門，具有一第一輸入端接收該組件睡眠信號及一第二輸入端,且具有一輸出端以產(chǎn)生該致能狀態(tài)或者該禁能狀態(tài)；以及
[0043]一 D型正反器，受控于該第二確認信號，且該D型正反器的輸出端連接至該與非門的該第二輸入端；
[0044]其中，于該第二確認信號動作時，該D型正反的輸出端產(chǎn)生該喚醒開機狀態(tài)，并使得該與非門產(chǎn)生該禁能狀態(tài)。
[0045]所述的固態(tài)儲存裝置，其中，該第二控制芯片包括二個輸出入端，且該第二確認信號是由該二個輸出入端依序產(chǎn)生一高能級至該D型正反器的輸入端與頻率端。
[0046]所述的固態(tài)儲存裝置，其中，該睡眠控制電路包括一延遲單元；以及該控制芯片包括一輸出入端以產(chǎn)生該第二確認信號；其中，該輸出入端連接至該D型正反器的輸入端與該延遲單元的輸入端，該延遲單元的輸出端連接至該D型正反器的頻率端。
[0047]由以上說明可知，本發(fā)明是一種運用于固態(tài)儲存裝置的睡眠控制電路。利用簡單的邏輯電路所完成的睡眠控制電路，即可應用于無法支持睡眠模式的控制芯片，使得固態(tài)儲存裝置能順利進入睡眠模式以及由睡眠模式恢復為正常操作模式。
[0048]而在實際的運用上，固態(tài)儲存裝置在未進入睡眠模式的待機模式時，其消耗的功率約為1.5W。而利用本發(fā)明的睡眠控制電路，固態(tài)儲存裝置于睡眠模式時的消耗功率約為0.6mW。因此，可大幅降低固態(tài)儲存裝置的耗能。
【專利附圖】

【附圖說明】
[0049]圖1所為公知固態(tài)硬盤儲存裝置示意圖。
[0050]圖2為本發(fā)明固態(tài)儲存裝置的示意圖。
[0051]圖3A為本發(fā)明固態(tài)儲存裝置的第一實施例。
[0052]圖3B為本發(fā)第一實施例的信號示意圖。
[0053]圖3C為修改第一實施例的示意圖。
[0054]圖4為本發(fā)明固態(tài)儲存裝置的第二實施例。
[0055]圖5為修改第二實施例的示意圖。
[0056]圖6為本發(fā)明固態(tài)儲存裝置的第三實施例。
[0057]圖7為修改第三實施例的示意圖。
[0058]附圖中主要組件符號說明:
[0059]固態(tài)儲存裝置100、200、220、400、600 ；
[0060]控制芯片102、202、222 ；
[0061]穩(wěn)壓器104、204、224 ;
[0062]閃存模塊111 ?11N、211 ?21N、231 ?23M ；
[0063]睡眠控制電路206、226、426、626 ;
[0064]D 型正反器 227、405、605 ；
[0065]與非門228、407、607 ;
[0066]延遲電路229、409、609 ；[0067]與門403、408;
[0068]第一控制芯片424、624 ；
[0069]第二控制芯片425、625。
【具體實施方式】
[0070]本發(fā)明提出一種固態(tài)儲存裝置及其睡眠控制電路。針對無支持睡眠模式的控制芯片，本發(fā)明提出一睡眠控制電路增加于公知固態(tài)儲存裝置中，讓固態(tài)儲存裝置能順利進入睡眠模式以及由睡眠模式恢復為正常操作模式。
[0071]本發(fā)明有關于一種固態(tài)儲存裝置，接收由一主機端產(chǎn)生的一組件睡眠信號與一電源信號，該裝置包括:一控制芯片，連接到一閃存模塊，該控制芯片接收該組件睡眠信號；其中，當該組件睡眠信號動作時，該控制芯片將一系統(tǒng)參數(shù)暫存于該閃存模塊后產(chǎn)生一確認信號；一睡眠控制電路，接收該電源信號、該組件睡眠信號與該確認信號，其中，當該組件睡眠信號與該確認信號皆動作時，該睡眠控制電路產(chǎn)生一禁能狀態(tài)與一喚醒開機狀態(tài)；以及一穩(wěn)壓器，接收該電源信號并于該睡眠控制電路產(chǎn)生該禁能狀態(tài)時，停止產(chǎn)生一供應電壓至該控制芯片以進入一睡眠模式。
[0072]本發(fā)明還提出一種固態(tài)儲存裝置，接收由一主機端產(chǎn)生的一組件睡眠信號與一電源信號，該裝置包括:一第一控制芯片，連接到一第一組閃存模塊，該第一控制芯片接收該組件睡眠信號；其中，當該組件睡眠信號動作時，該第一控制芯片將一第一系統(tǒng)參數(shù)暫存于該第一組閃存模塊后產(chǎn)生一第一確認信號；一第二控制芯片，連接到一第二組閃存模塊，該第二控制芯片接收該組件睡眠信號；其中，當該組件睡眠信號動作時，該第二控制芯片將一第二系統(tǒng)參數(shù)暫存于該第二組閃存模塊后產(chǎn)生一第二確認信號；一睡眠控制電路，接收該電源信號、該組件睡眠信號、該第一確認信號、與該第二確認信號，其中，當該組件睡眠信號、該第一確認信號與該第二確認信號皆動作時，該睡眠控制電路產(chǎn)生一禁能狀態(tài)與一喚醒開機狀態(tài)；以及一穩(wěn)壓器，接收該電源信號并于該睡眠控制電路產(chǎn)生該禁能狀態(tài)時，停止產(chǎn)生一供應電壓至該第一控制芯片與該第二控制芯片以進入一睡眠模式。
[0073]本發(fā)明還提出一種固態(tài)儲存裝置，接收由一主機端產(chǎn)生的一組件睡眠信號與一電源信號，該裝置包括:一第一控制芯片，連接到一第一組閃存模塊，該第一控制芯片接收該組件睡眠信號；其中，當該組件睡眠信號動作時，該第一控制芯片將一第一系統(tǒng)參數(shù)暫存于該第一組閃存模塊后產(chǎn)生一第一確認信號；一第二控制芯片，連接到一第二組閃存模塊，該第二控制芯片接收該組件睡眠信號；其中，當該組件睡眠信號動作時，該第二控制芯片將一第二系統(tǒng)參數(shù)暫存于該第二組閃存模塊，并于接收該第一確認信號時，產(chǎn)生一第二確認信號；一睡眠控制電路，接收該電源信號、該組件睡眠信號與該第一確認信號，其中，當該組件睡眠信號與該第一確認信號皆動作時，該睡眠控制電路產(chǎn)生一禁能狀態(tài)與一喚醒開機狀態(tài)；以及一穩(wěn)壓器，接收該電源信號并于該睡眠控制電路產(chǎn)生該禁能狀態(tài)時，停止產(chǎn)生一供應電壓至該第一控制芯片與該第二控制芯片用以進入一睡眠模式。
[0074]為了對本發(fā)明有全面的了解，下文特舉較佳實施例并配合附圖作詳細說明如下:
[0075]為了因應無支持睡眠模式的控制芯片，本發(fā)明提出一種運用于固態(tài)儲存裝置的睡眠控制電路。使得固態(tài)儲存裝置能順利進入睡眠模式以及退出睡眠模式并回復為正常操作模式。[0076]請參照圖2，其所繪示為本發(fā)明固態(tài)儲存裝置的示意圖。固態(tài)儲存裝置200中包括一控制芯片(control chip) 202>一穩(wěn)壓器(regulator) 204、一睡眠控制電路206與復數(shù)個閃存模塊(flash memory module) 211?21N?；旧希虘B(tài)儲存裝置200的容量越大，閃存模塊的數(shù)目越多。
[0077]固態(tài)儲存裝置200連接至主機端(host)，例如計算機主機端。而主機端利用控制信號來存取固態(tài)儲存裝置200中的數(shù)據(jù)。主機端更利用電源信號來供應固態(tài)儲存裝置200電源。其中，控制信號包括:指令信號、地址信號、數(shù)據(jù)信號、組件睡眠信號(DEVSLP)...等
坐寸ο
[0078]當主機端開機時，固態(tài)存裝置200接收到電源信號(例如5V)而啟動，此時的睡眠控制電路206會在狀態(tài)端(STE)上提供電源開機狀態(tài)(power upstate)以及在穩(wěn)壓器致能端(PWR_EN)上提供致能狀態(tài)(enable state)。
[0079]再者，穩(wěn)壓器204接收電源信號并根據(jù)穩(wěn)壓器致能端(PWR_EN)上所提供的致能狀態(tài)(enable state)來產(chǎn)生各種供應電壓(Vpl、Vp2)并提供至控制芯片202、閃存模塊211 ?211N。
[0080]當控制芯片202接收第一供應電壓Vpl后，根據(jù)狀態(tài)端(STE)上所提供電源開機狀態(tài)(power up state)得知主機端開機,所以進行啟動程序(startup procedure)后進入正常操作模式。
[0081]于正常操作模式，主機端讀取固態(tài)儲存裝置200中的數(shù)據(jù)時，控制芯片202根據(jù)控制信號中的讀取指令信號、地址信號來讀取特定閃存模塊中的數(shù)據(jù)，并且轉(zhuǎn)換為數(shù)據(jù)信號傳遞至主機端。另外，當主機端將數(shù)據(jù)寫入固態(tài)儲存裝置200時，控制芯片202根據(jù)控制信號中的寫入指令信號、地址信號與數(shù)據(jù)信號來將數(shù)據(jù)寫入特定閃存模塊中。
[0082]當主機端控制固態(tài)儲存裝置200進入睡眠模式時，控制信號中的組件睡眠信號(DEVSLP)動作(activate)。因此,控制芯片202會將所有的系統(tǒng)參數(shù)(system parameter)暫存于特定的閃存中。完成之后，控制芯片202產(chǎn)生一確認信號(ACK)至睡眠控制電路206。而根據(jù)確認信號(ACK)，睡眠控制電路206將狀態(tài)端(STE)轉(zhuǎn)換為喚醒開機狀態(tài)(wake upstate)，作為控制芯片202被喚醒時的參考。接著，在穩(wěn)壓器致能端(PWR_EN)上提供禁能狀態(tài)(disable state)，使得穩(wěn)壓器204停止輸出供應電壓(Vpl、Vp2)至控制芯片202以及閃存模塊211?21N，并使得固態(tài)儲存裝置200進入睡眠模式。亦即，在睡眠模式時，僅有睡眠控制電路226能夠運作。
[0083]當主機端喚醒固態(tài)儲存裝置200時，控制信號中的組件睡眠信號(DEVSLP)停止動作(inactivate)。此時，睡眠控制電路206在穩(wěn)壓器致能端(PWR_EN)上提供致能狀態(tài)(enable state)，使得穩(wěn)壓器204產(chǎn)生供應電壓(Vpl、Vp2)至控制芯片202以及閃存模塊211?21N。接著，控制芯片202根據(jù)狀態(tài)端(STE)上所提供的喚醒開機狀態(tài)(wake upstate)得知此次開機系由睡眠模式被喚醒。因此，控制芯片202根據(jù)先前儲存于特定的閃存中系統(tǒng)參數(shù)再次回到正常操作模式。
[0084]由于睡眠控制電路206利用控制信號中的組件睡眠信號(DEVSLP)以及電源信號來運作。因此，以下的固態(tài)儲存裝置中僅繪示組件睡眠信號(DEVSLP)以及電源信號，而其他信號則予以省略不再贅述。
[0085]根據(jù)本發(fā)明的實施例，利用固件來控制控制芯片中的多個通用輸出入端(generalpurpose IO port)，并使得睡眠控制電路控制固態(tài)儲存裝置進入睡眠模式。以下詳細說明。
[0086]請參照圖3A，其所繪示為本發(fā)明固態(tài)儲存裝置的第一實施例。固態(tài)儲存裝置220中包括一控制芯片222、一睡眠控制電路226、一穩(wěn)壓器224以及多個閃存模塊211?21N。其中，穩(wěn)壓器224接收到電源信號以及穩(wěn)壓器致能端(PWR_EN)上的致能狀態(tài)(enablestate)時產(chǎn)生第一供應電壓Vpl以及第二供應電壓Vp2至控制芯片222與多個閃存模塊211 ?21N。
[0087]根據(jù)本發(fā)明的實施例，組件睡眠信號(DEVSLP)為低能級時，代表未進入睡眠模式，而高能級時代表進入睡眠模式。穩(wěn)壓器致能端(PWR EN)為高能級時為致能狀態(tài)，而低能級時為禁能狀態(tài)。再者，睡眠控制電路226會持續(xù)地被電源信號供應電力?？刂菩酒?22上包括多個IO端(101、102、103、104)，第一 IO端(IOl)接收組件睡眠信號(DEVSLP)。
[0088]睡眠控制電路226包括一 D型正反器227以及一與非門(NAND) 228。D型正反器227的輸入端D連接至第三IO端(103)、頻率端CLK連接至第四IO端(104)。與非門228的第一輸入端接收組件睡眠信號(DEVSLP)，第二輸入端連接至D型正反器227的輸出端Q，且D型正反器227的輸出端Q作為狀態(tài)端(STE)連接至第二 IO端(102)。再者，與非門228輸出端即為穩(wěn)壓器致能端(PWR_EN)連接至穩(wěn)壓器224。
[0089]請參照圖3B，其所繪示為本發(fā)明固態(tài)儲存裝置第一實施例的信號示意圖。
[0090]主機端在時間點tl開機后，電源信號(例如5V)供應至固態(tài)儲存裝置220，組件睡眠信號(DEVSLP)為低能級，代表未進入睡眠模式。
[0091]電源信號供應至睡眠控制電路226，D型正反器227輸出端Q尚未動作，輸出低能級(亦即，電源開機狀態(tài))。而與非門228的二個輸入端為低能級，輸出高能級(亦即，致能狀態(tài))。
[0092]穩(wěn)壓器224接收到電源信號，并根據(jù)致能狀態(tài)來產(chǎn)生第一供應電壓Vpl以及第二供應電壓Vp2至控制芯片222與多個閃存模塊211?21N。
[0093]當控制芯片222接收第一供應電壓Vpl后，根據(jù)狀態(tài)端(STE)上所提供電源開機狀態(tài)得知主機端開機，所以進行啟動程序后進入正常操作模式。
[0094]在時間點t2時，組件睡眠信號(DEVSLP)為高能級，代表主機端控制固態(tài)儲存裝置220進入睡眠模式?？刂菩酒?22的第一 IO端(IOl)偵測到組件睡眠信號(DEVSLP)動作。因此在時間點t2至時間點t3之間，控制芯片222將所有的系統(tǒng)參數(shù)(system parameter)暫存于特定的閃存中。
[0095]完成之后，代表固態(tài)儲存裝置220已經(jīng)可以進入睡眠模式了。因此，于時間點t3至時間點t4，控制芯片222的第三IO端(103)與第四IO端(104)，依序產(chǎn)生一高能級至D型正反器227的輸入端D以及頻率端CLK。換句話說，第三IO端(103)與第四IO端(104)所依序產(chǎn)生的高能級可視為確認信號(ACK)動作。
[0096]時間點t4時，D型正反器227輸出端Q輸出高能級(亦即，喚醒開機狀態(tài))。而與非門228的二個輸入端為高能級，使得輸出端更改為低能級(亦即，禁能狀態(tài))，穩(wěn)壓器224根據(jù)禁能狀態(tài)停止產(chǎn)生第一供應電壓Vpl以及第二供應電壓Vp2至控制芯片222與多個閃存模塊211?21N。當控制芯片222未接收到第一供應電壓Vpl后，第三IO端(103)與第四IO端(104)回復為低能級。由以上說明可知，睡眠控制電路206根據(jù)確認信號(ACK)的動作來控制穩(wěn)壓器224停止產(chǎn)生供應電壓，并進入睡眠模式。[0097]在時間點t5時，組件睡眠信號(DEVSLP)為低能級，代表需要喚醒固態(tài)儲存裝置220并離開睡眠模式。因此，與非門228輸出端更改為高能級(亦即，致能狀態(tài))，因此穩(wěn)壓器224產(chǎn)生第一供應電壓Vpl以及第二供應電壓Vp2至控制芯片222與多個閃存模塊211?21N。而當控制芯片222接收第一供應電壓Vpl后，根據(jù)狀態(tài)端(STE)上所提供喚醒開機狀態(tài)得知先前為睡眠模式，所以控制芯片222由特定的閃存中讀出所有的系統(tǒng)參數(shù)(system parameter)之后進入正常操作模式。亦即，在時間點t5之后，固態(tài)儲存裝置220已回復為正常操作模式。
[0098]同理，在時間點t6至時間點t9之間，固態(tài)儲存裝置220再次進入睡眠模式以及退出睡眠模式，其動作原理與前述相同，不再贅述。
[0099]在第一實施例中，是由第三IO端(103)與第四IO端(104)依序產(chǎn)生的高能級來作為確認信號(ACK)動作。當然，稍微修改第一實施例后，可以僅利用一個第三IO端(103)來作為確認信號(ACK)。如圖3C所示，在第一實施例的睡眠控制電路226中增加一延遲單元229。其中，延遲單元229的輸入端連接至第三IO端(103)，輸出端連接至D型正反器227頻率端CLK。如此，當?shù)谌齀O端(103)輸出高能級時，也可依序產(chǎn)生二個高能級至D型正反器227。換句話說，睡眠控制電路226需要在確認信號(ACK)動作時，即可開始進行進入睡眠模式的控制。
[0100]在固態(tài)儲存裝置中，控制芯片所能夠管理的閃存模塊的數(shù)目是有限的。亦即，由單一控制芯片所組成的固態(tài)儲存裝置的容量有其上限。因此，如果需要制作更高容量的固態(tài)儲存裝置，則需要更多的控制芯片以控制更多的閃存模塊。
[0101]以下以二個控制芯片的固態(tài)儲存裝置為例來進行說明。請參照圖4，其所繪示為本發(fā)明固態(tài)儲存裝置的第二實施例。固態(tài)儲存裝置400中包括一第一控制芯片424、一第二控制芯片425、一睡眠控制電路426、一穩(wěn)壓器224、多個閃存模塊211?21N、231?23M。其中，穩(wěn)壓器224接收到電源信號以及穩(wěn)壓器致能端(PWR_EN)上的致能狀態(tài)(enable state)時產(chǎn)生第一供應電壓Vpl以及第二供應電壓Vp2至第一控制芯片424、第二控制芯片425、與多個閃存模塊211?21N、231?23M。
[0102]再者，組件睡眠信號(DEVSLP)為低能級時，代表未進入睡眠模式，而高能級時代表進入睡眠模式。穩(wěn)壓器致能端(PWR_EN)為高能級時為致能狀態(tài)，而低能級時為禁能狀態(tài)。再者，睡眠控制電路426會持續(xù)地被電源信號供應電力。第一控制芯片424與第二控制芯片425上皆包括多個IO端(101、102、103、104)，而第一 IO端(IOl)接收組件睡眠信號(DEVSLP)。
[0103]睡眠控制電路426包括一 D型正反器405、一與門(AND) 403以及一與非門(NAND) 407。D型正反器405的輸入端D連接至第二控制芯片425的第三IO端(103)。第一控制芯片424的第四IO端(104)與第二控制芯片425的第四IO端(104)連接至與門403的輸入端，而與門403的輸出端連接至D型正反器405的頻率端CLK。與非門407第一輸入端接收組件睡眠信號(DEVSLP)，第二輸入端連接至D型正反器405的輸出端Q，且D型正反器405的輸出端Q作為狀態(tài)端(STE)連接至第一控制芯片424與第二控制芯片425的第二IO端(102)。再者，與非門407輸出端即為穩(wěn)壓器致能端(PWR_EN)連接至穩(wěn)壓器224。
[0104]根據(jù)本發(fā)明的第二實施例，第一控制芯片424與第二控制芯片425根據(jù)控制信號(未繪示)來存取相對應的閃存模塊211?21N與231?23M。[0105]再者，當主機端開機后，電源信號(例如5V)供應至固態(tài)儲存裝置400，組件睡眠信號(DEVSLP)為低能級，代表未進入睡眠模式。由于電源信號供應至睡眠控制電路426，D型正反器405輸出端Q尚未動作，輸出低能級(亦即，電源開機狀態(tài))。而與非門407的二個輸入端為低能級，輸出高能級(亦即，致能狀態(tài))。
[0106]而穩(wěn)壓器224接收到電源信號，并根據(jù)致能狀態(tài)來產(chǎn)生第一供應電壓Vpl以及第二供應電壓Vp2至二個控制芯片424、425與多個閃存模塊211?21N、231?23M。
[0107]接著，當二個控制芯片424、425接收第一供應電壓Vpl后，根據(jù)狀態(tài)端(STE)上所提供電源開機狀態(tài)得知主機端開機，所以進行啟動程序后進入正常操作模式。
[0108]當主機端提供的組件睡眠信號(DEVSLP)為高能級時，代表進入睡眠模式。此時二個控制芯片424、425的第一 IO端(IOl)皆偵測到組件睡眠信號(DEVSLP)動作。因此，二個控制芯片424、425會將個別的系統(tǒng)參數(shù)(system parameter)暫存于各別管理的閃存模塊中。
[0109]完成之后，代表固態(tài)儲存裝置400已經(jīng)可以進入睡眠模式了。根據(jù)本發(fā)明的第二實施例，二個控制芯片424、425的第三IO端(103)與第四IO端(104)，皆會依序產(chǎn)生一高能級。其中，第二控制芯片425的第三IO端(103)產(chǎn)生的高能級輸入至D型正反器405的輸入端D ;而第一控制芯片424與第二控制芯片425的第四IO端(104)皆連接至與門403的輸入端，而與門403的輸出端連接至D型正反器405的頻率端CLK。換句話說，運用與門403之目的在于確認二個控制芯片424、425皆可進入睡眠模式時，方可控制睡眠控制電路426將穩(wěn)壓器致能端(PWR_EN)更改為低能級(亦即，禁能狀態(tài))，使得穩(wěn)壓器224停止產(chǎn)生第一供應電壓Vpl以及第二供應電壓Vp2而進入睡眠模式。
[0110]當主機端的組件睡眠信號(DEVSLP)為低能級，代表需要喚醒固態(tài)儲存裝置400并離開睡眠模式。因此，與非門407輸出端更改為高能級(亦即，致能狀態(tài))，因此穩(wěn)壓器224產(chǎn)生第一供應電壓Vpl以及第二供應電壓Vp2至二個控制芯片424、425與多個閃存模塊211?21N、231?23M。而當二個控制芯片424、425接收第一供應電壓Vpl后，根據(jù)狀態(tài)端(STE)上所提供喚醒開機狀態(tài)得知先前為睡眠模式，所以二個控制芯片424、425由各別管理的閃存模塊中讀出各別的系統(tǒng)參數(shù)之后回復至正常操作模式。
[0111]在第二實施例中，第一控制芯片424的第三IO端(103)與第四IO端(104)系作為第一確認信號(ACKl)，第二控制芯片425的第三IO端(103)與第四IO端(104)作為第二確認信號(ACK2)。當然，其信號連接關系也可以略作修改，例如將第一控制芯片424的第三IO端(103)與第二控制芯片425的第四IO端(104)連接至與門403輸入端，也可以達成本發(fā)明相同的目的。
[0112]再者，稍微修改第二實施例后，可以僅利用第一控制芯片424與第二控制芯片425上各一個第三IO端(103)來作為第一確認信號(ACKl)與第二確認信號(ACK2)。如圖5所示，在第二實施例的睡眠控制電路426中增加一延遲單元409。其中，二個控制芯片的第三IO端(103)連接至與門408的輸入端，與門408的輸出端連接至D型正反器405的輸入端D以及延遲單元409的輸入端，延遲單元409的輸出端連接至D型正反器405的頻率端CLK。如此，當二個第三IO端(103)輸出高能級時，也可依序產(chǎn)生二個高能級至D型正反器405。換句話說，睡眠控制電路426需要在二個確認信號(ACK1、ACK2)動作時，即可開始進行進入睡眠模式的控制。[0113]請參照圖6，其所繪示為本發(fā)明固態(tài)儲存裝置的第三實施例。固態(tài)儲存裝置600中包括一第一控制芯片624、一第二控制芯片625、一睡眠控制電路626、一穩(wěn)壓器224、多個閃存模塊211?21N、231?23M。
[0114]睡眠控制電路626包括一 D型正反器605、以及一與非門(NAND)607。D型正反器605的輸入端D連接至第二控制芯片625的第三IO端(103)。D型正反器605的頻率端CLK連接至第二控制芯片625的第四IO端(104)。與非門607第一輸入端接收組件睡眠信號(DEVSLP)，第二輸入端連接至D型正反器605的輸出端Q，且D型正反器605的輸出端Q作為狀態(tài)端(STE)連接至第一控制芯片624與第二控制芯片625的第二 IO端(102)。再者，與非門607輸出端即為穩(wěn)壓器致能端(PWR_EN)連接至穩(wěn)壓器224。
[0115]根據(jù)本發(fā)明的第三實施例，當主機端提供的組件睡眠信號(DEVSLP)為高能級時，代表進入睡眠模式。此時二個控制芯片624、625的第一 IO端(IOl)皆偵測到組件睡眠信號(DEVSLP)動作。因此，二個控制芯片624、625會將個別的系統(tǒng)參數(shù)(system parameter)暫存于各別管理的閃存模塊中。
[0116]而第一控制芯片624利用第三IO端(103)上的第一確認信號(ACKl)通知第二控制芯片625已完成進入睡眠模式的準備。
[0117]當?shù)诙刂菩酒?25的第五IO端(105)接收到第一確認信號(ACKl)，且第二控制芯片625也完成進入睡眠模式的準備時，則在第三IO端與第四IO端，依序產(chǎn)生一高能級至D型正反器605的輸入端D以及頻率端CLK。如此，即可控制固態(tài)儲存裝置600進入睡眠模式。再者，退出睡眠模式的方式與前述實施例相同，不再贅述。
[0118]當然，稍微修改第三實施例后，可以僅利用第一控制芯片624的一個第三IO端
(103)來作為第二確認信號(ACK2)。如圖7所示，在第三實施例的睡眠控制電路626中增加一延遲單元609。其中，第二控制芯片625的第三IO端(103)連接至延遲單元609的輸入端，延遲單元609的輸出端連接至D型正反器605的頻率端CLK。如此，當?shù)诙刂菩酒?25的第三IO端(103)輸出高能級時，也可依序產(chǎn)生二個高能級至D型正反器605。
[0119]由以上的說明可知，本發(fā)明為一種運用于固態(tài)儲存裝置的睡眠控制電路。利用簡單的邏輯電路所完成的睡眠控制電路，即可應用于無法支持睡眠模式的控制芯片，使得固態(tài)儲存裝置能順利進入睡眠模式以及由睡眠模式恢復為正常操作模式。
[0120]而在實際的運用上，固態(tài)儲存裝置在未進入睡眠模式的待機模式時，其消耗的功率約為1.5W。而利用本發(fā)明的睡眠控制電路，固態(tài)儲存裝置于睡眠模式時的消耗功率約為0.6mW。因此，可大幅降低固態(tài)儲存裝置的耗能。
[0121 ] 綜上所述，雖然本發(fā)明已以較佳實施例揭示如上，然其并非用以限定本發(fā)明。本發(fā)明所屬【技術(shù)領域】中具有通常知識的，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作各種之更動與潤飾。因此，本發(fā)明的保護范圍應當以申請的權(quán)利要求范圍所界定的為準。
【權(quán)利要求】
1.一種固態(tài)儲存裝置，接收由一主機端產(chǎn)生的一組件睡眠信號與一電源信號，該裝置包括: 一控制芯片，連接到一閃存模塊，該控制芯片接收該組件睡眠信號；其中，當該組件睡眠信號動作時，該控制芯片將一系統(tǒng)參數(shù)暫存于該閃存模塊后產(chǎn)生一確認信號； 一睡眠控制電路，接收該電源信號、該組件睡眠信號與該確認信號，其中，當該組件睡眠信號與該確認信號皆動作時，該睡眠控制電路產(chǎn)生一禁能狀態(tài)與一喚醒開機狀態(tài)；以及 一穩(wěn)壓器，接收該電源信號并于該睡眠控制電路產(chǎn)生該禁能狀態(tài)時，停止產(chǎn)生一供應電壓至該控制芯片以進入一睡眠模式。
2.如權(quán)利要求1所述的固態(tài)儲存裝置，其中，當該組件睡眠信號不動作時，該睡眠控制電路產(chǎn)生一致能狀態(tài)，使得該穩(wěn)壓器據(jù)以產(chǎn)生該供應電壓至該控制芯片，并使得該控制芯片根據(jù)該喚醒開機狀態(tài)由該閃存模塊中讀取該系統(tǒng)參數(shù)以退出該睡眠模式。
3.如權(quán)利要求1所述的固態(tài)儲存裝置，其中，該睡眠控制電路包括: 一與非門，具有一第一輸入端接收該組件睡眠信號及一第二輸入端，且具有一輸出端以產(chǎn)生該致能狀態(tài)或者該禁能狀態(tài)；以及 一 D型正反器，受控于該確認信號，且該D型正反器的輸出端連接至該與非門的該第二輸入端； 其中，于該確認信號動作時，該D型正反器的輸出端產(chǎn)生該喚醒開機狀態(tài)，并使得該與非門產(chǎn)生該禁能狀態(tài)。
4.如權(quán)利要求3所述的固態(tài)儲存裝置，其中，該控制芯片包括二個輸出入端，且該確認信號由該二個輸出入端依序產(chǎn)生一高能級至該D型正反器的輸入端與頻率端。
5.如權(quán)利要求3所述的固態(tài)儲存裝置，其中，該睡眠控制電路包括一延遲單元；以及該控制芯片包括一輸出入端以產(chǎn)生該確認信號；其中，該輸出入端連接至該D型正反器的輸入端與該延遲單元的輸入端，該延遲單元的輸出端連接至該D型正反器的頻率端。
6.一種固態(tài)儲存裝置，接收由一主機端產(chǎn)生的一組件睡眠信號與一電源信號，該裝置包括: 一第一控制芯片，連接到一第一組閃存模塊，該第一控制芯片接收該組件睡眠信號；其中，當該組件睡眠信號動作時，該第一控制芯片將一第一系統(tǒng)參數(shù)暫存于該第一組閃存模塊后產(chǎn)生一第一確認信號； 一第二控制芯片，連接到一第二組閃存模塊，該第二控制芯片接收該組件睡眠信號；其中，當該組件睡眠信號動作時，該第二控制芯片將一第二系統(tǒng)參數(shù)暫存于該第二組閃存模塊后產(chǎn)生一第二確認信號； 一睡眠控制電路，接收該電源信號、該組件睡眠信號、該第一確認信號、與該第二確認信號，其中，當該組件睡眠信號、該第一確認信號與該第二確認信號皆動作時，該睡眠控制電路產(chǎn)生一禁能狀態(tài)與一喚醒開機狀態(tài)；以及 一穩(wěn)壓器，接收該電源信號并于該睡眠控制電路產(chǎn)生該禁能狀態(tài)時，停止產(chǎn)生一供應電壓至該第一與該第二控制芯片以進入一睡眠模式。
7.如權(quán)利要求6所述的固態(tài)儲存裝置，其中，當該組件睡眠信號不動作時，該睡眠控制電路產(chǎn)生一致能狀態(tài)，使得該穩(wěn)壓器據(jù)以產(chǎn)生該供應電壓至該第一控制芯片與該第二控制芯片；該第一控制芯片根據(jù)該喚醒開機狀態(tài)由該第一組閃存模塊中讀取該第一系統(tǒng)參數(shù)；以及該第二控制芯片根據(jù)該喚醒開機狀態(tài)由該第二組閃存模塊中讀取該第二系統(tǒng)參數(shù)以退出該睡眠模式。
8.如權(quán)利要求6所述的固態(tài)儲存裝置，其中，該睡眠控制電路包括: 一與非門，具有一第一輸入端接收該組件睡眠信號及一第二輸入端，且具有一輸出端以產(chǎn)生該致能狀態(tài)或者該禁能狀態(tài)；以及 一 D型正反器,受控于該第一確認信號與該第二確認信號，且該D型正反器的輸出端連接至該與非門的該第二輸入端； 其中，于該第一確認信號與該第二確認信號動作時，該D型正反的輸出端產(chǎn)生該喚醒開機狀態(tài)，并使得該與非門產(chǎn)生該禁能狀態(tài)。
9.如權(quán)利要求8所述的固態(tài)儲存裝置，其中，該第一控制芯片包括一第一輸出入端；該第二控制芯片包括一第二輸出入端與一第三輸出入端，該第二輸出入端連接至該D型正反器的輸入端；該睡眠控制電路包括一與門，具有二輸入端連接至該第一輸出入端與該第三輸出入端，以及具有以輸出端連接至該D型正反器的頻率端；其中該第二確認信號是由該第二輸出入端與該第三輸出入端依序產(chǎn)生一高能級。
10.如權(quán)利要求8所述的固態(tài)儲存裝置，其中，該睡眠控制電路包括一與門與一延遲單元；該第一控制芯片包括一第一輸出入端以產(chǎn)生該第一確認信號；該第二控制芯片包括一第二輸出入端以產(chǎn)生該第二確認信號 ；其中，該第一輸出入端與該第二輸出入端連接至該與門的二輸入端，該與門的輸出端連接至該D型正反器的輸入端與該延遲單元的輸入端，該延遲單元的輸出端連接至該D型正反器的頻率端。
11.一種固態(tài)儲存裝置，接收由一主機端產(chǎn)生的一組件睡眠信號與一電源信號，該裝置包括: 一第一控制芯片，連接到一第一組閃存模塊，該第一控制芯片接收該組件睡眠信號；其中，當該組件睡眠信號動作時，該第一控制芯片將一第一系統(tǒng)參數(shù)暫存于該第一組閃存模塊后產(chǎn)生一第一確認信號； 一第二控制芯片，連接到一第二組閃存模塊，該第二控制芯片接收該組件睡眠信號；其中，當該組件睡眠信號動作時，該第二控制芯片將一第二系統(tǒng)參數(shù)暫存于該第二組閃存模塊，并于接收該第一確認信號時，產(chǎn)生一第二確認信號； 一睡眠控制電路，接收該電源信號、該組件睡眠信號與該第一確認信號，其中，當該組件睡眠信號與該第一確認信號皆動作時，該睡眠控制電路產(chǎn)生一禁能狀態(tài)與一喚醒開機狀態(tài)；以及 一穩(wěn)壓器，接收該電源信號并于該睡眠控制電路產(chǎn)生該禁能狀態(tài)時，停止產(chǎn)生一供應電壓至該第一與該第二控制芯片用以進入一睡眠模式。
12.如權(quán)利要求11所述的固態(tài)儲存裝置，其中，當該組件睡眠信號不動作時，該睡眠控制電路產(chǎn)生一致能狀態(tài)，使得該穩(wěn)壓器據(jù)以產(chǎn)生該供應電壓至該第一控制芯片與該第二控制芯片；該第一控制芯片根據(jù)該喚醒開機狀態(tài)由該第一組閃存模塊中讀取該第一系統(tǒng)參數(shù)；以及該第二控制芯片根據(jù)該喚醒開機狀態(tài)由該第二組閃存模塊中讀取該第二系統(tǒng)參數(shù)以退出該睡眠模式。
13.如權(quán)利要求11所述的固態(tài)儲存裝置，其中，該睡眠控制電路包括: 一與非門，具有一第一輸入端接收該組件睡眠信號及一第二輸入端，且具有一輸出端以產(chǎn)生該致能狀態(tài)或者該禁能狀態(tài)；以及 一 D型正反器，受控于該第二確認信號，且該D型正反器的輸出端連接至該與非門的該第二輸入端； 其中，于該第二確認信號動作時，該D型正反的輸出端產(chǎn)生該喚醒開機狀態(tài)，并使得該與非門產(chǎn)生該禁能狀態(tài)。
14.如權(quán)利要求13所述的固態(tài)儲存裝置，其中，該第二控制芯片包括二個輸出入端，且該第二確認信號是由該二個輸出入端依序產(chǎn)生一高能級至該D型正反器的輸入端與頻率端。
15.如權(quán)利要求13所述的固態(tài)儲存裝置，其中，該睡眠控制電路包括一延遲單元；以及該控制芯片包括一輸出入端以產(chǎn)生該第二確認信號 ；其中，該輸出入端連接至該D型正反器的輸入端與該延遲單元的輸入端，該延遲單元的輸出端連接至該D型正反器的頻率端。
【文檔編號】G06F9/445GK103809994SQ201210453748
【公開日】2014年5月21日 申請日期:2012年11月13日 優(yōu)先權(quán)日:2012年11月13日
【發(fā)明者】陳奕任, 莊吉賢, 李宜忠, 呂仕強, 蔡清旗 申請人:建興電子科技股份有限公司