一種跨電壓域數(shù)據(jù)傳輸方法、電壓域子系統(tǒng)和電子設備的制作方法
【專利摘要】本發(fā)明公開了一種跨電壓域數(shù)據(jù)傳輸方法、電壓域子系統(tǒng)和電子設備，包括：電子設備的第一電壓域子系統(tǒng)接收該電子設備的第二電壓域子系統(tǒng)發(fā)送的第一跨電壓域數(shù)據(jù)信號，以及與該第一跨電壓域數(shù)據(jù)信號時序源同步的第一時鐘信號；使用該第一時鐘信號采集該第一跨電壓域數(shù)據(jù)信號，得到第一采集數(shù)據(jù)。采用本發(fā)明實施例提供的方案，能夠更易于實現(xiàn)實現(xiàn)兩個電壓域子系統(tǒng)之間數(shù)據(jù)的穩(wěn)定傳輸，并可簡化芯片后端實現(xiàn)的難度。
【專利說明】一種跨電壓域數(shù)據(jù)傳輸方法、電壓域子系統(tǒng)和電子設備
【技術領域】
[0001]本發(fā)明涉及數(shù)據(jù)傳輸【技術領域】和低功耗芯片設計【技術領域】，尤其涉及一種跨電壓域數(shù)據(jù)傳輸方法、電壓域子系統(tǒng)和電子設備。
【背景技術】
[0002]隨著可便攜電子產品的功能越來越復雜，如何以最有效的方式利用有限的電池能量成為目前可便攜電子產品設計需要解決的重要問題之一，于是降低功耗的設計就成為系統(tǒng)級芯片 S0C(System On Chip)設計的必然要求。DVFS(Dynamic Voltage and FrenquencyScaling，動態(tài)電壓頻率調整)在升降電壓的同時，工作頻率也隨著調整，是降低功耗的有效方法之一。
[0003]目前，支持 DVFS 的 SOC 基本米用 GALS (Globally Asynchronous LocallySynchronous，全局異步，局部同步)的時鐘結構，數(shù)據(jù)在兩個電壓域子系統(tǒng)之間進行傳輸時，兩個電壓域子系統(tǒng)中所使用的時鐘信號和接收的數(shù)據(jù)信號需要時序源同步，從而實現(xiàn)數(shù)據(jù)在兩個電壓域子系統(tǒng)之間穩(wěn)定的同步傳輸。
[0004]然而，現(xiàn)有技術中，兩個電壓域子系統(tǒng)所使用的時鐘信號來自于同一個時鐘源，SP一個時鐘源針對兩個電壓域子系統(tǒng)分別產生各自的時鐘信號，并分別發(fā)送給相對應的電壓域子系統(tǒng)，供其使用，由于該時鐘源產生的時鐘信號到達兩個電壓域子系統(tǒng)的傳輸路徑可能不同，例如，傳輸距離不同，傳輸過程中所處的電壓、頻率等工作條件也不相同，會導致兩個電壓域子系統(tǒng)所使用的時鐘信號的時序難于同步，從而導致在電壓域子系統(tǒng)中接收的數(shù)據(jù)信號與采集數(shù)據(jù)使用的時鐘信號時序不同，進而造成在芯片后端實現(xiàn)時很難保證兩個電壓域子系統(tǒng)之間數(shù)據(jù)的穩(wěn)定傳輸。

【發(fā)明內容】

[0005]本發(fā)明實施例提供一種異步接口方法、電壓域子系統(tǒng)和電子設備，用以解決現(xiàn)有技術中存在的由于電壓域子系統(tǒng)中接收的數(shù)據(jù)信號和使用的時鐘信號時序難以同步，而導致的兩個電壓域子系統(tǒng)之間數(shù)據(jù)無法穩(wěn)定傳輸?shù)膯栴}。
[0006]本發(fā)明實施例提供一種異步接口方法，包括:
[0007]電子設備的第一電壓域子系統(tǒng)接收所述電子設備的第二電壓域子系統(tǒng)發(fā)送的第一跨電壓域數(shù)據(jù)信號，以及與所述第一跨電壓域數(shù)據(jù)信號時序源同步的第一時鐘信號；
[0008]使用所述第一時鐘信號采集所述第一跨電壓域數(shù)據(jù)信號，得到第一采集數(shù)據(jù)。
[0009]本發(fā)明實施例還提供一種電子設備中的電壓域子系統(tǒng)，包括:
[0010]異步接口接收單元，用于接收所述電子設備的第二電壓域子系統(tǒng)發(fā)送的第一跨電壓域數(shù)據(jù)信號，以及與所述第一跨電壓域數(shù)據(jù)信號時序源同步的第一時鐘信號；
[0011]異步接口采集單元，用于使用所述第一時鐘信號采集所述第一跨電壓域數(shù)據(jù)信號，得到第一采集數(shù)據(jù)。
[0012]本發(fā)明實施例還提供一種電子設備，包括:第一電壓域子系統(tǒng)和第二電壓域子系統(tǒng)，其中:
[0013]所述第二電壓域子系統(tǒng)，用于向第一電壓域子系統(tǒng)發(fā)送第一跨電壓域數(shù)據(jù)信號，以及與所述第一跨電壓域數(shù)據(jù)信號時序源同步的第一時鐘信號；
[0014]所述第一電壓域子系統(tǒng)，用于接收所述第一跨電壓域數(shù)據(jù)信號，以及所述第一時鐘信號；并使用所述第一時鐘信號采集所述第一跨電壓域數(shù)據(jù)信號，得到第一采集數(shù)據(jù)。
[0015]本發(fā)明實施例提供的方法中，在電子設備中第二電壓域子系統(tǒng)向第一電壓域子系統(tǒng)傳輸數(shù)據(jù)時，第二電壓域子系統(tǒng)向第一電壓域子系統(tǒng)發(fā)送時序源同步的第一跨電壓域數(shù)據(jù)信號和第一時鐘信號，從而使得第一電壓域子系統(tǒng)能夠使用該第一時鐘信號有效地采集該第一跨電壓域數(shù)據(jù)信號，得到第一采集數(shù)據(jù)。采用本方法，時序源同步的第一跨電壓域數(shù)據(jù)信號與第一時鐘信號經過相同的路徑到達第一電壓域子系統(tǒng)，從而能夠使得第一電壓域子系統(tǒng)使用第一時鐘信號有效的采集時序源同步的第一跨電壓域數(shù)據(jù)信號，相比現(xiàn)有技術，避免了需要同步兩個電壓域子系統(tǒng)所使用的時鐘信號的問題，從而能夠更易于實現(xiàn)兩個電壓域子系統(tǒng)之間數(shù)據(jù)的穩(wěn)定傳輸。
【專利附圖】

【附圖說明】
[0016]圖1為本發(fā)明實施例提供的一種跨電壓域數(shù)據(jù)傳輸方法流程圖；
[0017]圖2為本發(fā)明實施例1提供的一種跨電壓域數(shù)據(jù)傳輸方法流程圖；
[0018]圖3為本發(fā)明實施例2提供的一種電子設備中的電壓域子系統(tǒng)的結構示意圖；
[0019]圖4為本發(fā)明實施例3提供的一種電子設備的結構示意圖。
【具體實施方式】
[0020]本發(fā)明實施例提供一種跨電壓域數(shù)據(jù)傳輸方法，如圖1所示，包括:
[0021]步驟S101、電子設備的第一電壓域子系統(tǒng)接收該電子設備的第二電壓域子系統(tǒng)發(fā)送的第一跨電壓域數(shù)據(jù)信號，以及與該第一跨電壓域數(shù)據(jù)信號時序源同步的第一時鐘信號。
[0022]步驟S102、使用該第一時鐘信號采集該第一跨電壓域數(shù)據(jù)信號，得到第一采集數(shù)據(jù)。
[0023]下面結合附圖，用具體實施例對本發(fā)明提供的方法、子系統(tǒng)和電子設備進行詳細描述。
[0024]實施例1:
[0025]本發(fā)明實施例1中，電子設備包括兩個電壓域子系統(tǒng)，第一電壓域子系統(tǒng)和第二電壓域子系統(tǒng)，例如，該第一電壓域子系統(tǒng)可以為CPU (Central Processing Unit,中央處理器)子系統(tǒng)，該第二電壓域子系統(tǒng)可以為SOC子系統(tǒng)；或者該第一電壓域子系統(tǒng)可以為SOC子系統(tǒng)，該第二電壓域子系統(tǒng)可以為CPU子系統(tǒng)。兩者之間進行數(shù)據(jù)傳輸時，可以采用如下數(shù)據(jù)傳輸方法，該數(shù)據(jù)傳輸方法也可以應用于電子設備的芯片中實施動態(tài)電壓頻率調整的過程中，以第二電壓域子系統(tǒng)向第一電壓域子系統(tǒng)傳輸數(shù)據(jù)為例，如圖2所示，本發(fā)明實施例1提供的跨電壓域數(shù)據(jù)傳輸方法，具體包括如下處理步驟:
[0026]步驟S201、第二電壓域子系統(tǒng)向第一電壓域子系統(tǒng)發(fā)送第一跨電壓域數(shù)據(jù)信號，以及與該第一跨電壓域數(shù)據(jù)信號時序源同步的第一時鐘信號。[0027]具體的，可以使用第一時鐘信號驅動生成第一跨電壓域數(shù)據(jù)信號，從而可以使得第一時鐘信號與第一跨電壓域數(shù)據(jù)信號兩者時序源同步，例如采用如下兩種方式:
[0028]第一種方式:第二電壓域子系統(tǒng)通過內部的時鐘生成單元，生成自身使用的第一時鐘信號，并使用第一時鐘信號驅動生成第一跨電壓域數(shù)據(jù)信號，從而可以使得第一時鐘信號與第一跨電壓域數(shù)據(jù)信號兩者時序源同步。
[0029]第二種方式:電子設備內部的時鐘源生成第一時鐘信號，并傳輸給第二電壓域子系統(tǒng)使用，第二電壓域子系統(tǒng)使用接收的該第一時鐘信號驅動生成第一跨電壓域數(shù)據(jù)信號，從而可以使得第一時鐘信號與第一跨電壓域數(shù)據(jù)信號兩者時序源同步。
[0030]進一步的，該第一跨電壓域數(shù)據(jù)信號可以持續(xù)多個周期，并且在未得到第一電壓域子系統(tǒng)返回的應答信號之前就發(fā)送數(shù)據(jù)。為實現(xiàn)在未得到第一電壓域子系統(tǒng)返回應答信號之前就允許發(fā)送數(shù)據(jù)，該第二電壓域子系統(tǒng)可以預先獲知該第一電壓域子系統(tǒng)的數(shù)據(jù)存儲容量，以保證一次傳輸數(shù)據(jù)的數(shù)據(jù)量不會超過該數(shù)據(jù)存儲容量，具體實現(xiàn)方式可以采用現(xiàn)有技術中的各種方式，在此不再進行詳細描述。
[0031]步驟S202、該第一電壓域子系統(tǒng)在接收到時序源同步的第一時鐘信號和第一跨電壓域數(shù)據(jù)信號后，使用該第一時鐘信號采集該第一跨電壓域數(shù)據(jù)信號，得到第一采集數(shù)據(jù)，從而完成第二電壓域子系統(tǒng)向第一電壓域子系統(tǒng)的數(shù)據(jù)傳輸。
[0032]步驟S203、進一步的，本步驟中，第一電壓域子系統(tǒng)還可以將得到的第一采集數(shù)據(jù)存儲到數(shù)據(jù)隊列中。
[0033]具體的，可以將第一采集數(shù)據(jù)存儲到異步FIFtXFirst Input First Output,先入先出隊列)中。
[0034]步驟S204、第一電壓域子系統(tǒng)使用自身生成的第二時鐘信號從該數(shù)據(jù)隊列中讀取存儲的第一采集數(shù)據(jù)，從而完成將采集的數(shù)據(jù)轉換到自身時鐘域的過程。其中，該第二時鐘信號也可以是由電子設備的時鐘源生成并發(fā)送給第一電壓域子系統(tǒng)，供其使用的。
[0035]相應的，在第一電壓域子系統(tǒng)向第二電壓域子系統(tǒng)傳輸數(shù)據(jù)時，可以采用上述圖2所示的相似流程，包括:
[0036]第一電壓域子系統(tǒng)向第二電壓域子系統(tǒng)發(fā)送第二跨電壓域數(shù)據(jù)信號，以及與第二跨電壓域數(shù)據(jù)信號時序源同步的第二時鐘信號；
[0037]第二電壓域子系統(tǒng)使用該第二時鐘信號采集該第二跨電壓域數(shù)據(jù)信號，得到第二采集數(shù)據(jù)。具體的，該第二采集數(shù)據(jù)可以為指示該第二電壓域子系統(tǒng)繼續(xù)向該第一電壓域子系統(tǒng)發(fā)送跨電壓域數(shù)據(jù)信號的指示信號；
[0038]第二電壓域子系統(tǒng)也可以將得到的第二采集數(shù)據(jù)存儲到自身的數(shù)據(jù)隊列中，并使用第一時鐘信號從數(shù)據(jù)隊列中讀取存儲的第二采集數(shù)據(jù)，完成將采集的數(shù)據(jù)轉換到自身時鐘域的過程。
[0039]本發(fā)明實施例1中，由于第一電壓域子系統(tǒng)與第二電壓域子系統(tǒng)所使用的電壓不同，所以，兩者之間傳輸?shù)男盘柨梢越涍^Level Shifter (電平轉換)單元進行傳輸，具體傳輸過程可以采用現(xiàn)有技術，在此不再進行詳細描述。
[0040]采用本發(fā)明實施例1提供的方案，第一電壓域子系統(tǒng)與第二電壓域子系統(tǒng)之間在傳輸數(shù)據(jù)時，均是將自身使用的時鐘信號和與時鐘信號時序源同步的數(shù)據(jù)信號同時傳輸給對方，由于傳輸?shù)臅r鐘信號和數(shù)據(jù)信號經過相同的路徑到達對方，從而能夠使得對方使用時鐘信號有效的采集時序源同步的數(shù)據(jù)信號，進而能夠更易于實現(xiàn)兩個電壓域子系統(tǒng)之間數(shù)據(jù)的穩(wěn)定傳輸，并可簡化芯片后端實現(xiàn)的難度。
[0041]實施例2:
[0042]基于同一發(fā)明構思，根據(jù)本發(fā)明上述實施例提供的跨電壓域數(shù)據(jù)傳輸方法，相應地，本發(fā)明實施例2還提供一種電子設備中的電壓域子系統(tǒng)，其結構示意圖如圖3所示，包括:
[0043]異步接口接收單元301，用于接收電子設備的第二電壓域子系統(tǒng)發(fā)送的第一跨電壓域數(shù)據(jù)信號，以及與該第一跨電壓域數(shù)據(jù)信號時序源同步的第一時鐘信號；
[0044]異步接口采集單元302，用于使用該第一時鐘信號采集所述第一跨電壓域數(shù)據(jù)信號，得到第一采集數(shù)據(jù)。
[0045]上述異步接口接收單元301和異步接口采集單元302可以共同組成異步接口單
J Li ο
[0046]進一步的，上述電壓域子系統(tǒng)，還包括:
[0047]源同步接口單元303，用于向該第二電壓域子系統(tǒng)發(fā)送第二跨電壓域數(shù)據(jù)信號，以及與該第二跨電壓域數(shù)據(jù)信號時序源同步的第二時鐘信號，用于由該第二電壓域子系統(tǒng)使用該第二時鐘信號采集該第二跨電壓域數(shù)據(jù)信號，得到第二采集數(shù)據(jù)。
[0048]進一步的，上述異步接口采集單元302，還用于將得到的第一采集數(shù)據(jù)存儲到數(shù)據(jù)隊列中；以及使用本電壓域子系統(tǒng)生成的第二時鐘信號從該數(shù)據(jù)隊列中讀取存儲的第一采集數(shù)據(jù)。
[0049]實施例3:
[0050]基于同一發(fā)明構思，根據(jù)本發(fā)明上述實施例提供的跨電壓域數(shù)據(jù)傳輸方法，相應地，本發(fā)明實施例3還提供一種電子設備，其結構示意圖如圖4所示，包括:第一電壓域子系統(tǒng)402和第二電壓域子系統(tǒng)401，其中:
[0051 ] 第二電壓域子系統(tǒng)401，用于向第一電壓域子系統(tǒng)402發(fā)送第一跨電壓域數(shù)據(jù)信號，以及與該第一跨電壓域數(shù)據(jù)信號時序源同步的第一時鐘信號；
[0052]第一電壓域子系統(tǒng)402，用于接收該第一跨電壓域數(shù)據(jù)信號，以及該第一時鐘信號；并使用該第一時鐘信號采集該第一跨電壓域數(shù)據(jù)信號，得到第一采集數(shù)據(jù)。
[0053]進一步的，上述第一電壓域子系統(tǒng)402，還用于向第二電壓域子系統(tǒng)401發(fā)送第二跨電壓域數(shù)據(jù)信號，以及與該第二跨電壓域數(shù)據(jù)信號時序源同步的第二時鐘信號；
[0054]上述第二電壓域子系統(tǒng)401，還用于接收第二跨電壓域數(shù)據(jù)信號，以及第二時鐘信號，并使用該第二時鐘信號采集該第二跨電壓域數(shù)據(jù)信號，得到第二采集數(shù)據(jù)。
[0055]綜上所述，本發(fā)明實施例提供的方案，包括:電子設備的第一電壓域子系統(tǒng)接收該電子設備的第二電壓域子系統(tǒng)發(fā)送的第一跨電壓域數(shù)據(jù)信號，以及與該第一跨電壓域數(shù)據(jù)信號時序源同步的第一時鐘信號；使用該第一時鐘信號采集該第一跨電壓域數(shù)據(jù)信號，得到第一采集數(shù)據(jù)。采用本發(fā)明實施例提供的方案，能夠更容易實現(xiàn)兩個電壓域子系統(tǒng)之間數(shù)據(jù)的穩(wěn)定傳輸，并可簡化芯片后端實現(xiàn)的難度。
[0056]顯然，本領域的技術人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權利要求及其等同技術的范圍之內，則本發(fā)明也意圖包含這些改動和變型在內。
【權利要求】
1.一種跨電壓域數(shù)據(jù)傳輸方法，其特征在于，包括: 電子設備的第一電壓域子系統(tǒng)接收所述電子設備的第二電壓域子系統(tǒng)發(fā)送的第一跨電壓域數(shù)據(jù)信號，以及與所述第一跨電壓域數(shù)據(jù)信號時序源同步的第一時鐘信號； 使用所述第一時鐘信號采集所述第一跨電壓域數(shù)據(jù)信號，得到第一采集數(shù)據(jù)。
2.如權利要求1所述的方法，其特征在于，還包括: 所述第一電壓域子系統(tǒng)向所述第二電壓域子系統(tǒng)發(fā)送第二跨電壓域數(shù)據(jù)信號，以及與所述第二跨電壓域數(shù)據(jù)信號時序源同步的第二時鐘信號，用于由所述第二電壓域子系統(tǒng)使用所述第二時鐘信號采集所述第二跨電壓域數(shù)據(jù)信號，得到第二采集數(shù)據(jù)。
3.如權利要求1所述的方法，其特征在于，還包括: 將得到的所述第一采集數(shù)據(jù)存儲到數(shù)據(jù)隊列中； 使用自身生成的第二時鐘信號從所述數(shù)據(jù)隊列中讀取存儲的所述第一采集數(shù)據(jù)。
4.如權利要求1-3任一所述的方法，其特征在于，所述第一電壓域子系統(tǒng)為中央處理器CPU子系統(tǒng)，所述第二電壓域子系統(tǒng)為系統(tǒng)級芯片SOC子系統(tǒng)；或者 所述第一電壓域子系統(tǒng)為SOC子系統(tǒng)，所述第二電壓域子系統(tǒng)為CPU子系統(tǒng)。
5.—種電子設備中的電壓域子系統(tǒng),其特征在于,包括: 異步接口接收單元，用于接收所述電子設備的第二電壓域子系統(tǒng)發(fā)送的第一跨電壓域數(shù)據(jù)信號，以及與所述第一跨電壓域數(shù)據(jù)信號時序源同步的第一時鐘信號； 異步接口采集單元，用于使用所述第一時鐘信號采集所述第一跨電壓域數(shù)據(jù)信號，得到第一采集數(shù)據(jù)。
6.如權利要求5所述的子系統(tǒng)，其特征在于，還包括: 源同步接口單元，用于向所述第二電壓域子系統(tǒng)發(fā)送第二跨電壓域數(shù)據(jù)信號，以及與所述第二跨電壓域數(shù)據(jù)信號時序源同步的第二時鐘信號，用于由所述第二電壓域子系統(tǒng)使用所述第二時鐘信號采集所述第二跨電壓域數(shù)據(jù)信號，得到第二采集數(shù)據(jù)。
7.如權利要求5所述的子系統(tǒng)，其特征在于，所述異步接口采集單元，還用于將得到的所述第一采集數(shù)據(jù)存儲到數(shù)據(jù)隊列中；以及使用本電壓域子系統(tǒng)生成的第二時鐘信號從所述數(shù)據(jù)隊列中讀取存儲的所述第一采集數(shù)據(jù)。
8.如權利要求5-7任一所述的子系統(tǒng)，其特征在于，本電壓域子系統(tǒng)為中央處理器CPU子系統(tǒng)，所述第二電壓域子系統(tǒng)為系統(tǒng)級芯片SOC子系統(tǒng)；或者 本電壓域子系統(tǒng)為SOC子系統(tǒng)，所述第二電壓域子系統(tǒng)為CPU子系統(tǒng)。
9.一種電子設備,其特征在于,包括:第一電壓域子系統(tǒng)和第二電壓域子系統(tǒng)，其中: 所述第二電壓域子系統(tǒng)，用于向第一電壓域子系統(tǒng)發(fā)送第一跨電壓域數(shù)據(jù)信號，以及與所述第一跨電壓域數(shù)據(jù)信號時序源同步的第一時鐘信號； 所述第一電壓域子系統(tǒng)，用于接收所述第一跨電壓域數(shù)據(jù)信號，以及所述第一時鐘信號；并使用所述第一時鐘信號采集所述第一跨電壓域數(shù)據(jù)信號，得到第一采集數(shù)據(jù)。
10.如權利要求9所述的電子設備，其特征在于，所述第一電壓域子系統(tǒng)，還用于向第二電壓域子系統(tǒng)發(fā)送第二跨電壓域數(shù)據(jù)信號，以及與所述第二跨電壓域數(shù)據(jù)信號時序源同步的第二時鐘信號； 所述第二電壓域子系統(tǒng)，還用于接收所述第二跨電壓域數(shù)據(jù)信號，以及所述第二時鐘信號，并使用所述第二時鐘信號采集所述第二跨電壓域數(shù)據(jù)信號，得到第二采集數(shù)據(jù)。
【文檔編號】G06F1/12GK103699506SQ201210369694
【公開日】2014年4月2日 申請日期:2012年9月27日 優(yōu)先權日:2012年9月27日
【發(fā)明者】孫志文 申請人:深圳市中興微電子技術有限公司