專利名稱：一種基于fpga硬件dft遞推的同步相量計算方法
技術領域：
一種基于FPGA硬件DFT遞推的同步相量計算方法，屬于電力系統(tǒng)自動化測量技術領域。
背景技術：
隨著我國電網(wǎng)建設的不斷發(fā)展，網(wǎng)架結構日益完善，也越來越復雜，迫切需要有新的技術手段來加強電網(wǎng)的動態(tài)安全監(jiān)控能力，提高電網(wǎng)安全穩(wěn)定水平。傳統(tǒng)SCADA系統(tǒng)采集的是秒級刷新的穩(wěn)態(tài)數(shù)據(jù)，故障錄波器提供的是故障前后一段時間內快速暫態(tài)波形數(shù)據(jù)，都沒有辦法提供全網(wǎng)范圍內同步采集的動態(tài)相量數(shù)據(jù)。同步相量測量裝置(PMU)則利用衛(wèi)星同步時鐘系統(tǒng)為廣域范圍內的全網(wǎng)同步采樣提供統(tǒng)一的采樣脈沖和標準時間，使得各個站點之間有了相同的時間基準點和采樣參考基準點，在同步采樣和計算之后所得到的
同步相量能準確描述實際系統(tǒng)的動態(tài)過程，為電力系統(tǒng)新型保護、測控、安全穩(wěn)定控制提供了新的數(shù)據(jù)源。傳統(tǒng)的同步相量計算方法一般采用CPU或DSP先進行數(shù)據(jù)采樣，再對采樣數(shù)據(jù)進行DFT遞推運算得到相量的實和部虛部信息，放入到DFT系數(shù)緩沖區(qū)中，然后根據(jù)主站的要求，周期性的從該緩沖區(qū)中抽取相量實部虛部，計算出該相量的幅值相角，并打上精確的時間標簽，發(fā)送到主站。這樣的處理方法要求PMU裝置的CPU要有較強的數(shù)據(jù)處理能力，特別是目前一臺PMU裝置一般采集多個元件的電氣量，運算量巨大，此外PMU裝置還要高速實時地往主站發(fā)送計算好的同步相量數(shù)據(jù)，最快每5ms就要發(fā)送一幀報文，需要CPU有較強的通信能力。這樣傳統(tǒng)的處理方法往往導致CPU負荷過高，給主站發(fā)送的同步相量數(shù)據(jù)報文可能無法做到均勻發(fā)送，不利于主站的數(shù)據(jù)處理。同時傳統(tǒng)的DFT遞推運算存在誤差累計的問題，特別是在浮點運算的情況下很容易導致計算結果誤差變大。

發(fā)明內容
為克服現(xiàn)有技術不足，本發(fā)明目的是在于提供一種地通過CPU對FPGA進行配置，將運算量大的采樣中斷計算過程放到FPGA中完成，并采用周期DFT運算和遞推DFT運算來消除遞推DFT運算的累計誤差的基于FPGA硬件DFT遞推的同步相量計算方法，保證了 PMU的通信實時性。。為實現(xiàn)上述目的，本發(fā)明的方法包含以下步驟(I) (I)FPGA和CPU在硬件上采用并行總線相連接，F(xiàn)PGA的中斷信號連接到CPU的外部中斷引腳，F(xiàn)PGA通過并行總線控制AD芯片；(2) CPU對FPGA進行配置，指定系統(tǒng)額定頻率、每周波采樣點數(shù)N、相量計算周期Tk、遞推DFT的原始系數(shù)；(3) FPGA在外部標準秒脈沖(1PPS)信號進行校準后，得出同步于外部IPPS信號的內部IPPS，信號；(4) FPGA在內部1PPS’信號的同步下進行采樣，并進行DFT遞推運算和序分量計算，在指定相量計算周期Tk到達后，打上精確的絕對時間標簽，將計算結果存入指定緩沖區(qū)，供CPU讀取。所述的遞推DFT的公式為
權利要求
1.一種基于FPGA硬件DFT遞推的同步相量計算方法，其特征在于，包括以下步驟 (1)FPGA和CPU在硬件上采用并行總線相連接，F(xiàn)PGA的中斷信號連接到CPU的外部中斷引腳，F(xiàn)PGA通過并行總線控制AD芯片； (2)CPU對FPGA進行配置，指定系統(tǒng)額定頻率、每周波采樣點數(shù)N、相量計算周期Tk、遞推DFT的原始系數(shù)； (3)FPGA在外部標準秒脈沖(1PPS)信號進行校準后，得出同步于外部IPPS信號的內部IPPS ‘信號； (4)FPGA在內部IPPS‘信號的同步下進行采樣，并進行DFT遞推運算和序分量計算，在指定相量計算周期Tk到達后，打上精確的絕對時間標簽，將計算結果存入指定緩沖區(qū)，供CPU讀??； 所述的DFT遞推運算公式為 /k.i(/iT.) = Ac\{k - I) +—[.ν(/:)-χ(/ - l)]cos(-~~—) NNAs\(k) = As\(k -1) +—[ v( k)- x{k - n]sin(^—^~—) NN Acl (k):第k次遞推基波相量實部 Asl (k) 第k次遞推基波相量虛部 N :每周波采樣點數(shù) x(k):采樣緩沖區(qū)中的第k個采樣點所述的序分量計算公式如下Ulr=Uar- (Ubr+Ucr)*0. 5+(Ucm-Ubm)*0. 866UIm=Uam-(Ubm+Ucm)*0. 5+(Ubr-Ucr)*0. 866U2r=Uar- (Ubr+Ucr)*0. 5+(Ubm-Ucm)*0. 866U2m=Uam-(Ubm+Ucm)*0. 5-(Ubr-Ucr)*0. 866UOr=(Uar+Ubr+Ucr)/3UOm=(Uam+Ubm+Ucm)/3 Uar, Ubr, Ucr UA, UB, UC 相量的實部 Uam, Ubm, Ucm UA, UB, UC 相量的實部 Ulr，U2r，U0r正序(U1)，負序(U2)，零序(UO)相量的實部 Ulm，U2m，UOm正序(Ul)，負序(U2)，零序(UO)相量的實部 (5)FPGA在IPPS信號之后進行一次N點DFT運算，并使用其結果作為第N+1點遞推DFT的初值； 所述的DFT運算的公式如下 N-I9*/* Pi^t i' = V .A-( /) COSi^-~) J=ON Ν-ι9* /* Pf,h'i · = [Λ-( /) sin(^-~) J=O^ Acl’ 1PPS信號之后一周波DFT運算的基波相量實部 Asl' =IPPS信號之后一周波DFT運算的基波相量虛部 X (O)…X (N-I):每個IPPS脈沖后一周波的采樣數(shù)據(jù)所述的IPPS信號之后的第N+1點遞推DFT的公式如下
2.如權利I要求所述的一種基于FPGA硬件DFT遞推的同步相量計算方法，其特征在于，還包括FPGA芯片引入了衛(wèi)星標準同步時鐘的IPPS信號和B碼時鐘信號。
3.如權利I要求所述的一種基于FPGA硬件DFT遞推的同步相量計算方法，其特征在于，還包括，在IPPS信號之后一周波內同時進行遞推DFT和DFT運算，并在一周波以后采用DFT運算的結果作為遞推DFT的初值。
4.如權利2要求所述的一種基于FPGA硬件DFT遞推的同步相量計算方法，其特征在于，所述步驟(3)中，F(xiàn)PGA對衛(wèi)星時鐘信號IPPS進行512周期的平滑濾波，消掉衛(wèi)星時鐘的隨機抖動，輸出同步于衛(wèi)星時鐘信號的馴服好的內部1PPS’。
5.如權利I要求所述的一種基于FPGA硬件DFT遞推的同步相量計算方法，其特征在于，所述步驟(4)中，所述FPGA在1PPS’信號到達時，利用此后一周波(N點)的采樣數(shù)據(jù)進行一次DFT運算，并利用所得結果Acl (k) ’、Asl (k) ’作為1PPS’信號到達一周波后的遞推DFT的初值，即每秒中進行一次DFT運算，在1PPS’信號一周波后將發(fā)生遞推DFT的初值替換。
6.如權利I要求所述的一種基于FPGA硬件DFT遞推的同步相量計算方法，其特征在于，所述步驟(6)中，CPU響應FPGA中斷，通過并行總線讀出所有采樣值和所有相量的實部、虛部數(shù)據(jù)，根據(jù)正序相量計算系統(tǒng)頻率，根據(jù)系統(tǒng)頻率與額定頻率的偏離程度，判別是否需要啟動相量補償算法。
全文摘要
本發(fā)明涉及的是一種基于FPGA硬件DFT遞推的同步相量計算方法，其通過CPU對FPGA進行配置，F(xiàn)PGA在1PPS信號同步下控制AD完成采樣過程，并采用周期DFT運算+遞推DFT運算來消除遞推DFT運算的累計誤差；復雜的相量補償算法則由CPU完成。FPGA和CPU一起配合完成同步相量的采集運算補償過程，即利用FPGA的高速并行計算能力，又利用CPU靈活的浮點運算功能。由于耗時較長的遞推DFT運算已經由FPGA完成，CPU負荷較小，保證了CPU通信響應的實時性，從而提高了PMU的通信可靠性。
文檔編號G06F19/00GK102902879SQ20121031076
公開日2013年1月30日 申請日期2012年8月28日 優(yōu)先權日2012年8月28日
發(fā)明者溫富光, 陳慶旭 申請人:南京國電南自電網(wǎng)自動化有限公司