專利名稱：一種用于微型計算機(jī)與外圍設(shè)備互聯(lián)的總線結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)傳輸技術(shù)領(lǐng)域，尤其涉及一 種用于微型計算機(jī)與外圍設(shè)備互聯(lián)的總線結(jié)構(gòu)。
背景技術(shù)：
目前，用于微型計算機(jī)與外設(shè)連接的總線很多，最常見的微型計算機(jī)并行總線包括數(shù)據(jù)總線、地址總線及控制總線(讀、寫、使能、片選、方向指示、地址有效等)；串行總線包括 I2C、SPI、USB、SATA 等。其中，I2C (Inter — Integrated Circuit,集成電路間兩線互聯(lián)總線)總線是常見用于CPU與外圍器件的連接總線，I2C總線通過兩根連接線實現(xiàn)數(shù)據(jù)傳輸，電路最為簡單；同時可以掛接多個外設(shè)，外設(shè)訪問按照地址不同進(jìn)行區(qū)分；但現(xiàn)有技術(shù)中的I2C總線只能單線傳送數(shù)據(jù)，傳送的數(shù)據(jù)率較低。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種用于微型計算機(jī)與外圍設(shè)備互聯(lián)的總線結(jié)構(gòu)，實現(xiàn)了 N位數(shù)據(jù)的并行、雙向傳輸，并將數(shù)據(jù)線擴(kuò)展，使數(shù)據(jù)傳輸速率可以成倍提高。本發(fā)明的目的是通過以下技術(shù)方案實現(xiàn)的，一種用于微型計算機(jī)與外圍設(shè)備互聯(lián)的總線結(jié)構(gòu)，所述總線結(jié)構(gòu)由一根時鐘線SCL和N根數(shù)據(jù)線SDA組成，其中數(shù)據(jù)線的數(shù)量根據(jù)實際需要選擇，且總線結(jié)構(gòu)的總寬度為N+l，N=S或16或32。所有外圍設(shè)備與微型計算機(jī)CPU通過所述總線結(jié)構(gòu)的N根數(shù)據(jù)線和一根時鐘線相互連接。所述總線結(jié)構(gòu)的時序劃分為起始狀態(tài)、數(shù)據(jù)傳送狀態(tài)、應(yīng)答狀態(tài)、停止?fàn)顟B(tài)、空閑狀態(tài)。所述起始狀態(tài)是由主機(jī)CPU發(fā)起的數(shù)據(jù)傳輸過程的開始，其中，時鐘線SCL的線路狀態(tài)由高至低變化，所有數(shù)據(jù)線SDA全部為高狀態(tài)，且前一個狀態(tài)位空閑；所述數(shù)據(jù)傳送狀態(tài)是數(shù)據(jù)傳輸?shù)倪^程，其中，在時鐘線SCL變化的一個周期內(nèi)，數(shù)據(jù)發(fā)送端將數(shù)據(jù)線SDA的狀態(tài)值設(shè)為發(fā)送數(shù)據(jù)的值，數(shù)據(jù)接收端根據(jù)時鐘線SCL的狀態(tài)接收數(shù)據(jù)； 所述應(yīng)答狀態(tài)是數(shù)據(jù)傳輸?shù)捻憫?yīng)過程，其中，在時鐘線SCL變化的一個周期內(nèi)，數(shù)據(jù)發(fā)送端將數(shù)據(jù)線SDA的狀態(tài)設(shè)為三態(tài)高阻狀態(tài)；并在準(zhǔn)確應(yīng)答后將N根數(shù)據(jù)線SDA設(shè)為低電平；所述停止?fàn)顟B(tài)是數(shù)據(jù)傳輸過程的結(jié)束，其中，時鐘線SCL的線路狀態(tài)由低至高變化,所有N根數(shù)據(jù)線SDA全部設(shè)為高電平；所述空閑狀態(tài)是數(shù)據(jù)傳輸全過程完畢后的狀態(tài)，其中，時鐘線SCL設(shè)為高電平，N根數(shù)據(jù)線SDA全部設(shè)為高電平，且前一狀態(tài)為停止?fàn)顟B(tài)，并在持續(xù)一段時間后，后續(xù)狀態(tài)變?yōu)槠鹗紶顟B(tài)。由上述本發(fā)明提供的技術(shù)方案可以看出，所述總線結(jié)構(gòu)由一根時鐘線SCL和N根數(shù)據(jù)線SDA組成，其中數(shù)據(jù)線的數(shù)量根據(jù)實際需要選擇，且總線結(jié)構(gòu)的總寬度為N+1 ;所有外圍設(shè)備與主機(jī)CPU通過所述總線結(jié)構(gòu)的N根數(shù)據(jù)線相互連接。通過該總線結(jié)構(gòu)就實現(xiàn)了N位數(shù)據(jù)的并行、雙向傳輸，并將 數(shù)據(jù)線擴(kuò)展，使數(shù)據(jù)傳輸速率可以成倍提高。


為了更清楚地說明本發(fā)明實施例的技術(shù)方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域的普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他附圖。圖I為本發(fā)明實施例提供的用于微型計算機(jī)與外圍設(shè)備互聯(lián)的總線結(jié)構(gòu)示意圖；圖2為本發(fā)明實施例所述外圍設(shè)備與主機(jī)CPU互連的結(jié)構(gòu)示意圖；圖3為本發(fā)明實施例所述總線結(jié)構(gòu)起始狀態(tài)的時序示意圖；圖4為本發(fā)明實施例所述總線結(jié)構(gòu)數(shù)據(jù)傳送狀態(tài)的時序示意圖；圖5為本發(fā)明實施例所述總線結(jié)構(gòu)應(yīng)答狀態(tài)的時序不意圖；圖6為本發(fā)明實施例所述總線結(jié)構(gòu)停止?fàn)顟B(tài)的時序示意圖。
具體實施例方式下面結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明的保護(hù)范圍。本發(fā)明實施例提出一種類似于I2C的總線結(jié)構(gòu)，通過總線擴(kuò)展可以并行傳送數(shù)據(jù)，分別支持8位、16位和32位并行數(shù)據(jù)，使數(shù)據(jù)傳送速度大大提高，該總線的名稱為INC(Inter N bit Connection),即互聯(lián)N位總線。下面將結(jié)合附圖對本發(fā)明實施例作進(jìn)一步的詳細(xì)描述，圖I為本發(fā)明實施例提供的用于微型計算機(jī)與外圍設(shè)備互聯(lián)的總線結(jié)構(gòu)示意圖，圖I中的總線結(jié)構(gòu)由一根時鐘線SCL (Serial Clock,串行時鐘線)和N根數(shù)據(jù)線SDA(Serial Data，串行數(shù)據(jù)線)組成，其中數(shù)據(jù)線的數(shù)量根據(jù)實際需要選擇，且總線結(jié)構(gòu)的總寬度為N+1，N=8或16或32。具體來說，該INC總線由一根時鐘線SCL和N根數(shù)據(jù)線SDAn組成，n=0 N_1，N=8或16或32，數(shù)據(jù)線的數(shù)量根據(jù)實際需要選擇；其中，SDAn為N根數(shù)據(jù)線，分別為SADci-SDAim。通過時鐘線SCL與數(shù)據(jù)線SDA的組合時序關(guān)系組成傳輸過程的不同狀態(tài)，包括起始狀態(tài)、數(shù)據(jù)傳送狀態(tài)、應(yīng)答狀態(tài)、停止?fàn)顟B(tài)和空閑狀態(tài)。所有外圍設(shè)備與主機(jī)CPU通過所述總線結(jié)構(gòu)的N根數(shù)據(jù)線和一根時鐘線相互連接，如圖2所示為本發(fā)明實施例所述外圍設(shè)備與主機(jī)CPU互連的結(jié)構(gòu)示意圖當(dāng)所有外設(shè)與主機(jī)CPU需要通過INC總線互聯(lián)時，只需將SCL及SDAci-SDAim這N+1根線相連接即可。在數(shù)據(jù)傳輸過程中，上述總線結(jié)構(gòu)的時序可以劃分為起始狀態(tài)、數(shù)據(jù)傳送狀態(tài)、應(yīng)答狀態(tài)、停止?fàn)顟B(tài)、空閑狀態(tài)，各狀態(tài)具體來說
I、起始狀態(tài)(START)是由主機(jī)CPU發(fā)起的數(shù)據(jù)傳輸過程的開始如圖3所不為總線結(jié)構(gòu)起始狀態(tài)的時序不意圖，其中，時鐘線SCL的線路狀態(tài)由聞至低變化，所有數(shù)據(jù)線SDA全部為高狀態(tài),且前一個狀態(tài)為空閑。2、數(shù)據(jù)傳送狀態(tài)(DAT)是數(shù)據(jù)傳輸?shù)倪^程如圖4所示為總線結(jié)構(gòu)數(shù)據(jù)傳送狀態(tài)的時序示意圖，其中，在時鐘線SCL變化的一個周期內(nèi)，數(shù)據(jù)發(fā)送端將數(shù)據(jù)線SDA的狀態(tài)值設(shè)為發(fā)送數(shù)據(jù)的值，數(shù)據(jù)接收端根據(jù)時鐘線SCL的狀態(tài)接收數(shù)據(jù)。3、應(yīng)答狀態(tài)(ACK)是數(shù)據(jù)傳輸?shù)捻憫?yīng)過程 如圖5所示為總線結(jié)構(gòu)應(yīng)答狀態(tài)的時序示意圖，其中，在時鐘線SCL變化的一個周期內(nèi)，數(shù)據(jù)發(fā)送端將數(shù)據(jù)線SDA的狀態(tài)設(shè)為三態(tài)高阻狀態(tài)；并在準(zhǔn)確應(yīng)答后將N根數(shù)據(jù)線SDA設(shè)為低電平。4、停止?fàn)顟B(tài)(STOP)是數(shù)據(jù)傳輸過程的結(jié)束如圖6所示為總線結(jié)構(gòu)停止?fàn)顟B(tài)的時序示意圖，其中，時鐘線SCL的線路狀態(tài)由低至高變化，所有N根數(shù)據(jù)線SDA全部設(shè)為高電平，且前一個狀態(tài)位為應(yīng)答狀態(tài)。5、空閑狀態(tài)(EMPTY)是數(shù)據(jù)傳輸全過程完畢后的狀態(tài)其中，該狀態(tài)下，時鐘線SCL設(shè)為高電平，N根數(shù)據(jù)線SDA全部設(shè)為高電平，且前一狀態(tài)為停止?fàn)顟B(tài)，并在持續(xù)一段時間后，后續(xù)狀態(tài)變?yōu)槠鹗紶顟B(tài)。下面以具體的數(shù)據(jù)傳輸過程為例來對本發(fā)明所述的總線結(jié)構(gòu)工作過程進(jìn)行描述首先以單個字節(jié)的短數(shù)據(jù)傳輸流程為例，具體過程如下表
START CMD ACK ~DAT ACK ~STOP從空閑狀態(tài)開始，經(jīng)起始狀態(tài)、2個數(shù)據(jù)傳送狀態(tài)(其中第一個為命令CMD，用于區(qū)分地址及讀或?qū)懖僮?，第二個為傳輸?shù)臄?shù)據(jù)內(nèi)容)，應(yīng)答狀態(tài)(ACK)及最后停止?fàn)顟B(tài)，為一個完整的數(shù)據(jù)傳輸流程，其中命令(CMD)的內(nèi)容為
位定義命令內(nèi)容
SDA0W/R 選擇I =讀，0=寫~
SDA1短數(shù)據(jù)傳輸
SDA2-SDA7ADDR地址0-63數(shù)據(jù)線SDA的數(shù)量N=16時，只有SDAtl-SDA7按照上表進(jìn)行，SDA8-SDA15保留，內(nèi)容為聞，即
位定義命令內(nèi)容
SDA0W/R 選擇I =讀，0=寫~SDA1短數(shù)據(jù)傳輸
SDA2-SDA7ADDR地址0-63
SDA8-SDA15 麗內(nèi)容為高電平數(shù)據(jù)線SDA的 數(shù)量Ν=32時，SDA8-SDA31保留，內(nèi)容為高，即
位定義命令內(nèi)容
SDA0W/R 選擇I =讀，0=寫~
SDA1短數(shù)據(jù)傳輸
SDA2-SDA7ADDR地址0-63
SDA8-SDA31麗內(nèi)容為高電平再以多個數(shù)據(jù)的傳輸流程為例，具體過程如下表
START CMD~ DAT~ ACK~ DAT~ ACK~I. . . I DAT ACK~~STOP與上述單個數(shù)據(jù)傳輸不同的是，這里多個數(shù)據(jù)傳送狀態(tài)DAT、應(yīng)答狀態(tài)ACK交替進(jìn)行，至停止?fàn)顟B(tài)STOP發(fā)生，表示數(shù)據(jù)傳輸?shù)慕Y(jié)束。再以長數(shù)據(jù)傳輸(擴(kuò)展數(shù)據(jù)傳輸)為例，具體過程如下表
START CMDl~ CMD2~~DAT~ΓΓ.~ DATACK~~STOP上述過程從空閑態(tài)開始，經(jīng)起始狀態(tài)、多個數(shù)據(jù)傳送狀態(tài)(其中第一個為命令CMD，第二個為長度LEN，后續(xù)為LEN個傳輸?shù)臄?shù)據(jù))和應(yīng)答狀態(tài)ACK后，至最后停止?fàn)顟B(tài)STOP，為一個完整的數(shù)據(jù)傳輸流程，其中命令(CMD)和長度(LEN)的內(nèi)容為N=8時，CMD定義見下表
位定義命令內(nèi)容
SDA0W/R選擇I =讀，0=寫
~^DAI長數(shù)據(jù)傳輸
SDA2-SDA7ADDRSiE長度LEN定義見下表
權(quán)利要求
1.一種用于微型計算機(jī)與外圍設(shè)備互聯(lián)的總線結(jié)構(gòu)，其特征在干， 所述總線結(jié)構(gòu)由一根時鐘線SCL和N根數(shù)據(jù)線SDA組成，其中數(shù)據(jù)線的數(shù)量根據(jù)實際需要選擇，且總線結(jié)構(gòu)的總寬度為N+l，N=8或16或32。
所有外圍設(shè)備與微型計算機(jī)(PU通過所述總線結(jié)構(gòu)的N根數(shù)據(jù)線和一根時鐘線相互連接。
2.如權(quán)利要求I所述用于微型計算機(jī)與外圍設(shè)備互聯(lián)的總線結(jié)構(gòu)，其特征在干， 所述總線結(jié)構(gòu)的時序劃分為起始狀態(tài)、數(shù)據(jù)傳送狀態(tài)、應(yīng)答狀態(tài)、停止?fàn)顟B(tài)、空閑狀態(tài)。
3.如權(quán)利要求I所述用于微型計算機(jī)與外圍設(shè)備互聯(lián)的總線結(jié)構(gòu)，其特征在干， 所述起始狀態(tài)是由主機(jī)CPU發(fā)起的數(shù)據(jù)傳輸過程的開始，其中，時鐘線SCL的線路狀態(tài)由高至低變化，所有數(shù)據(jù)線SDA全部為高狀態(tài)，且前一個狀態(tài)位空閑； 所述數(shù)據(jù)傳送狀態(tài)是數(shù)據(jù)傳輸?shù)倪^程，其中，在時鐘線SCL變化的ー個周期內(nèi)，數(shù)據(jù)發(fā)送端將數(shù)據(jù)線SDA的狀態(tài)值設(shè)為發(fā)送數(shù)據(jù)的值，數(shù)據(jù)接收端根據(jù)時鐘線SCL的狀態(tài)接收數(shù)據(jù)； 所述應(yīng)答狀態(tài)是數(shù)據(jù)傳輸?shù)捻憫?yīng)過程，其中，在時鐘線SCL變化的ー個周期內(nèi)，數(shù)據(jù)發(fā)送端將數(shù)據(jù)線SDA的狀態(tài)設(shè)為三態(tài)高阻狀態(tài)；并在準(zhǔn)確應(yīng)答后將N根數(shù)據(jù)線SDA設(shè)為低電平; 所述停止?fàn)顟B(tài)是數(shù)據(jù)傳輸過程的結(jié)束，其中，時鐘線SCL的線路狀態(tài)由低至高變化，所有N根數(shù)據(jù)線SDA全部設(shè)為高電平； 所述空閑狀態(tài)是數(shù)據(jù)傳輸全過程完畢后的狀態(tài)，其中，時鐘線SCL設(shè)為高電平，N根數(shù)據(jù)線SDA全部設(shè)為高電平，且前ー狀態(tài)為停止?fàn)顟B(tài)，并在持續(xù)一段時間后，后續(xù)狀態(tài)變?yōu)槠鹗紶顟B(tài)。
全文摘要
本發(fā)明實施例公開了一種用于微型計算機(jī)與外圍設(shè)備互聯(lián)的總線結(jié)構(gòu)。所述總線結(jié)構(gòu)由一根時鐘線SCL和N根數(shù)據(jù)線SDA組成，其中數(shù)據(jù)線的數(shù)量根據(jù)實際需要選擇，且總線結(jié)構(gòu)的總寬度為N+1；所有外圍設(shè)備與主機(jī)CPU通過所述總線結(jié)構(gòu)的N根數(shù)據(jù)線和一根時鐘線相互連接。通過該總線結(jié)構(gòu)就實現(xiàn)了N位數(shù)據(jù)的并行、雙向傳輸，并將數(shù)據(jù)線擴(kuò)展，使數(shù)據(jù)傳輸速率可以成倍提高。
文檔編號G06F13/38GK102819516SQ20121027964
公開日2012年12月12日 申請日期2012年8月7日 優(yōu)先權(quán)日2012年8月7日
發(fā)明者閆鳴生 申請人:北京江南天安科技有限公司