專利名稱：帶有動(dòng)態(tài)端口的優(yōu)先級(jí)分配能力的存儲(chǔ)器控制器的制作方法
技術(shù)領(lǐng)域：
背景技術(shù)：
可編程集成電路是能夠由用戶配置為實(shí)現(xiàn)定制的邏輯功能的集成電路類型。在典型的情形中，邏輯設(shè)計(jì)員使用計(jì)算機(jī)輔助設(shè)計(jì)(CAD)工具來設(shè)計(jì)定制的邏輯電路。當(dāng)設(shè)計(jì)進(jìn)程完成時(shí)，CAD工具生成配置數(shù)據(jù)。加載配置數(shù)據(jù)到可編程集成電路以配置器件，從而執(zhí)
行所期望的邏輯功能。在典型系統(tǒng)中，可編程集成電路可以用于和系統(tǒng)存儲(chǔ)器通信。這種類型的可編程集成電路常常包括作為可編程集成電路和系統(tǒng)存儲(chǔ)器之間接口的存儲(chǔ)器控制器?？删幊碳呻娐愤€包括被配置為通過發(fā)送存儲(chǔ)器訪問請(qǐng)求到存儲(chǔ)器控制器來訪問系統(tǒng)存儲(chǔ)器的模塊(例如，存儲(chǔ)器控制器包括多個(gè)端口，每個(gè)端口從可編程集成電路內(nèi)的相應(yīng)的模塊接收存儲(chǔ)器訪問請(qǐng)求)存儲(chǔ)器控制器的每個(gè)端口被分配相應(yīng)的優(yōu)先級(jí)值。存儲(chǔ)器控制器使用端口優(yōu)先級(jí)值以確定執(zhí)行從不同模塊接收的存儲(chǔ)器訪問請(qǐng)求的順序(即，確定哪個(gè)存儲(chǔ)器訪問請(qǐng)求比其他存儲(chǔ)器訪問請(qǐng)求優(yōu)先)。可編程集成電路中的傳統(tǒng)存儲(chǔ)器控制器端口優(yōu)先級(jí)值被分配有預(yù)定的端口優(yōu)先級(jí)值，當(dāng)存儲(chǔ)器控制器正接收并履行存儲(chǔ)器訪問請(qǐng)求時(shí)，不能修改該預(yù)定的端口優(yōu)先級(jí)值。

發(fā)明內(nèi)容
集成電路(例如可編程集成電路)可以用于與系統(tǒng)存儲(chǔ)器通信?？删幊碳呻娐钒梢员慌渲脼樾纬啥鄠€(gè)模塊的可配置電路，每個(gè)模塊可操作來執(zhí)行需要訪問系統(tǒng)存儲(chǔ)器的任務(wù)?？删幊碳呻娐芬部梢园ㄗ鳛椴煌K和系統(tǒng)存儲(chǔ)器之間的接口的存儲(chǔ)器控制器。各種模塊可以耦合到存儲(chǔ)器控制器，并且有時(shí)候本文可以稱為“主”處理模塊。存儲(chǔ)器控制器可以從主處理模塊經(jīng)由具有關(guān)聯(lián)的優(yōu)先級(jí)值的端口接收存儲(chǔ)器訪問請(qǐng)求。存儲(chǔ)器控制器可以通過配置系統(tǒng)存儲(chǔ)器響應(yīng)存儲(chǔ)器訪問請(qǐng)求從而履行存儲(chǔ)器訪問請(qǐng)求(例如，通過執(zhí)行所期望的讀取/寫入操作)?？删幊碳呻娐房梢员惶峁┯袃?yōu)先級(jí)值更新模塊(有時(shí)候稱為端口優(yōu)先級(jí)更新電路)，其被配置為在存儲(chǔ)器控制器接收并履行存儲(chǔ)器訪問請(qǐng)求的同時(shí)動(dòng)態(tài)修改與每個(gè)存儲(chǔ)器控制器端口關(guān)聯(lián)的優(yōu)先級(jí)值。響應(yīng)于使更新信號(hào)有效并且檢測(cè)到系統(tǒng)時(shí)鐘上升沿(作為例子)，優(yōu)先級(jí)值更新模塊可以為不同的存儲(chǔ)器端口提供新的優(yōu)先級(jí)值。可以由各種源提供新的優(yōu)先級(jí)值給優(yōu)先級(jí)值更新模塊，例如，可以由移位寄存器提供優(yōu)先級(jí)值，可以由存儲(chǔ)器映射寄存器提供優(yōu)先級(jí)值，或可以由主處理模塊提供優(yōu)先級(jí)值連同存儲(chǔ)器訪問請(qǐng)求。優(yōu)先級(jí)值更新模塊可以接收優(yōu)先級(jí)地址信號(hào)和其他控制信號(hào)，并可以基于優(yōu)先級(jí)地址的值和控制信號(hào)將來自所期望的源的新的優(yōu)先級(jí)值選擇性地路由到對(duì)應(yīng)的存儲(chǔ)器控制器端口。從附圖和下面的詳細(xì)描述中，本發(fā)明的進(jìn)一步特征、其本質(zhì)和各種優(yōu)點(diǎn)將更加顯而易見。


圖I是根據(jù)本發(fā)明實(shí)施例的、可操作來與系統(tǒng)存儲(chǔ)器通信的說明性可編程集成電路的圖示。圖2是被配置為接收固定端口優(yōu)先級(jí)值的傳統(tǒng)存儲(chǔ)器控制器的圖示。圖3是根據(jù)本發(fā)明實(shí)施例的、被配置為接收利用移位寄存器提供的優(yōu)先級(jí)值的端口優(yōu)先級(jí)更新電路的圖示。圖4是根據(jù)本發(fā)明實(shí)施例的、被配置為接收利用移位寄存器和存儲(chǔ)器映射寄存器 提供的優(yōu)先級(jí)值的端口優(yōu)先級(jí)更新電路的圖示。圖5是根據(jù)本發(fā)明實(shí)施例的、被配置為接收利用移位寄存器、存儲(chǔ)器映射寄存器以及相關(guān)的處理模塊提供的優(yōu)先級(jí)值的端口優(yōu)先級(jí)更新電路的圖示。圖6是根據(jù)本發(fā)明實(shí)施例的、被配置為接收利用各種可重配置資源提供的優(yōu)先級(jí)值的端口優(yōu)先級(jí)更新電路的圖示。圖7是根據(jù)本發(fā)明實(shí)施例的、包括為每個(gè)存儲(chǔ)器控制器端口分配期望優(yōu)先級(jí)值的說明性步驟的流程圖。圖8是根據(jù)本發(fā)明實(shí)施例的、包括更新存儲(chǔ)器控制器端口優(yōu)先級(jí)值的說明性步驟的流程圖。圖9是根據(jù)本發(fā)明實(shí)施例的說明性可編程集成電路的圖示。圖10是根據(jù)本發(fā)明實(shí)施例的、示出邏輯設(shè)計(jì)系統(tǒng)如何生成配置數(shù)據(jù)并加載到可編程器件以配置該器件用于系統(tǒng)中操作的圖示。
具體實(shí)施例方式本發(fā)明的實(shí)施例涉及包含存儲(chǔ)器控制器的集成電路。集成電路，例如可編程集成電路，可以包括可重配置電路(本文有時(shí)候稱為軟結(jié)構(gòu)(soft fabric))。用戶可以配置該可重配置電路以形成處理模塊，例如通用處理模塊或執(zhí)行特定任務(wù)的處理模塊。處理模塊可以執(zhí)行需要對(duì)系統(tǒng)存儲(chǔ)器訪問的任務(wù)(例如，存儲(chǔ)數(shù)據(jù)以便以后取回)。集成電路(例如可編程集成電路)使用可編程存儲(chǔ)器元件來存儲(chǔ)配置數(shù)據(jù)。在對(duì)可編程集成電路編程期間，配置數(shù)據(jù)被加載到存儲(chǔ)器元件中。在可編程集成電路的操作期間，每個(gè)存儲(chǔ)器元件提供靜態(tài)輸出信號(hào)。由存儲(chǔ)器元件提供的該靜態(tài)輸出信號(hào)作為控制信號(hào)。這些控制信號(hào)被施加到集成電路上的可編程邏輯以定制可編程邏輯去執(zhí)行所期望的邏輯功能?？删幊碳呻娐房梢员惶峁┯凶鳛樘幚砟K和系統(tǒng)存儲(chǔ)器之間接口的存儲(chǔ)器控制器。用于集成電路的存儲(chǔ)器控制器可以由非可重配置邏輯形成(有時(shí)候稱為“硬”存儲(chǔ)器控制器，“硬連線的”存儲(chǔ)器控制器，或“非可編程的”存儲(chǔ)器控制器)。相比由可重配置邏輯(有時(shí)候稱為“軟”邏輯)形成的存儲(chǔ)器控制器，硬存儲(chǔ)器控制器可以提供改進(jìn)的性能。與存儲(chǔ)器控制器通信的每個(gè)處理模塊有時(shí)候可以稱為“主”處理模塊(或主模塊)。該存儲(chǔ)器控制器可以具有耦合到相應(yīng)主處理模塊的端口。當(dāng)主處理模塊需要訪問系統(tǒng)存儲(chǔ)器時(shí)，主處理模塊可以發(fā)送訪問請(qǐng)求到存儲(chǔ)器控制器。例如，主處理模塊可以發(fā)送讀訪問請(qǐng)求到存儲(chǔ)器控制器以從存儲(chǔ)器中取回(retrieve)數(shù)據(jù)。該存儲(chǔ)器控制器可以接收該讀訪問請(qǐng)求并通過提供控制信號(hào)到系統(tǒng)存儲(chǔ)器來履行該讀訪問請(qǐng)求(例如，該存儲(chǔ)器控制器可以接收該讀訪問請(qǐng)求并提供控制信號(hào)到系統(tǒng)存儲(chǔ)器，這些控制信號(hào)配置系統(tǒng)存儲(chǔ)器以用請(qǐng)求的數(shù)據(jù)進(jìn)行響應(yīng))。作為另一個(gè)例子，該主處理模塊可以將寫訪問請(qǐng)求連同要被加載到系統(tǒng)存儲(chǔ)器的相應(yīng)的寫數(shù)據(jù)發(fā)送到存儲(chǔ)器控制器。該存儲(chǔ)器控制器可以接收寫訪問請(qǐng)求并通過配置系統(tǒng)存儲(chǔ)器以在特定地址重寫系統(tǒng)存儲(chǔ)器來履行該寫訪問請(qǐng)求。由于系統(tǒng)存儲(chǔ)器的限制，在給定的時(shí)間段內(nèi)，存儲(chǔ)器控制器僅能夠履行有限數(shù)量的訪問請(qǐng)求。例如，系統(tǒng)存儲(chǔ)器可以由若干存儲(chǔ)器條(bank)形成(例如，4或8個(gè)存儲(chǔ)器條)。在任何給定時(shí)間，每個(gè)存儲(chǔ)器條可以被配置為僅履行一個(gè)存儲(chǔ)器訪問請(qǐng)求(即，跟在第一存儲(chǔ)器訪問請(qǐng)求后面的對(duì)存儲(chǔ)器條的第二存儲(chǔ)器訪問請(qǐng)求會(huì)被延時(shí)，直到存儲(chǔ)器控制器已經(jīng)完成履行第一存儲(chǔ)器訪問請(qǐng)求)。
每個(gè)主處理模塊可以發(fā)送多個(gè)存儲(chǔ)器訪問請(qǐng)求到存儲(chǔ)器控制器的相應(yīng)端口。由于系統(tǒng)存儲(chǔ)器的限制，來自主處理模塊的存儲(chǔ)器訪問請(qǐng)求按順序處理。為了處理大量存儲(chǔ)器訪問請(qǐng)求，存儲(chǔ)器控制器可以被提供有調(diào)度電路(有時(shí)候稱為調(diào)度器)，其并行地從主處理模塊接收存儲(chǔ)器訪問請(qǐng)求并以所期望的順序安排存儲(chǔ)器訪問請(qǐng)求以便串行處理(即，履行來自主模塊的存儲(chǔ)器訪問請(qǐng)求的所期望的順序)?？赡芷谕麑碜灾辽僖恍┲魈幚砟K的存儲(chǔ)器訪問請(qǐng)求區(qū)分優(yōu)先次序。例如，第一主模塊可以是通用處理電路(例如，被配置為執(zhí)行通用處理任務(wù)的可配置電路的一部分)，其發(fā)送讀訪問請(qǐng)求以從存儲(chǔ)器取回程序指令代碼數(shù)據(jù)。第二主模塊可以是從通用處理電路接收指令的次級(jí)處理電路(例如，第二主模塊可以是數(shù)字信號(hào)處理電路，其響應(yīng)于從通用處理電路接收指令而解碼視頻數(shù)據(jù))。在這個(gè)例子中，可能期望來自第一主模塊(即，通用處理電路)的存儲(chǔ)器訪問請(qǐng)求的優(yōu)先級(jí)高于第二主模塊(即，數(shù)字信號(hào)處理電路)的存儲(chǔ)器訪問請(qǐng)求，因?yàn)榈诙髂K執(zhí)行的功能是對(duì)第一主模塊的補(bǔ)充。仲裁單元(例如調(diào)度器)可以用于在履行來自分配有較低優(yōu)先級(jí)值的主模塊的存儲(chǔ)器訪問請(qǐng)求之前，履行來自分配有較高優(yōu)先級(jí)值的主模塊的存儲(chǔ)器訪問請(qǐng)求。由非可配置邏輯形成的存儲(chǔ)器控制器(S卩，“硬”存儲(chǔ)器控制器)具有硬連線到存儲(chǔ)器控制器的端口優(yōu)先級(jí)(即，在“硬”存儲(chǔ)器控制器正常操作之前可以預(yù)先確定端口優(yōu)先級(jí))。可能期望為可編程集成電路內(nèi)的“硬”存儲(chǔ)器控制器提供動(dòng)態(tài)端口優(yōu)先級(jí)分配能力。例如，第一主模塊初始可以被分配低于第二主模塊的優(yōu)先級(jí)。由第一主模塊執(zhí)行的任務(wù)會(huì)改變(例如，第一主模塊可以被配置為執(zhí)行對(duì)延遲更敏感的功能并需要比第一主模塊初始執(zhí)行的功能更高的優(yōu)先級(jí))。在這樣的情況下，可能期望增加履行來自第一主模塊的存儲(chǔ)器訪問請(qǐng)求的優(yōu)先級(jí)(例如，通過給第一主模塊提供高于第二主模塊的優(yōu)先級(jí))。圖I示出可編程邏輯集成電路10，其包括存儲(chǔ)器控制器12以及支持動(dòng)態(tài)更新存儲(chǔ)器端口優(yōu)先級(jí)的優(yōu)先級(jí)值更新模塊32。優(yōu)先級(jí)值更新模塊32可以由“軟”結(jié)構(gòu)(例如，可重配置邏輯)形成。存儲(chǔ)器控制器12可以作為集成電路10和系統(tǒng)存儲(chǔ)器14之間的接口。系統(tǒng)存儲(chǔ)器14可以由雙倍數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)訪問存儲(chǔ)器(例如，DDRl, DDR2，以及DDR3SDRAM)或其他合適類型的存儲(chǔ)器形成。存儲(chǔ)器控制器12可以經(jīng)由路徑40耦合到系統(tǒng)存儲(chǔ)器14?？删幊踢壿嫾呻娐?0可以通過給存儲(chǔ)器控制器12提供讀訪問請(qǐng)求和寫訪問請(qǐng)求來使用存儲(chǔ)器控制器12與系統(tǒng)存儲(chǔ)器14通信。存儲(chǔ)器控制器12可以通過配置系統(tǒng)存儲(chǔ)器14來響應(yīng)存儲(chǔ)器訪問請(qǐng)求，從而履行存儲(chǔ)器訪問請(qǐng)求。例如，器件10可以向存儲(chǔ)器控制器12提供讀訪問請(qǐng)求，以從系統(tǒng)存儲(chǔ)器14內(nèi)的期望地址讀取數(shù)據(jù)字。響應(yīng)于接收讀請(qǐng)求，存儲(chǔ)器控制器12可以處理該請(qǐng)求，生成相應(yīng)的控制信號(hào)，并且經(jīng)由路徑40輸送該控制信號(hào)到系統(tǒng)存儲(chǔ)器14。由存儲(chǔ)器控制器12生成的控制信號(hào)(例如，系統(tǒng)時(shí)鐘、存儲(chǔ)器地址以及命令信號(hào))可以配置系統(tǒng)存儲(chǔ)器14以用存儲(chǔ)在期望地址的數(shù)據(jù)回復(fù)。作為另一個(gè)例子，器件10可以向存儲(chǔ)器控制器12提供寫訪問請(qǐng)求，以將數(shù)據(jù)字寫到系統(tǒng)存儲(chǔ)器14內(nèi)的期望地址。響應(yīng)于接收寫請(qǐng)求，存儲(chǔ)器控制器12可以生成控制信號(hào)并經(jīng)由路徑40輸送控制信號(hào)(例如，配置系統(tǒng)存儲(chǔ)器14以在期望地址存儲(chǔ)數(shù)據(jù)字的信號(hào))到系統(tǒng)存儲(chǔ)器14?？删幊踢壿嫾呻娐?0可以包含可配置電路，例如可配置電路16?？膳渲秒娐?6可以被配置為形成多個(gè)執(zhí)行各種任務(wù)的處理模塊。例如，第一模塊18A可以被配置為執(zhí) 行通用任務(wù)(例如，模塊18A可以被配置為通用處理模塊)以及第二模塊18B可以被配置為執(zhí)行其他任務(wù)(例如，模塊18B可以被配置為執(zhí)行視頻解碼任務(wù))。當(dāng)執(zhí)行某些任務(wù)時(shí)，模塊18 (例如，模塊18A和18B)會(huì)要求訪問系統(tǒng)存儲(chǔ)器14。例如，為完成視頻解碼任務(wù)，模塊18B會(huì)讀取并存儲(chǔ)系統(tǒng)存儲(chǔ)器14中指定地址的數(shù)據(jù)。模塊18可以耦合到存儲(chǔ)器控制器12中相應(yīng)的端口 20。例如，模塊18A可以耦合到端口 20A，而模塊18B可以耦合到端口 20B。分別耦合到存儲(chǔ)器控制器端口 20 (例如，存儲(chǔ)器控制器端口 20A和20B)的模塊18A和18B在本文可以被稱為主處理模塊或簡(jiǎn)稱為“主模塊”。具有兩個(gè)處理模塊的圖I的例子僅僅是說明性的而無意限制本發(fā)明的范圍。若需要的話，可以利用可配置電路14形成零個(gè)主模塊、三個(gè)或更多主模塊、十個(gè)或更多主模塊或其他需要訪問系統(tǒng)存儲(chǔ)器14的處理電路。另外，圖I的例子示出從可編程邏輯形成的主模塊18，但在其他實(shí)施例中，主模塊可以由硬邏輯形成，例如可以在ASIC中找到的那些。會(huì)有許多主處理模塊要求經(jīng)由存儲(chǔ)器控制器12訪問系統(tǒng)存儲(chǔ)器14。這些主模塊可以生成存儲(chǔ)器訪問請(qǐng)求并輸送存儲(chǔ)器訪問請(qǐng)求到存儲(chǔ)器控制器12。存儲(chǔ)器控制器12僅能夠履行其接收的存儲(chǔ)器訪問請(qǐng)求中的有限數(shù)量。例如，由于當(dāng)前正在使用的存儲(chǔ)器接口協(xié)議規(guī)定的限制，存儲(chǔ)器控制器12僅能夠配置系統(tǒng)存儲(chǔ)器14每次履行一個(gè)存儲(chǔ)器訪問請(qǐng)求(例如，即使主模塊18A和18B并行發(fā)送請(qǐng)求到存儲(chǔ)器控制器12，也不能同時(shí)履行來自主模塊18A和18B的存儲(chǔ)器訪問請(qǐng)求)?？赡芷谕麑⑴c一個(gè)主處理模塊相關(guān)的存儲(chǔ)器訪問請(qǐng)求相對(duì)于與另一個(gè)主處理模塊相關(guān)的存儲(chǔ)器訪問請(qǐng)求區(qū)分優(yōu)先次序。例如，由主處理模塊18B執(zhí)行的任務(wù)可能比由主處理模塊18A執(zhí)行的任務(wù)對(duì)時(shí)間更敏感。在這樣的情況下，即使來自主模塊18A的存儲(chǔ)器訪問請(qǐng)求在來自主模塊18B的存儲(chǔ)器訪問請(qǐng)求之前被提供到存儲(chǔ)器控制器12，與主模塊18B相關(guān)的存儲(chǔ)器訪問請(qǐng)求也在與主模塊18A相關(guān)的存儲(chǔ)器訪問請(qǐng)求之前履行。為了適應(yīng)與各自被分配有相應(yīng)優(yōu)先級(jí)的多個(gè)主處理模塊關(guān)聯(lián)的存儲(chǔ)器訪問請(qǐng)求，存儲(chǔ)器控制器12可以包括調(diào)度模塊30。調(diào)度模塊30可以經(jīng)由相應(yīng)的路徑從每個(gè)主模塊接收存儲(chǔ)器訪問請(qǐng)求(例如，調(diào)度器30可以具有耦合到主模塊18A的第一端子和耦合到主模塊18B的第二端子)。每個(gè)存儲(chǔ)器訪問請(qǐng)求可以包括關(guān)于存儲(chǔ)器訪問請(qǐng)求類型(例如，讀訪問請(qǐng)求，寫訪問請(qǐng)求等)的信息、與存儲(chǔ)器訪問請(qǐng)求關(guān)聯(lián)的數(shù)據(jù)(例如，要被存儲(chǔ)到系統(tǒng)存儲(chǔ)器14中的寫數(shù)據(jù))、地址數(shù)據(jù)(例如，與系統(tǒng)存儲(chǔ)器14中讀數(shù)據(jù)或?qū)憯?shù)據(jù)位置相對(duì)應(yīng)的系統(tǒng)存儲(chǔ)器地址)或其他所期望的與存儲(chǔ)器訪問請(qǐng)求關(guān)聯(lián)的信息。每個(gè)主處理模塊可以被分配相應(yīng)的優(yōu)先級(jí)值，該值代表應(yīng)當(dāng)履行來自該主處理模塊的存儲(chǔ)器訪問請(qǐng)求的優(yōu)先級(jí)。例如，主處理模塊18A可以被分配一個(gè)為“O”的優(yōu)先級(jí)值，而主模塊18B可以分配一個(gè)為“I”的優(yōu)先級(jí)值。優(yōu)先級(jí)值可以利用二進(jìn)制編碼表示。例如，若器件10被配置為帶有四個(gè)主處理模塊，則至少需要兩個(gè)比特來唯一地識(shí)別每一個(gè)主處理模塊，而若器件10被配置為帶有八個(gè)主處理模塊，則至少需要三個(gè)比特來唯一地識(shí)別所有主處理模塊。考慮利用三比特信號(hào)編碼優(yōu)先級(jí)的情況。優(yōu)先級(jí)可以例如包括從O到7的值(例如，“000”，“001”，“010”，“011”，“100”，“101”，“110”，以及“111”)。優(yōu)先級(jí)值可以反比于履行存儲(chǔ)器訪問請(qǐng)求的優(yōu)先級(jí)。例如，具有優(yōu)先級(jí)值“I”的第一主處理模塊比具有優(yōu) 先級(jí)值為5的第二主處理模塊具有較高的優(yōu)先級(jí)(例如，來自第一主處理模塊的存儲(chǔ)器訪問請(qǐng)求可以在來自第二主處理模塊的存儲(chǔ)器訪問請(qǐng)求之前履行)。用于可編程集成電路的傳統(tǒng)存儲(chǔ)器控制器為存儲(chǔ)器控制器的每個(gè)端口分配預(yù)定的優(yōu)先級(jí)(即，傳統(tǒng)存儲(chǔ)器控制器包括接收固定優(yōu)先級(jí)值的調(diào)度器)。如圖2所示，傳統(tǒng)存儲(chǔ)器控制器100分別經(jīng)由路徑106和108耦合到主模塊102A和102B，并具有與主模塊102A關(guān)聯(lián)的第一組優(yōu)先級(jí)輸入110和與主模塊102B關(guān)聯(lián)的第二組優(yōu)先級(jí)輸入112。輸入110被配置為接收用于主模塊102A的優(yōu)先級(jí)值，而輸入112被配置為接收用于主模塊102B的優(yōu)先級(jí)值。因此，輸入110和112有時(shí)候被稱為優(yōu)先級(jí)值輸入端子。為了給主模塊102A分配優(yōu)先級(jí)值0，調(diào)度器100被提供有電源電壓信號(hào)Vss (S卩，地電源電壓)、Vss以及Vss到輸入110。為了給主模塊102B分配優(yōu)先級(jí)值1，在輸入112處向調(diào)度器100提供電源電壓信號(hào)Vss.Vss以及Vcc (正電源電壓)。以這種方式將輸入110和112硬連線到電源軌或預(yù)設(shè)寄存器現(xiàn)在允許當(dāng)存儲(chǔ)器控制器正被用于履行存儲(chǔ)器訪問請(qǐng)求時(shí)改變優(yōu)先級(jí)值。為了給器件10提供在不斷電存儲(chǔ)器控制器12的情況下調(diào)整每個(gè)主模塊18 (例如，主模塊18A和18B)的優(yōu)先級(jí)值的能力，優(yōu)先級(jí)值更新模塊32可以經(jīng)由如圖I所示的路徑34和36耦合到存儲(chǔ)器控制器12。路徑34可以耦合到端口 20A以及路徑36可以耦合到端口 20B。優(yōu)先級(jí)值更新模塊32可以經(jīng)由路徑34和36給存儲(chǔ)器控制器12提供優(yōu)先級(jí)值用于端口 20A和20B。在一個(gè)實(shí)施例中，優(yōu)先級(jí)值更新模塊32可以包含移位寄存器。如圖3所示，可以為每個(gè)主處理模塊形成移位寄存器和更新寄存器。例如，主模塊18A可以具有對(duì)應(yīng)的移位寄存器200A和更新寄存器202A，以及主模塊18B可以具有對(duì)應(yīng)的移位寄存器200B和更新寄存器202B。如圖3所示的例子中，更新寄存器202A和202B經(jīng)由路徑34和36給調(diào)度模塊30提供優(yōu)先級(jí)值。調(diào)度模塊200可以從多個(gè)主模塊接收存儲(chǔ)器訪問請(qǐng)求，每個(gè)主模塊帶有對(duì)應(yīng)的移位寄存器和更新寄存器(例如，與主模塊向其提供存儲(chǔ)器訪問請(qǐng)求的端口關(guān)聯(lián)的移位寄存器和更新寄存器)。為了提供與每個(gè)主模塊關(guān)聯(lián)的優(yōu)先級(jí)值，移位寄存器200 (例如移位寄存器200A和200B)可以經(jīng)由串行數(shù)據(jù)路gS_in以串行方式加載。例如，為了給移位寄存器200A加載優(yōu)先級(jí)值“O”(即，二進(jìn)制值“000”)和給移位寄存器200B加載優(yōu)先級(jí)值“I”(即，二進(jìn)制值“001”)，可以通過數(shù)據(jù)路徑S_in輸送輸入序列“000001”。在這種情況下，輸入序列的頭三個(gè)比特可以對(duì)應(yīng)于優(yōu)先級(jí)值“O ”，而輸入序列的后三個(gè)比特可以對(duì)應(yīng)于優(yōu)先級(jí)值“ I ”。可以通過用系統(tǒng)時(shí)鐘CLK控制移位寄存器來以同步方式加載移位寄存器200 (例如，移位寄存器200A和200B)。在系統(tǒng)時(shí)鐘每個(gè)周期的開始，在輸入路徑S_in上提供的輸入比特可以被移位到移位寄存器200內(nèi)。通過這種方式，在與優(yōu)先級(jí)值的比特總數(shù)目相等數(shù)目的時(shí)鐘周期內(nèi)，優(yōu)先級(jí)值被分配到所有主模塊。每個(gè)移位寄存器可以耦合到對(duì)應(yīng)的更新寄存器(例如，每個(gè)移位寄存器的輸出可以耦合到對(duì)應(yīng)的更新寄存器的輸入)。更新寄存器的輸出可以 耦合到調(diào)度模塊30的優(yōu)先級(jí)值輸入。為了同步提供包含在每個(gè)移位寄存器200內(nèi)的優(yōu)先級(jí)值到調(diào)度模塊30，可以利用系統(tǒng)時(shí)鐘CLK和更新信號(hào)UPDATE使能更新寄存器202。例如，更新寄存器可以在使信號(hào)CLK和UPDATE都有效(assert)時(shí)被使能。系統(tǒng)時(shí)鐘CLK可以具有等于存儲(chǔ)器控制器12工作頻率的頻率。提供插在每個(gè)移位寄存器200A和調(diào)度模塊30之間的更新寄存器202A可以允許用戶在不禁用或斷電調(diào)度模塊30的情況下以串行方式更新優(yōu)先級(jí)值。例如，為了更新與主模塊18A關(guān)聯(lián)的優(yōu)先級(jí)值，新的優(yōu)先級(jí)值可以通過串行路徑S_in串行地移位到移位寄存器200A中。當(dāng)新的優(yōu)先級(jí)值已經(jīng)移位到移位寄存器200A時(shí)，可以在下一個(gè)系統(tǒng)時(shí)鐘(CLK)周期通過使更新信號(hào)有效來用新的優(yōu)先級(jí)值更新提供與主模塊18A關(guān)聯(lián)的優(yōu)先級(jí)值的更新寄存器202A (即，可以在使更新信號(hào)有效后的系統(tǒng)時(shí)鐘周期，給存儲(chǔ)器控制器12提供新的優(yōu)先級(jí)值)。通過使更新信號(hào)與系統(tǒng)時(shí)鐘CLK (例如，具有等于存儲(chǔ)器控制器12的工作頻率的系統(tǒng)時(shí)鐘(CLK))同步，可以防止與更新優(yōu)先級(jí)值關(guān)聯(lián)的誤操作(glitch)。例如，存儲(chǔ)器控制器12可以由非可編程邏輯形成并且以比可配置電路16的時(shí)鐘頻率大的時(shí)鐘頻率工作。在這樣的情況下，可以通過可配置電路16提供更新信號(hào)到更新寄存器202，并且可以通過使更新信號(hào)與系統(tǒng)時(shí)鐘CLK同步來防止由于存儲(chǔ)器控制器12和可配置電路16之間的工作時(shí)鐘頻率的不同而產(chǎn)生的誤操作。若需要的話，可以由用戶以并行方式給優(yōu)先級(jí)值更新模塊32提供優(yōu)先級(jí)值。在圖4所示的圖示中，通過多路復(fù)用器214和數(shù)據(jù)路徑210以并行方式給更新寄存器202A提供優(yōu)先級(jí)值。可以從集成電路10的其他部件212(例如，存儲(chǔ)器映射寄存器，位于總線接口的器件，或其他所期望的存儲(chǔ)部件)提供優(yōu)先級(jí)值。數(shù)據(jù)路徑210可以耦合到每個(gè)多路復(fù)用器214 (例如，多路復(fù)用器214A和多路復(fù)用器214B)并在任何給定時(shí)間給所有多路復(fù)用器214提供單個(gè)優(yōu)先級(jí)值(例如，所有數(shù)據(jù)比特對(duì)應(yīng)單個(gè)優(yōu)先級(jí)值)。數(shù)據(jù)路徑210可以是并行數(shù)據(jù)總線或其他適合于并行提供數(shù)據(jù)比特的數(shù)據(jù)路徑。為了用部件212提供的優(yōu)先級(jí)值更新給定的更新寄存器(例如，與主模塊18A關(guān)聯(lián)的更新寄存器202A)，可以提供SEL_MMR信號(hào)和優(yōu)先級(jí)地址。優(yōu)先級(jí)地址可以識(shí)別感興趣的更新寄存器，SEL_MMR信號(hào)可以識(shí)別優(yōu)先級(jí)值由部件212提供給感興趣的更新寄存器。解碼器可以接收優(yōu)先級(jí)地址和SEL_MMR信號(hào)并經(jīng)由路徑222給多路復(fù)用器214提供合適的控制信號(hào)。該控制信號(hào)可以引導(dǎo)所期望的多路復(fù)用器將部件212提供的優(yōu)先級(jí)值路由到期望的更新寄存器。例如，為了更新與主模塊18A關(guān)聯(lián)的優(yōu)先級(jí)值，部件212 (例如，存儲(chǔ)器映射寄存器)可以提供新的優(yōu)先級(jí)值并且系統(tǒng)可以提供優(yōu)先級(jí)地址(例如，對(duì)應(yīng)主模塊18A和更新寄存器202A的優(yōu)先級(jí)地址“I”)到解碼器220。解碼器可以接收優(yōu)先級(jí)地址并識(shí)別更新寄存器202A對(duì)應(yīng)于接收的優(yōu)先級(jí)地址(例如，通過解碼優(yōu)先級(jí)地址的比特)。響應(yīng)于識(shí)別更新寄存器202A，解碼器220可以經(jīng)由路徑222k將控制信號(hào)發(fā)送到多路復(fù)用器214A，該控制信號(hào)將來自部件212的新的優(yōu)先級(jí)值路由到更新寄存器202A。系統(tǒng)可以提供更新信號(hào)到更新寄存器202。在這種情形下，僅更新寄存器202A可以用部件212提供的優(yōu)先級(jí)值來被更新。通過這種方式，可以在單個(gè)時(shí)鐘周期內(nèi)更新與主模塊關(guān)聯(lián)的單個(gè)優(yōu)先級(jí)值。以這種并行方式更新所有主模塊18所需的系統(tǒng)時(shí)鐘周期的數(shù)量對(duì)應(yīng)于主模塊的數(shù)量。例如，優(yōu)先級(jí)地址“I”可以對(duì)應(yīng)于更新寄存器18A，而優(yōu)先級(jí)地址O可以對(duì)應(yīng)于更新寄存器18B。為了更新主模塊18A的優(yōu)先級(jí)值，可以給解碼器220提供優(yōu)先級(jí)地址I并且可以給更新寄存器提供第一更新信號(hào)。在下一次使系統(tǒng)時(shí)鐘信號(hào)有效時(shí)(例如，在下一個(gè)系統(tǒng)時(shí)鐘周期的開始)，可以用在路徑210上提供的第一優(yōu)先級(jí)值(例如，來自存儲(chǔ)器映射寄存器212)來更新 更新寄存器18A。為了更新主模塊18B的優(yōu)先級(jí)值，可以給解碼器220提供優(yōu)先級(jí)地址“O”并且可以給更新寄存器提供第二更新信號(hào)(例如，在當(dāng)更新寄存器18A被更新時(shí)的系統(tǒng)時(shí)鐘周期期間)。在下一次使系統(tǒng)時(shí)鐘信號(hào)有效時(shí)(例如，在更新寄存器18A被更新時(shí)的系統(tǒng)時(shí)鐘周期之后的系統(tǒng)時(shí)鐘周期的開始)，可以用在路徑210上提供的第二優(yōu)先級(jí)值更新更新寄存器18B。在這種情況下，需要兩個(gè)系統(tǒng)時(shí)鐘周期來更新主模塊18A和主模塊18B的優(yōu)先級(jí)值。多路復(fù)用器214的使用允許從各種源提供優(yōu)先級(jí)值。如圖4所示，多路復(fù)用器214A可以被提供有來自第一移位寄存器(例如，來自圖3的布置的移位寄存器200A)的優(yōu)先級(jí)值和來自部件212的優(yōu)先級(jí)值。多路復(fù)用器214B可以被提供有來自第二移位寄存器(例如，來自圖3的布置的移位寄存器200B)的優(yōu)先級(jí)值和來自部件212的優(yōu)先級(jí)值。為了在不同源之間進(jìn)行選擇，除了優(yōu)先級(jí)地址信號(hào)之外，解碼器220還可以被提供有控制信號(hào)，例如SEL_MMR信號(hào)。在圖4的例子中，當(dāng)使SEL_MMR信號(hào)有效并且提供了優(yōu)先級(jí)地址時(shí)，解碼器212可以引導(dǎo)與提供的優(yōu)先級(jí)地址對(duì)應(yīng)的多路復(fù)用器選擇來自部件212的優(yōu)先級(jí)值。在這樣的情況下，解碼器可以引導(dǎo)所有其他多路復(fù)用器選擇來自對(duì)應(yīng)的移位寄存器的優(yōu)先級(jí)值(例如，若使SEL_MMR有效且提供了與更新寄存器202A對(duì)應(yīng)的優(yōu)先級(jí)地址“ I ”，則多路復(fù)用器214A可以被引導(dǎo)為路由從部件212提供的優(yōu)先級(jí)值，以及多路復(fù)用器214B可以被引導(dǎo)為路由從移位寄存器提供的優(yōu)先級(jí)值)。解碼器可以引導(dǎo)除了由提供給解碼器的優(yōu)先級(jí)地址識(shí)別的多路復(fù)用器之外的多路復(fù)用器(即，每個(gè)非識(shí)別的多路復(fù)用器)，以選擇任何優(yōu)先級(jí)值源。每當(dāng)使更新信號(hào)有效時(shí)，由每個(gè)非識(shí)別的多路復(fù)用器選擇的源可以反映提供缺省優(yōu)先級(jí)值的源。通過這種方式，沒有由優(yōu)先級(jí)地址識(shí)別的更新寄存器可以在更新信號(hào)被有效時(shí)保持缺省優(yōu)先級(jí)值。例如，可能期望向與主模塊18B關(guān)聯(lián)的端口提供存儲(chǔ)在關(guān)聯(lián)的移位寄存器200B中的缺省優(yōu)先級(jí)值“2”。為了給主模塊18B提供缺省優(yōu)先級(jí)值2，每當(dāng)不與多路復(fù)用器214B對(duì)應(yīng)的優(yōu)先級(jí)地址被提供給解碼器220時(shí)，解碼器220可以引導(dǎo)多路復(fù)用器214B選擇來自移位寄存器200B的優(yōu)先級(jí)值(例如，若解碼器220接收到不與多路復(fù)用器214B對(duì)應(yīng)的優(yōu)先級(jí)地址“1”，則解碼器220可以配置多路復(fù)用器214B選擇存儲(chǔ)在移位寄存器200B中的缺省優(yōu)先級(jí)值)。雖然圖4的實(shí)施例顯示通過尋址方案為單個(gè)主模塊更新優(yōu)先級(jí)值，但是并行加載優(yōu)先級(jí)值的其他方法對(duì)本領(lǐng)域技術(shù)人員來說是顯而易見的。這些替換方案可以包括同時(shí)加載所有移位寄存器200并且鎖存或復(fù)用它們到更新寄存器202內(nèi)，或可以包括加載優(yōu)先級(jí)值到各更新寄存器202內(nèi)的其他尋址方案。在另一個(gè)實(shí)施例中，可能期望為每個(gè)存儲(chǔ)器訪問請(qǐng)求動(dòng)態(tài)更新優(yōu)先級(jí)值。例如，主模塊18A和主模塊18B可以各自動(dòng)態(tài)確定其相應(yīng)的優(yōu)先級(jí)值(例如，主模塊18A可以基于其存儲(chǔ)器訪問請(qǐng)求對(duì)時(shí)間如何敏感來確定其優(yōu)先級(jí)值)。為了動(dòng)態(tài)更新優(yōu)先級(jí)值，每個(gè)主模塊可以提供與各自存儲(chǔ)器訪問請(qǐng)求對(duì)應(yīng)的優(yōu)先級(jí)值。圖5示出每個(gè)主模塊18為對(duì)應(yīng)的存儲(chǔ)器訪問請(qǐng)求給優(yōu)先級(jí)值更新模塊32提供優(yōu)先級(jí)值的布置。如圖5所示，每個(gè)主模塊可以耦合到對(duì)應(yīng)的多路復(fù)用器214。例如，主模塊18A可以經(jīng)由路徑240A耦合到多路復(fù)用器214A，以及主模塊18B可以經(jīng)由路徑240B耦合到多路復(fù)用器214B。每個(gè)多路復(fù)用器214可以被提供來自對(duì)應(yīng)的主模塊和其他源(例如來自圖3的移位寄存器200和圖4的部件212)的優(yōu)先級(jí)值。每個(gè)主模塊18可以經(jīng)由對(duì)應(yīng)的路徑 240提供與主模塊關(guān)聯(lián)的優(yōu)先級(jí)值到對(duì)應(yīng)的多路復(fù)用器214。作為一個(gè)例子，主模塊18A可以提供時(shí)間敏感的存儲(chǔ)器訪問請(qǐng)求(例如，讀訪問請(qǐng)求，以從系統(tǒng)存儲(chǔ)器讀取程序指令)。主模塊18A可以被初始分配相對(duì)較低的優(yōu)先級(jí)(例如，優(yōu)先級(jí)值10)。可能期望主模塊18A以相對(duì)較高的優(yōu)先級(jí)(例如，優(yōu)先級(jí)值I)履行時(shí)間敏感的存儲(chǔ)器訪問請(qǐng)求。在延遲敏感的存儲(chǔ)器訪問請(qǐng)求經(jīng)由路徑22被提供到調(diào)度模塊30期間或之前，主模塊18A可以經(jīng)由路徑240A輸送所期望的優(yōu)先級(jí)值I到多路復(fù)用器214A。解碼器220可以被提供有以下信號(hào)識(shí)別感興趣的多路復(fù)用器214的優(yōu)先級(jí)地址；識(shí)別多路復(fù)用器214是否應(yīng)當(dāng)被配置為將關(guān)聯(lián)的主模塊18提供的優(yōu)先級(jí)值路由通過多路復(fù)用器的SEL_P0RT信號(hào)；以及識(shí)別多路復(fù)用器是否應(yīng)當(dāng)被配置為路由其他源(例如部件212 (未顯示))提供的優(yōu)先級(jí)值。例如，解碼器220可以被提供有對(duì)應(yīng)多路復(fù)用器214A的優(yōu)先級(jí)地址“ I ”以及有效的SEL_P0RT信號(hào)。響應(yīng)于接收優(yōu)先級(jí)地址和SEL_P0RT信號(hào)，解碼器220可以配置多路復(fù)用器214A傳遞由主模塊18A在路徑240A上提供的優(yōu)先級(jí)值給更新寄存器202A。可以基于調(diào)度模塊30當(dāng)前正在從哪一個(gè)主模塊18接收存儲(chǔ)器訪問請(qǐng)求來使SEL_PORT信號(hào)有效。例如，當(dāng)主模塊18B給調(diào)度模塊30提供存儲(chǔ)器訪問請(qǐng)求時(shí)，可以使SEL_PORT信號(hào)(以及選擇合適的多路復(fù)用器214的優(yōu)先級(jí)地址)有效。通過基于哪一個(gè)主模塊18正在提供存儲(chǔ)器訪問請(qǐng)求來使SEL_P0RT信號(hào)有效，可以用各自提供的存儲(chǔ)器訪問請(qǐng)求動(dòng)態(tài)更新與各自主模塊關(guān)聯(lián)的優(yōu)先級(jí)值(例如，每當(dāng)主模塊提供存儲(chǔ)器訪問請(qǐng)求和優(yōu)先級(jí)值時(shí)，可以使SEL_P0RT信號(hào)有效)?？梢赃x擇圖3、圖4以及圖5的優(yōu)先級(jí)值源數(shù)量和主模塊數(shù)量以適應(yīng)各種情景。如圖6所示，多個(gè)主模塊(例如，主模塊18A-18N)可以耦合到調(diào)度模塊30的端口并且耦合到優(yōu)先級(jí)值更新模塊32。每個(gè)端口可以具有相應(yīng)的更新寄存器202和多路復(fù)用器214，它們將來自優(yōu)先級(jí)值源240C中的一個(gè)的優(yōu)先級(jí)值提供給該端口。例如，端口 I可以具有對(duì)應(yīng)的多路復(fù)用器214A和更新寄存器202A (以及關(guān)聯(lián)的主模塊18A)，更新寄存器202A識(shí)別用于端口 I的優(yōu)先級(jí)值。每個(gè)多路復(fù)用器214可以耦合到各種優(yōu)先級(jí)值源。每個(gè)多路復(fù)用器可以耦合到移位寄存器、總線接口、部件、主模塊或其他提供優(yōu)先級(jí)值以便更新與該多路復(fù)用器關(guān)聯(lián)的端口的優(yōu)先級(jí)值的源。例如，多路復(fù)用器214A可以耦合到動(dòng)態(tài)提供優(yōu)先級(jí)值連同每個(gè)存儲(chǔ)器訪問請(qǐng)求的主模塊18A、提供缺省優(yōu)先級(jí)值的移位寄存器以及提供用戶生成的優(yōu)先級(jí)值的存儲(chǔ)器映射寄存器。解碼器220可以配置每個(gè)多路復(fù)用器選擇各種優(yōu)先級(jí)值源中的一個(gè)。為了更新給定端口的優(yōu)先級(jí)值，解碼器220可以被提供有識(shí)別哪個(gè)多路復(fù)用器應(yīng)當(dāng)被配置的優(yōu)先級(jí)地址和識(shí)別該多路復(fù)用器的哪個(gè)源應(yīng)當(dāng)被選擇以給對(duì)應(yīng)的更新寄存器202提供優(yōu)先級(jí)值的控制信號(hào)。為了更新端口 I的優(yōu)先級(jí)值，解碼器220可以被提供有與多路復(fù)用器214A關(guān)聯(lián)的優(yōu)先級(jí)地址和控制信號(hào)(例如，SEL_MMR, SEL_P0RT,以及其他合適的控制信號(hào))，從而配置多路復(fù)用器214選擇存儲(chǔ)器映射寄存器以便提供優(yōu)先級(jí)值給更新寄存器202A (作為例子)。如虛線250所示的，若期望的話，優(yōu)先級(jí)值源240C可以利用不包含任何插入的多路復(fù)用器的通信路徑250耦合到更新寄存器202。這種類型的配置可以用于例如僅具有單個(gè)優(yōu)先級(jí)值源的集成電路布置中。 某些集成電路10會(huì)需要給訪問系統(tǒng)存儲(chǔ)器14的主模塊18提供服務(wù)質(zhì)量(QoS)。為了提供服務(wù)質(zhì)量，需要存儲(chǔ)器控制器12動(dòng)態(tài)再分配資源以防止任何一個(gè)主模塊阻止其他主模塊訪問系統(tǒng)存儲(chǔ)器。例如，第一主模塊可以具有比第二主模塊更高的優(yōu)先級(jí)。若第一主模塊給存儲(chǔ)器控制器12提供多個(gè)存儲(chǔ)器訪問請(qǐng)求，則來自第二主模塊的存儲(chǔ)器訪問請(qǐng)求會(huì)永遠(yuǎn)不被履行(即，因?yàn)閬碜缘谝恢髂K的請(qǐng)求被賦予了比來自第二主模塊的請(qǐng)求更高的優(yōu)先級(jí))。通過提供更新與每個(gè)主模塊關(guān)聯(lián)的優(yōu)先級(jí)值的方法，存儲(chǔ)器控制器12能夠給每個(gè)與存儲(chǔ)器控制器12耦合的主模塊提供服務(wù)質(zhì)量。例如，可以減小阻止其他主模塊訪問系統(tǒng)存儲(chǔ)器的主模塊的優(yōu)先級(jí)，從而允許其他主模塊訪問系統(tǒng)存儲(chǔ)器。為了在存儲(chǔ)器控制器12履行存儲(chǔ)器訪問請(qǐng)求時(shí)更新優(yōu)先級(jí)值，優(yōu)先級(jí)值更新模塊32可以執(zhí)行如圖7所示的流程圖的說明性步驟。在步驟302，優(yōu)先級(jí)值更新模塊32可以接收優(yōu)先級(jí)地址和控制信號(hào)(例如，SEL_MMR信號(hào)和SEL_P0RT信號(hào))并識(shí)別與優(yōu)先級(jí)地址關(guān)聯(lián)的多路復(fù)用器。例如，優(yōu)先級(jí)值更新模塊32可以接收優(yōu)先級(jí)地址“O”并識(shí)別優(yōu)先級(jí)地址“O”與多路復(fù)用器214B關(guān)聯(lián)。識(shí)別的多路復(fù)用器可以與對(duì)應(yīng)的端口或?qū)?yīng)的主模塊關(guān)聯(lián)(例如，多路復(fù)用器214B可以與主模塊18B或端口 2關(guān)聯(lián))?；诮邮盏目刂菩盘?hào)，優(yōu)先級(jí)值更新模塊32可以確定是否執(zhí)行步驟304,306或308的操作。若SEL_P0RT信號(hào)被有效，則優(yōu)先級(jí)值更新模塊32可以執(zhí)行步驟304的操作。若SEL_MMR信號(hào)被有效，則優(yōu)先級(jí)值更新模塊32可以執(zhí)行步驟306的操作。若SEL_P0RT和SEL_MMR信號(hào)都不有效，則優(yōu)先級(jí)值更新模塊32可以執(zhí)行步驟306的操作。若SEL_P0RT和SEL_MMR信號(hào)都被有效，則優(yōu)先級(jí)值更新模塊32可以忽略控制信號(hào)或執(zhí)行步驟304、步驟306或步驟308中任意一個(gè)的操作。在步驟304，優(yōu)先級(jí)值更新模塊32可以引導(dǎo)識(shí)別的多路復(fù)用器選擇來自與識(shí)別的多路復(fù)用器關(guān)聯(lián)的主處理模塊(例如，給識(shí)別的多路復(fù)用器提供優(yōu)先級(jí)值的主處理模塊)的優(yōu)先級(jí)值。例如，多路復(fù)用器214A可以選擇由主處理模塊18A經(jīng)由路徑240A給多路復(fù)用器214A提供的優(yōu)先級(jí)值。通過選擇優(yōu)先級(jí)值，多路復(fù)用器214A可以輸送選擇的優(yōu)先級(jí)值到對(duì)應(yīng)的更新寄存器的輸入(例如，多路復(fù)用器214A可以給更新寄存器202A的輸入輸送由主處理模塊18A提供的優(yōu)先級(jí)值)。
在步驟306，優(yōu)先級(jí)值更新模塊32可以引導(dǎo)識(shí)別的多路復(fù)用器選擇來自以下部件的優(yōu)先級(jí)值，例如存儲(chǔ)器映射寄存器，耦合到數(shù)據(jù)總線接口的模塊，或其他給所有多路復(fù)用器提供單個(gè)優(yōu)先級(jí)值的部件(例如，可以經(jīng)由耦合到存儲(chǔ)器映射寄存器的單個(gè)數(shù)據(jù)總線給多路復(fù)用器214A-214N中的每個(gè)提供優(yōu)先級(jí)值)。識(shí)別的多路復(fù)用器可以輸送選擇的優(yōu)先級(jí)值到相應(yīng)的更新寄存器的輸入(例如，多路復(fù)用器214A可以輸送由存儲(chǔ)器映射寄存器提供的優(yōu)先級(jí)值到更新寄存器202A的輸入)。在步驟308，優(yōu)先級(jí)值更新模塊32可以引導(dǎo)識(shí)別的多路復(fù)用器選擇來自與識(shí)別的多路復(fù)用器關(guān)聯(lián)的移位寄存器(或其他合適的位于優(yōu)先級(jí)更新模塊32內(nèi)的寄存器)的優(yōu)先級(jí)值。例如，多路復(fù)用器214A可以選擇由移位寄存器200A提供的優(yōu)先級(jí)值。識(shí)別的多路復(fù)用器可以被優(yōu)先級(jí)值更新模塊32配置為輸送選擇的優(yōu)先級(jí)值到對(duì)應(yīng)的更新寄存器的輸入(例如，多路復(fù)用器214A可以輸送由移位寄存器200A提供的優(yōu)先級(jí)值到更新寄存器202A的輸入)。在步驟310，優(yōu)先級(jí)值更新模塊32可以引導(dǎo)沒有被接收的優(yōu)先級(jí)地址識(shí)別的多路復(fù)用器(即，剩下的多路復(fù)用器)選擇來自缺省源的優(yōu)先級(jí)值。該缺省源可以是預(yù)定義的或 可以是先前在步驟302-308中選擇的源。作為例子，移位寄存器202可以被預(yù)定義為缺省源(即，多路復(fù)用器選擇的、沒有被接收的優(yōu)先級(jí)地址識(shí)別的源)。在這種情況下，剩下的多路復(fù)用器中的每個(gè)可以被配置為選擇對(duì)應(yīng)的移位寄存器(例如，當(dāng)接收的優(yōu)先級(jí)地址不與多路復(fù)用器214B關(guān)聯(lián)時(shí)，多路復(fù)用器214B可以被配置為選擇對(duì)應(yīng)的移位寄存器214B)。作為另一個(gè)例子，每個(gè)多路復(fù)用器可以被配置為選擇在步驟302-308中針對(duì)該多路復(fù)用器最近選擇的源。步驟310可以與步驟304同時(shí)(例如，在同一時(shí)間)執(zhí)行。例如，接收與第一多路復(fù)用器214A相對(duì)應(yīng)的優(yōu)先級(jí)地址的優(yōu)先級(jí)值更新模塊32可以為第一多路復(fù)用器和剩下的多路復(fù)用器同時(shí)選擇優(yōu)先級(jí)值源。若在步驟310的操作期間更新信號(hào)被有效，則優(yōu)先級(jí)值更新模塊32可以執(zhí)行步驟312的操作。在步驟312，優(yōu)先級(jí)值更新模塊32可以在下一個(gè)系統(tǒng)時(shí)鐘周期在對(duì)應(yīng)的更新寄存器(例如，更新寄存器202)中存儲(chǔ)選擇的優(yōu)先級(jí)值中的每個(gè)。例如，更新寄存器202A可以存儲(chǔ)由多路復(fù)用器214A選擇的優(yōu)先級(jí)值。更新信號(hào)可以與時(shí)鐘信號(hào)結(jié)合，使得在下一個(gè)時(shí)鐘周期存儲(chǔ)選擇的優(yōu)先級(jí)值(例如，若更新信號(hào)和時(shí)鐘信號(hào)都被有效，則可以存儲(chǔ)選擇的優(yōu)先級(jí)值)。接著，該進(jìn)程可以循環(huán)返回步驟302?？赡芷谕屡c存儲(chǔ)器控制器端口關(guān)聯(lián)的優(yōu)先級(jí)值。為了更新存儲(chǔ)器控制器特定端口的優(yōu)先級(jí)值，優(yōu)先級(jí)值更新模塊32可以執(zhí)行如圖8所示流程圖的說明性步驟。在步驟352，存儲(chǔ)器控制器可以接收優(yōu)先級(jí)地址和關(guān)聯(lián)的控制信號(hào)?？梢杂上到y(tǒng)或集成電路10的其他模塊提供優(yōu)先級(jí)地址和控制信號(hào)。在步驟354，存儲(chǔ)器控制器可以識(shí)別與接收的優(yōu)先級(jí)地址關(guān)聯(lián)的存儲(chǔ)器控制器端口。例如，優(yōu)先級(jí)值更新模塊32可以使用接收的優(yōu)先級(jí)地址識(shí)別N個(gè)不同存儲(chǔ)器控制器端口中的一個(gè)，每個(gè)存儲(chǔ)器控制器端口與N個(gè)不同優(yōu)先級(jí)地址中的一個(gè)相對(duì)應(yīng)。在步驟356，存儲(chǔ)器控制器可以基于控制信號(hào)選擇優(yōu)先級(jí)值源。可能有各種優(yōu)先級(jí)值源(如圖6所示)，且控制信號(hào)可以識(shí)別各種優(yōu)先級(jí)值源中的哪個(gè)應(yīng)當(dāng)被選擇來提供優(yōu)先級(jí)值。在步驟358，存儲(chǔ)器控制器可以將由優(yōu)先級(jí)值源提供的優(yōu)先級(jí)值存儲(chǔ)到與存儲(chǔ)器控制器端口關(guān)聯(lián)的更新寄存器內(nèi)。存儲(chǔ)在更新寄存器中的優(yōu)先級(jí)值可以用于識(shí)別優(yōu)先級(jí)，以該優(yōu)先級(jí)履行提供給與更新寄存器關(guān)聯(lián)的端口的存儲(chǔ)器訪問請(qǐng)求。器件10的存儲(chǔ)器元件可以被組織為具有許多行和列的陣列。例如，可以在可編程邏輯器件集成電路上以數(shù)百或數(shù)千行和列形成存儲(chǔ)器陣列電路。圖9的可編程集成電路10是可以在其上形成存儲(chǔ)器陣列電路的說明性集成電路的例子。如圖9所示，可編程集成電路10可以具有輸入輸出電路412，其用于經(jīng)由輸入輸出管腳414驅(qū)動(dòng)信號(hào)離開器件10和從其他器件接收信號(hào)。互連資源416 (例如全局垂直和水平導(dǎo)線和總線，以及局部垂直和水平導(dǎo)線和總線)可以用于路由器件10上的信號(hào)?；ミB資源416包括固定的互連(導(dǎo)線)和可編程互連(即，在相應(yīng)固定互連之間的可編程連接)?？删幊踢壿?18可以包括組合邏輯電路和時(shí)序邏輯電路。可編程邏輯18可以被配置為執(zhí)行定制的邏輯功能。 可編程集成電路10包含存儲(chǔ)器元件20，存儲(chǔ)器元件20可以利用管腳414和輸入輸出電路412被加載有配置數(shù)據(jù)(也叫編程數(shù)據(jù))。一旦加載，存儲(chǔ)器元件各自提供對(duì)應(yīng)的靜態(tài)控制輸出信號(hào)，該信號(hào)控制可編程邏輯418中關(guān)聯(lián)的邏輯部件的狀態(tài)。通常，存儲(chǔ)器元件輸出信號(hào)用于控制金屬氧化物半導(dǎo)體(MOS)晶體管的柵極。例如，由可編程邏輯形成的端口優(yōu)先級(jí)更新模塊可以包括存儲(chǔ)器元件，所述存儲(chǔ)器元件提供靜態(tài)控制輸出信號(hào)以控制晶體管的柵極。在這樣的情形下，可以通過將改變靜態(tài)控制輸出信號(hào)的值存儲(chǔ)到存儲(chǔ)器元件中來配置或編程端口優(yōu)先級(jí)更新模塊。晶體管中的某些可以是P溝道金屬氧化物半導(dǎo)體(PMOS)晶體管。在可編程部件(例如多路復(fù)用器)中，這些晶體管中的多數(shù)可以是η溝道金屬氧化物半導(dǎo)體(NMOS)傳輸晶體管。當(dāng)存儲(chǔ)器元件輸出是高時(shí)，由該存儲(chǔ)器元件控制的NMOS傳輸晶體管將被開啟，從而將邏輯信號(hào)從其輸入傳遞到其輸出。當(dāng)存儲(chǔ)器元件輸出是低時(shí)，傳輸晶體管被關(guān)閉并且不傳遞邏輯信號(hào)。典型的存儲(chǔ)器元件420是由多個(gè)被配置為形成交叉耦合的反相器的晶體管形成的。也可以使用其他布置(例如，帶有更多分布式類反相器電路的單元)。通過合適的方法，互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)集成電路技術(shù)用于形成存儲(chǔ)器元件420，因此本文作為示例描述了基于CMOS的存儲(chǔ)器元件的實(shí)現(xiàn)。在可編程集成電路的背景中，存儲(chǔ)器元件存儲(chǔ)配置數(shù)據(jù)，因此有時(shí)候被稱為配置隨機(jī)訪問存儲(chǔ)器(CRAM)單元。用于器件10的說明性系統(tǒng)環(huán)境如圖10所示。器件10可以安裝于系統(tǒng)438中的板436上。一般來說，可編程邏輯器件10可以從編程設(shè)備或從其他合適的設(shè)備或器件接收配置數(shù)據(jù)。在圖10的例子中，可編程邏輯器件10是從關(guān)聯(lián)的集成電路440接收配置數(shù)據(jù)的可編程邏輯器件類型。在這種類型的布置中，若期望的話，電路440可以安裝在同一板436上作為可編程邏輯器件10。電路440可以是可擦寫可編程只讀存儲(chǔ)器(EPROM)芯片，帶有內(nèi)置存儲(chǔ)器的可編程邏輯器件配置數(shù)據(jù)加載芯片(有時(shí)候稱為配置器件)，或其他合適的器件。當(dāng)系統(tǒng)438啟動(dòng)時(shí)(或在另一個(gè)合適的時(shí)間)，用于配置可編程邏輯器件的配置數(shù)據(jù)可以從器件440被供應(yīng)給可編程邏輯器件，如路徑442示意性示出的。供應(yīng)給可編程邏輯器件的配置數(shù)據(jù)可以被存儲(chǔ)在可編程邏輯器件中的配置隨機(jī)訪問存儲(chǔ)器元件420中。系統(tǒng)438可以包括處理電路444、存儲(chǔ)裝置446 (例如，系統(tǒng)存儲(chǔ)器14)以及與器件10通信的其他系統(tǒng)部件448。系統(tǒng)438的部件可以位于一個(gè)或更多板(例如板436)上或其他合適的安裝結(jié)構(gòu)或外殼上，且可以由總線和其他電氣路徑40互連。配置器件440可以通過路徑(例如路徑452)被提供有用于器件10的配置數(shù)據(jù)。配置器件40可以例如從配置數(shù)據(jù)加載設(shè)備454或在配置器件440中存儲(chǔ)該數(shù)據(jù)的其他合適的設(shè)備接收配置數(shù)據(jù)。器件440可以在其安裝到板436上之前或之后加載有數(shù)據(jù)。在可編程器件中設(shè)計(jì)和實(shí)現(xiàn)所期望的邏輯電路會(huì)是一項(xiàng)繁重的任務(wù)(undertaking)。因此，邏輯設(shè)計(jì)員通常使用基于計(jì)算機(jī)輔助設(shè)計(jì)(CAD)工具的邏輯設(shè)計(jì)系統(tǒng)來輔助其設(shè)計(jì)電路。邏輯設(shè)計(jì)系統(tǒng)可以幫助邏輯設(shè)計(jì)員并測(cè)試系統(tǒng)的復(fù)雜電路。當(dāng)設(shè)計(jì)完成時(shí)，邏輯設(shè)計(jì)系統(tǒng)可以用于生成配置數(shù)據(jù)，該配置數(shù)據(jù)用于對(duì)合適的可編程邏輯器件進(jìn)行電編程。如圖10所示，可以通過路徑(例如路徑458)給設(shè)備454提供由邏輯設(shè)計(jì)系統(tǒng)456產(chǎn)生的配置數(shù)據(jù)。設(shè)備454給器件440提供配置數(shù)據(jù)，使得器件440能夠稍后通過路徑442 給可編程邏輯器件10提供該配置數(shù)據(jù)。系統(tǒng)456可以基于一個(gè)或更多計(jì)算機(jī)和一個(gè)或更多軟件程序。一般說來，軟件和數(shù)據(jù)可以被存儲(chǔ)在系統(tǒng)456中的任何計(jì)算機(jī)可讀介質(zhì)(存儲(chǔ)裝置)上并在圖10中示意性示為存儲(chǔ)裝置460。在典型的情形下，邏輯設(shè)計(jì)員使用邏輯設(shè)計(jì)系統(tǒng)456生成定制的電路設(shè)計(jì)。系統(tǒng)456產(chǎn)生對(duì)應(yīng)的提供給配置器件440的配置數(shù)據(jù)。上電后，使用配置器件440和可編程邏輯器件10上的數(shù)據(jù)加載電路來加載配置數(shù)據(jù)到器件10的CRAM單元420中。接著，器件10可以用于系統(tǒng)438的正常操作。附加實(shí)施例I。一種可操作來訪問存儲(chǔ)器的集成電路，包括可操作來生成存儲(chǔ)器訪問請(qǐng)求的可編程主模塊電路；可操作來在第一端口和第二端口從所述可編程主模塊電路接收所述存儲(chǔ)器訪問請(qǐng)求的存儲(chǔ)器控制器，其中所述存儲(chǔ)器控制器可操作來訪問所述存儲(chǔ)器以履行所述存儲(chǔ)器訪問請(qǐng)求，并且其中所述存儲(chǔ)器控制器可操作來按順序履行所述存儲(chǔ)器訪問請(qǐng)求；以及控制電路，其可操作來控制所述存儲(chǔ)器控制器履行所述存儲(chǔ)器訪問請(qǐng)求的順序。附加實(shí)施例2。在附加實(shí)施例I中所述的集成電路，其中所述存儲(chǔ)器控制器包括非可編程存儲(chǔ)器控制器。附加實(shí)施例3。在附加實(shí)施例I中所述的集成電路，其中所述存儲(chǔ)器控制器進(jìn)一步可操作來通過按基于優(yōu)先級(jí)值的順序訪問所述存儲(chǔ)器從而履行所述存儲(chǔ)器訪問請(qǐng)求，所述集成電路進(jìn)一步包括可操作來存儲(chǔ)所述優(yōu)先級(jí)值的更新寄存器。附加實(shí)施例4。在附加實(shí)施例3中所述的集成電路，進(jìn)一步包括給所述更新寄存器提供所述優(yōu)先級(jí)值的移位寄存器電路。附加實(shí)施例5。在附加實(shí)施例3中所述的集成電路，進(jìn)一步包括給所述更新寄存器提供所述優(yōu)先級(jí)值的可尋址寄存器電路。附加實(shí)施例6。在附加實(shí)施例3中所述的集成電路，進(jìn)一步包括給所述更新寄存器提供所述優(yōu)先級(jí)值的優(yōu)先級(jí)值源。附加實(shí)施例7。在附加實(shí)施例6中所述的集成電路，其中所述存儲(chǔ)器訪問請(qǐng)求中的每個(gè)與所述優(yōu)先級(jí)值中的一個(gè)關(guān)聯(lián)，并且其中所述集成電路進(jìn)一步包括至少一個(gè)優(yōu)先級(jí)值源，所述優(yōu)先級(jí)值源可操作來給所述更新寄存器供應(yīng)所述優(yōu)先級(jí)值并且進(jìn)一步可操作來給所述存儲(chǔ)器控制器的第一端口和第二端口供應(yīng)所述存儲(chǔ)器訪問請(qǐng)求。附加實(shí)施例8。在附加實(shí)施例7中所述的集成電路，其中至少一個(gè)優(yōu)先級(jí)值源包括至少一個(gè)主處理模塊，所述主處理模塊可操作來給所述更新寄存器動(dòng)態(tài)供應(yīng)所述優(yōu)先級(jí)值。附加實(shí)施例9。在附加實(shí)施例8中所述的集成電路，其中所述至少一個(gè)主處理模塊在供應(yīng)所述優(yōu)先級(jí)值的同時(shí)，進(jìn)一步給所述存儲(chǔ)器控制器的第一端口和第二端口供應(yīng)所述存儲(chǔ)器訪問請(qǐng)求。附加實(shí)施例10。一種集成電路，其包括處理電路，其可操作來生成存儲(chǔ)器訪問請(qǐng)求以便訪問存儲(chǔ)器；非可重配置存儲(chǔ)器控制器，其可操作來在多個(gè)端口接收所述存儲(chǔ)器訪問請(qǐng)求，每個(gè)端口具有關(guān)聯(lián)的優(yōu)先級(jí)值；以及可編程控制電路，其可操作來動(dòng)態(tài)調(diào)整與所述多個(gè)端口中的每個(gè)關(guān)聯(lián)的優(yōu)先級(jí)值，其中所述存儲(chǔ)器控制器進(jìn)一步可操作來通過按基于所述優(yōu)先級(jí)值的順序訪問所述存儲(chǔ)器從而履行所述存儲(chǔ)器訪問請(qǐng)求。
附加實(shí)施例11。在附加實(shí)施例10中所述的集成電路，進(jìn)一步包括更新寄存器，所述更新寄存器可操作來存儲(chǔ)所述優(yōu)先級(jí)值并且進(jìn)一步可操作來給所述存儲(chǔ)器控制器提供存儲(chǔ)的優(yōu)先級(jí)值。附加實(shí)施例12。在附加實(shí)施例11中所述的集成電路，進(jìn)一步包括多個(gè)優(yōu)先級(jí)值源，每個(gè)優(yōu)先級(jí)值源可操作來供應(yīng)至少一個(gè)優(yōu)先級(jí)值，其中所述可編程控制電路包括多路復(fù)用器電路，所述多路復(fù)用器電路可操作來將所述優(yōu)先級(jí)值從優(yōu)先級(jí)值源路由到所述更新寄存器。附加實(shí)施例13。在附加實(shí)施例12中所述的集成電路，其中所述可編程控制電路進(jìn)一步包括解碼器，所述解碼器可操作來控制所述多路復(fù)用器電路將所述優(yōu)先級(jí)值路由到所述更新寄存器。附加實(shí)施例14。在附加實(shí)施例13中所述的集成電路，其中所述解碼器包括優(yōu)先級(jí)地址輸入，所述優(yōu)先級(jí)地址輸入可操作來接收優(yōu)先級(jí)地址，所述優(yōu)先級(jí)地址引導(dǎo)所述解碼器發(fā)出控制信號(hào)到所述多路復(fù)用器電路，從而引導(dǎo)所述多路復(fù)用器電路將來自所述優(yōu)先級(jí)值源中選擇的一個(gè)的信號(hào)路由到所述更新寄存器中選擇的一個(gè)。附加實(shí)施例15。在附加實(shí)施例14中所述的集成電路，其中所述多路復(fù)用器電路包括多個(gè)多路復(fù)用器，每個(gè)多路復(fù)用器通過相應(yīng)的控制線耦合到所述解碼器，并且每個(gè)多路復(fù)用器可操作來將來自所述多個(gè)優(yōu)先級(jí)值源的信號(hào)選擇性地路由到所述更新寄存器中相應(yīng)的一個(gè)。附加實(shí)施例16。在附加實(shí)施例10中所述的集成電路，其中所述處理電路包括可操作來產(chǎn)生靜態(tài)輸出信號(hào)的至少一個(gè)存儲(chǔ)器元件和具有可操作來接收所述靜態(tài)輸出信號(hào)的柵極的至少一個(gè)可編程晶體管。附加實(shí)施例17。在附加實(shí)施例9中所述的集成電路，其中所述多個(gè)端口包括第一端口和第二端口，其中所述處理電路包括可操作來發(fā)送存儲(chǔ)器訪問請(qǐng)求到所述第一端口的第一主處理電路和可操作來發(fā)送存儲(chǔ)器訪問請(qǐng)求到所述第二端口的第二主處理電路，并且其中所述可編程控制電路進(jìn)一步可操作來通過動(dòng)態(tài)調(diào)整所述優(yōu)先級(jí)值給所述第一主處理電路和所述第二主處理電路提供服務(wù)質(zhì)量。附加實(shí)施例18。在附加實(shí)施例10中所述的集成電路，進(jìn)一步包括多個(gè)優(yōu)先級(jí)值源，每個(gè)優(yōu)先級(jí)值源可操作來供應(yīng)至少一個(gè)優(yōu)先級(jí)值，其中所述優(yōu)先級(jí)值源包括從以下群組中選擇的至少一個(gè)優(yōu)先級(jí)值源主處理模塊，移位寄存器，存儲(chǔ)器映射寄存器，以及總線接口。附加實(shí)施例19。一種集成電路，其包括存儲(chǔ)器控制器，其可操作來接收存儲(chǔ)器訪問請(qǐng)求并且進(jìn)一步可操作來訪問存儲(chǔ)器以履行所述存儲(chǔ)器訪問請(qǐng)求；以及可編程電路，其可操作來給所述存儲(chǔ)器控制器提供存儲(chǔ)器訪問優(yōu)先級(jí)信息，從而引導(dǎo)所述存儲(chǔ)器控制器按基于所述存儲(chǔ)器訪問優(yōu)先級(jí)信息的順序履行所述存儲(chǔ)器訪問請(qǐng)求。附加實(shí)施例20。在附加實(shí)施例19中所述的集成電路，其中所述存儲(chǔ)器訪問優(yōu)先級(jí)信息包括多個(gè)存儲(chǔ)器訪問優(yōu)先級(jí)值，并且其中所述可編程電路包括可操作來存儲(chǔ)至少一個(gè)存儲(chǔ)器訪問優(yōu)先級(jí)值的更新寄存器電路。附加實(shí)施例21。在附加實(shí)施例20中所述的集成電路，進(jìn)一步包括多個(gè)優(yōu)先級(jí)值源，每個(gè)優(yōu)先級(jí)值源可操作來供應(yīng)存儲(chǔ)器訪問優(yōu)先級(jí)值，其中所述可編程電路進(jìn)一步包括 多路復(fù)用器電路，所述多路復(fù)用器電路可操作來將來自所述多個(gè)優(yōu)先級(jí)值源中選擇的一個(gè)的存儲(chǔ)器訪問優(yōu)先級(jí)值路由到所述更新寄存器電路。附加實(shí)施例22。在附加實(shí)施例19中所述的集成電路，進(jìn)一步包括從以下群組中選擇的所述存儲(chǔ)器訪問優(yōu)先級(jí)信息的至少一個(gè)源主處理模塊，移位寄存器，存儲(chǔ)器映射寄存器，以及總線接口，其中所述可編程電路包括至少一個(gè)可編程晶體管和至少一個(gè)存儲(chǔ)器元件，所述存儲(chǔ)器元件可操作來給所述可編程晶體管供應(yīng)靜態(tài)控制信號(hào)，并且其中所述可編程電路可操作來從所述存儲(chǔ)器訪問優(yōu)先級(jí)信息的至少一個(gè)源接收所述存儲(chǔ)器訪問優(yōu)先級(jí)信息，并且進(jìn)一步可操作來選擇將哪個(gè)存儲(chǔ)器訪問優(yōu)先級(jí)信息提供給所述存儲(chǔ)器控制器。上述僅作為本發(fā)明原理的示范性說明，本領(lǐng)域技術(shù)人員可以在不偏離本發(fā)明范圍和精神的情況下對(duì)其做出各種修改。
權(quán)利要求
1.一種可操作來訪問存儲(chǔ)器的集成電路，其包括 可操作來生成存儲(chǔ)器訪問請(qǐng)求的可編程主模塊電路； 可操作來在第一端口和第二端口從所述可編程主模塊電路接收所述存儲(chǔ)器訪問請(qǐng)求的存儲(chǔ)器控制器，其中所述存儲(chǔ)器控制器可操作來訪問所述存儲(chǔ)器以履行所述存儲(chǔ)器訪問請(qǐng)求，并且其中所述存儲(chǔ)器控制器可操作來按順序履行存儲(chǔ)器訪問請(qǐng)求；以及 控制電路，其可操作來控制所述存儲(chǔ)器控制器履行所述存儲(chǔ)器訪問請(qǐng)求的順序。
2.根據(jù)權(quán)利要求I所述的集成電路，其中所述存儲(chǔ)器控制器包括非可編程存儲(chǔ)器控制器。
3.根據(jù)權(quán)利要求I所述的集成電路，其中所述存儲(chǔ)器控制器進(jìn)一步可操作來通過按基于優(yōu)先級(jí)值的順序訪問所述存儲(chǔ)器從而履行所述存儲(chǔ)器訪問請(qǐng)求，所述集成電路進(jìn)一步包括可操作來存儲(chǔ)所述優(yōu)先級(jí)值的更新寄存器。
4.根據(jù)權(quán)利要求3所述的集成電路，進(jìn)一步包括給所述更新寄存器提供所述優(yōu)先級(jí)值的移位寄存器電路。
5.根據(jù)權(quán)利要求3所述的集成電路，進(jìn)一步包括給所述更新寄存器提供所述優(yōu)先級(jí)值的可尋址寄存器電路。
6.根據(jù)權(quán)利要求3所述的集成電路，進(jìn)一步包括給所述更新寄存器提供所述優(yōu)先級(jí)值的優(yōu)先級(jí)值源。
7.根據(jù)權(quán)利要求6所述的集成電路，其中所述存儲(chǔ)器訪問請(qǐng)求中的每個(gè)與所述優(yōu)先級(jí)值中的一個(gè)關(guān)聯(lián)，并且其中所述集成電路進(jìn)一步包括至少一個(gè)優(yōu)先級(jí)值源，所述優(yōu)先級(jí)值源可操作來給所述更新寄存器供應(yīng)所述優(yōu)先級(jí)值并且進(jìn)一步可操作來給所述存儲(chǔ)器控制器的第一端口和第二端口供應(yīng)所述存儲(chǔ)器訪問請(qǐng)求。
8.根據(jù)權(quán)利要求7所述的集成電路，其中所述至少一個(gè)優(yōu)先級(jí)值源包括至少一個(gè)主處理模塊，所述主處理模塊可操作來給所述更新寄存器動(dòng)態(tài)供應(yīng)所述優(yōu)先級(jí)值。
9.根據(jù)權(quán)利要求8所述的集成電路，其中所述至少一個(gè)主處理模塊在供應(yīng)所述優(yōu)先級(jí)值時(shí)，進(jìn)一步給所述存儲(chǔ)器控制器的第一端口和第二端口供應(yīng)所述存儲(chǔ)器訪問請(qǐng)求。
10.一種集成電路，其包括 處理電路，其可操作來生成存儲(chǔ)器訪問請(qǐng)求以便訪問存儲(chǔ)器； 非可重配置存儲(chǔ)器控制器，其可操作來在多個(gè)端口接收所述存儲(chǔ)器訪問請(qǐng)求，每個(gè)端口具有關(guān)聯(lián)的優(yōu)先級(jí)值；以及 可編程控制電路，其可操作來動(dòng)態(tài)調(diào)整與所述多個(gè)端口中的每個(gè)關(guān)聯(lián)的優(yōu)先級(jí)值，其中所述存儲(chǔ)器控制器進(jìn)一步可操作來通過按基于所述優(yōu)先級(jí)值的順序訪問所述存儲(chǔ)器從而履行所述存儲(chǔ)器訪問請(qǐng)求。
11.根據(jù)權(quán)利要求10所述的集成電路，進(jìn)一步包括更新寄存器，其可操作來存儲(chǔ)所述優(yōu)先級(jí)值并且進(jìn)一步可操作來給所述存儲(chǔ)器控制器提供存儲(chǔ)的優(yōu)先級(jí)值。
12.根據(jù)權(quán)利要求11所述的集成電路，其進(jìn)一步包括 多個(gè)優(yōu)先級(jí)值源，每個(gè)優(yōu)先級(jí)值源可操作來供應(yīng)至少一個(gè)優(yōu)先級(jí)值；以及 其中所述可編程控制電路包括多路復(fù)用器電路，所述多路復(fù)用器電路可操作來將所述優(yōu)先級(jí)值從所述優(yōu)先級(jí)值源路由到所述更新寄存器。
13.根據(jù)權(quán)利要求12所述的集成電路，其中所述可編程控制電路進(jìn)一步包括解碼器，所述解碼器可操作來控制所述多路復(fù)用器電路將所述優(yōu)先級(jí)值路由到所述更新寄存器。
14.根據(jù)權(quán)利要求13所述的集成電路，其中所述解碼器包括優(yōu)先級(jí)地址輸入，所述優(yōu)先級(jí)地址輸入可操作來接收優(yōu)先級(jí)地址，所述優(yōu)先級(jí)地址引導(dǎo)所述解碼器發(fā)出控制信號(hào)到所述多路復(fù)用器電路，從而所述引導(dǎo)多路復(fù)用器電路將來自所述優(yōu)先級(jí)值源中選擇的一個(gè)的信號(hào)路由到所述更新寄存器中選擇的一個(gè)。
15.根據(jù)權(quán)利要求14所述的集成電路，其中所述多路復(fù)用器電路包括多個(gè)多路復(fù)用器，每個(gè)多路復(fù)用器通過相應(yīng)的控制線耦合到所述解碼器，并且每個(gè)多路復(fù)用器可操作來將來自所述多個(gè)優(yōu)先級(jí)值源的信號(hào)選擇性地路由到所述更新寄存器中相應(yīng)的一個(gè)。
16.根據(jù)權(quán)利要求10所述的集成電路，其中所述處理電路包括可操作來產(chǎn)生靜態(tài)輸出信號(hào)的至少一個(gè)存儲(chǔ)器元件和具有可操作來接收所述靜態(tài)輸出信號(hào)的柵極的至少一個(gè)可編程晶體管。
17.根據(jù)權(quán)利要求10所述的集成電路，其中所述多個(gè)端口包括第一端口和第二端口，其中所述處理電路包括可操作來發(fā)送存儲(chǔ)器訪問請(qǐng)求到所述第一端口的第一主處理電路和可操作來發(fā)送存儲(chǔ)器訪問請(qǐng)求到所述第二端口的第二主處理電路，并且其中所述可編程控制電路進(jìn)一步可操作來通過動(dòng)態(tài)調(diào)整所述優(yōu)先級(jí)值從而給所述第一主處理電路和所述第二主處理電路提供服務(wù)質(zhì)量。
18.根據(jù)權(quán)利要求10所述的集成電路，其進(jìn)一步包括 多個(gè)優(yōu)先級(jí)值源，每個(gè)優(yōu)先級(jí)值源可操作來供應(yīng)至少一個(gè)優(yōu)先級(jí)值，其中所述優(yōu)先級(jí)值源包括從以下群組中選擇的至少一個(gè)優(yōu)先級(jí)值源主處理模塊，移位寄存器，存儲(chǔ)器映射寄存器，以及總線接口。
19.一種集成電路，其包括 存儲(chǔ)器控制器，其可操作來接收存儲(chǔ)器訪問請(qǐng)求并且進(jìn)一步可操作來訪問存儲(chǔ)器以履行所述存儲(chǔ)器訪問請(qǐng)求；以及 可編程電路，其可操作來給所述存儲(chǔ)器控制器提供存儲(chǔ)器訪問優(yōu)先級(jí)信息，從而引導(dǎo)所述存儲(chǔ)器控制器以基于所述存儲(chǔ)器訪問優(yōu)先級(jí)信息的順序履行所述存儲(chǔ)器訪問請(qǐng)求。
20.根據(jù)權(quán)利要求19所述的集成電路，其中所述存儲(chǔ)器訪問優(yōu)先級(jí)信息包括多個(gè)存儲(chǔ)器訪問優(yōu)先級(jí)值，并且其中所述可編程電路包括更新寄存器電路，所述更新寄存器電路可操作來存儲(chǔ)至少一個(gè)存儲(chǔ)器訪問優(yōu)先級(jí)值。
21.根據(jù)權(quán)利要求20所述的集成電路，進(jìn)一步包括 多個(gè)優(yōu)先級(jí)值源，每個(gè)優(yōu)先級(jí)值源可操作來供應(yīng)存儲(chǔ)器訪問優(yōu)先級(jí)值，以及 其中所述可編程電路進(jìn)一步包括多路復(fù)用器電路，所述多路復(fù)用器電路可操作來將來自所述多個(gè)優(yōu)先級(jí)值源中選擇的一個(gè)的存儲(chǔ)器訪問優(yōu)先級(jí)值路由到所述更新寄存器電路。
22.根據(jù)權(quán)利要求19所述的集成電路，進(jìn)一步包括從以下群組中選擇的存儲(chǔ)器訪問優(yōu)先級(jí)信息的至少一個(gè)源主處理模塊、移位寄存器、存儲(chǔ)器映射寄存器以及總線接口，其中所述可編程電路包括至少一個(gè)可編程晶體管和至少一個(gè)存儲(chǔ)器元件，所述存儲(chǔ)器元件可操作來給所述可編程晶體管供應(yīng)靜態(tài)控制信號(hào)，并且其中所述可編程電路可操作來從存儲(chǔ)器訪問優(yōu)先級(jí)信息源中的至少一個(gè)源接收所述存儲(chǔ)器訪問優(yōu)先級(jí)信息并且進(jìn)一步可操作來選擇將哪個(gè)存儲(chǔ)器訪問優(yōu)先級(jí)信息提供給所述存儲(chǔ)器控制器。
全文摘要
本發(fā)明涉及一種具有在主模塊和系統(tǒng)存儲(chǔ)器之間作為接口的存儲(chǔ)器控制器的可編程集成電路。該存儲(chǔ)器控制器可以經(jīng)由具有關(guān)聯(lián)優(yōu)先級(jí)值的端口從主模塊接收存儲(chǔ)器訪問請(qǐng)求，并且通過配置系統(tǒng)存儲(chǔ)器來響應(yīng)存儲(chǔ)器訪問請(qǐng)求從而履行存儲(chǔ)器訪問請(qǐng)求。為了在存儲(chǔ)器控制器接收并履行存儲(chǔ)器訪問請(qǐng)求的同時(shí)動(dòng)態(tài)修改關(guān)聯(lián)的優(yōu)先級(jí)值，可以提供優(yōu)先級(jí)值更新模塊，其為存儲(chǔ)器控制器端口動(dòng)態(tài)更新優(yōu)先級(jí)值。該優(yōu)先級(jí)值更新模塊可以提供更新的優(yōu)先級(jí)值給更新寄存器，基于更新信號(hào)和系統(tǒng)時(shí)鐘更新更新寄存器。該優(yōu)先級(jí)值可以由移位寄存器、存儲(chǔ)器映射寄存器提供，或連同每個(gè)存儲(chǔ)器訪問請(qǐng)求由主模塊提供。
文檔編號(hào)G06F13/18GK102810082SQ20121017489
公開日2012年12月5日 申請(qǐng)日期2012年5月30日 優(yōu)先權(quán)日2011年6月1日
發(fā)明者M·H·M·朱, J·舒爾茲, C·宋, R·卡帕斯 申請(qǐng)人:阿爾特拉公司