專利名稱：對(duì)現(xiàn)有版圖填充冗余多晶硅條陣列的插入方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路技術(shù)領(lǐng)域，特別涉及納米工藝下的一種對(duì)現(xiàn)有版圖填充冗余多晶硅條陣列的插入方法。
背景技術(shù)：
參數(shù)成品率是指滿足時(shí)序、功耗性能要求的芯片數(shù)目占功能正常的芯片數(shù)目的百分比。工藝波動(dòng)會(huì)引起物理參數(shù)發(fā)生變化，其中最為重要的是線寬變化，尤其是多晶硅柵線寬，即MOS管的溝道長(zhǎng)度。MOS管溝道長(zhǎng)度不僅是影響MOS管性能的主要參數(shù)，而且由于線寬最小，最容易引起變化，因此由工藝波動(dòng)弓I起的線寬變化主要是指MOS管溝道長(zhǎng)度的變 化。MOS管溝道長(zhǎng)度變化會(huì)影響MOS管的工作速度以及亞閾值電流，由此對(duì)電路時(shí)序和亞閾值電流引起的靜態(tài)功耗產(chǎn)生影響。從而影響電路的速度和功耗，導(dǎo)致參數(shù)成品率下降。納米工藝下，參數(shù)成品率已成為影響成品率的主要因素。導(dǎo)致MOS管溝道長(zhǎng)度發(fā)生變化的最主要原因是光刻時(shí)的曝光系統(tǒng)不理想。雖然采用分辨率增強(qiáng)技術(shù)(RET Resolution Enhancement Techniques),如光學(xué)臨近效應(yīng)校正(OPC 0ptical Proximity Correction)、嵌入散身寸條(SBI :Scattering Bar Insertion)、移相掩模(PSM Phase Shift Masks)和離軸照明(0AI OffAxis Illumination)能在一定程度上緩解由于曝光時(shí)的光學(xué)臨近效應(yīng)所引起的MOS管溝道長(zhǎng)度變化，但RET僅在假設(shè)一定的工藝條件下(一定的聚焦誤差和曝光劑量范圍)通過(guò)修改設(shè)計(jì)圖形特征保證印制到硅片上圖形的準(zhǔn)確性。當(dāng)工藝條件發(fā)生變化，如硅片上的形貌變化、透鏡失常時(shí)，MOS管溝道長(zhǎng)度變化反而會(huì)加劇。MOS管溝道長(zhǎng)度變化引起的參數(shù)成品率下降問(wèn)題已經(jīng)受到研究人員的高度關(guān)注。Orshansky等人發(fā)現(xiàn)由于曝光的光學(xué)臨近效應(yīng)使得不同疏密程度的多晶硅圖形(即不同的多晶娃線間距)會(huì)導(dǎo)致MOS溝道長(zhǎng)度產(chǎn)生不同變化(具體參見(jiàn)文獻(xiàn)M. Orshansky,L. Milor, P. Chen, K. Keutzer and C. Hu, Impact of spatial intrachip gate lengthvariability on the performance of high-speed digital circuits,IEEE TransationsOn Computer-Aided Design of Integrated Circuits and Systems, 2002, Vol. 21, No. 5,pp. 544-553.) o在基于標(biāo)準(zhǔn)單元的版圖設(shè)計(jì)中，標(biāo)準(zhǔn)單元內(nèi)的多晶硅條間距已固定，但相鄰標(biāo)準(zhǔn)單元間的多晶硅條間距將隨版圖設(shè)計(jì)階段中標(biāo)準(zhǔn)單元的不同布局而發(fā)生改變。因此，標(biāo)準(zhǔn)單元內(nèi)的MOS管溝道長(zhǎng)度變化已確定，而位于標(biāo)準(zhǔn)單元邊界處的MOS管溝道長(zhǎng)度的變化取決于相鄰標(biāo)準(zhǔn)單元間的多晶硅條間距。版圖設(shè)計(jì)時(shí)可以通過(guò)優(yōu)化相鄰標(biāo)準(zhǔn)單元間的間距以獲取MOS管溝道長(zhǎng)度的最小變化，由此達(dá)到抵抗工藝波動(dòng)影響的目的。如圖I所示有兩個(gè)相鄰的標(biāo)準(zhǔn)單元A和B。標(biāo)準(zhǔn)單元A中有六個(gè)MOS管(Ml、M2、M3、M4、M5、M6)，Pl是Ml和M4的多晶硅柵，P2是M2和M5的多晶硅柵，P3是M3和M6的多晶硅柵，Pl、P2和P3共同構(gòu)成了標(biāo)準(zhǔn)單元A內(nèi)的多晶硅圖形。標(biāo)準(zhǔn)單元A中陰影部分是六個(gè)MOS管的溝道區(qū)，W為MOS管的溝道長(zhǎng)度，即多晶硅線寬。同樣，標(biāo)準(zhǔn)單元B中有M7到M14共八個(gè)MOS管，P4是M7和Mll的多晶硅柵，P5是M8和M12的多晶硅柵，P6是M9和M13的多晶硅柵，P7是MlO和M14的多晶硅柵。P4、P5、P6和P7構(gòu)成了標(biāo)準(zhǔn)單元B內(nèi)的多晶硅圖形，標(biāo)準(zhǔn)單元B中的陰影部分是八個(gè)MOS管的溝道區(qū)。SI是兩相鄰標(biāo)準(zhǔn)單元A和B之間的間距，只有在版圖設(shè)計(jì)的布局階段確定了標(biāo)準(zhǔn)單元的位置信息后，SI才固定。S2是P3和P4間的間距，并且S2隨著SI的變化而變化。S3是P2與其左邊相鄰的多晶硅柵Pl的間距，S4是P2與其右邊相鄰的多晶硅柵P3的間距。由于標(biāo)準(zhǔn)單元A版圖已定，S3和S4是固定不變的，因此位于標(biāo)準(zhǔn)單元A內(nèi)的MOS管M2和M5的溝道長(zhǎng)度變化也已確定，同樣，標(biāo)準(zhǔn)單元B內(nèi)的MOS管M8、M12、M9和M13的溝道長(zhǎng)度變化也已確定。而位于標(biāo)準(zhǔn)單元A邊界處的MOS管M3和M6，由于S2取決于標(biāo)準(zhǔn)單元的位置信息，因此M3和M6溝道長(zhǎng)度的變化不可確定。而Ml、M4、M7、Mil、MlO和M14的溝道長(zhǎng)度變化同樣也不可確定。Cao等人針對(duì)如何通過(guò)優(yōu)化相鄰標(biāo)準(zhǔn)單元間的間距以抵抗工藝波動(dòng)對(duì)MOS管溝道長(zhǎng)度變化的影響進(jìn)行了研究(具體參見(jiàn)文獻(xiàn)K. Cao，S. Dobre,, J. Hu, Standard cellcharacterization considering lithography induced variations, Design Automation Conference, 200643rd ACM/IEEE, PP. 801-804)，發(fā)現(xiàn)在不同間距的多晶硅條間插入固定間距的多晶娃條后可以減小多晶娃線寬變化，如圖2所不，其中，ml為插入的多晶娃條。圖2中有兩種多晶娃圖形(圖2 (a)和圖2 (b)),其中圖2 (a)為間距為L(zhǎng)的多晶娃條圖形，中間一條多晶硅條的線寬CD隨著與其相鄰的多晶硅條間距L的不同而發(fā)生變化，見(jiàn)圖3中由圓點(diǎn)構(gòu)成的曲線，該曲線反映了多晶硅線寬與L的變化關(guān)系。圖2(b)在圖2(a)基礎(chǔ)上增加了兩條冗余多晶硅，所增加的多晶硅條與中間的多晶硅條間距固定為L(zhǎng)I，此時(shí)CD與L的變化關(guān)系見(jiàn)圖3中由三角形構(gòu)成的曲線，可以發(fā)現(xiàn)插入冗余多晶硅條后，CD隨L的變化明顯減小。Cao等人由此提出了一種在標(biāo)準(zhǔn)單元邊界處插入冗余多晶硅條的方法以屏蔽相鄰標(biāo)準(zhǔn)單元之間的光學(xué)臨近效應(yīng)影響。該方法通過(guò)修改標(biāo)準(zhǔn)單元庫(kù)中的每個(gè)標(biāo)準(zhǔn)單元版圖，在不違反版圖設(shè)計(jì)規(guī)則的基礎(chǔ)上在每個(gè)標(biāo)準(zhǔn)單元的左右邊界處添加冗余多晶硅條，這樣可以消除位于標(biāo)準(zhǔn)單元邊界處的MOS管由于與多晶硅柵相鄰的多晶硅條間距變化而導(dǎo)致曝光時(shí)的光學(xué)臨近效應(yīng)引起的MOS管溝道長(zhǎng)度變化，從而減弱了 MOS管溝道長(zhǎng)度變化帶來(lái)的電路性能變化，如圖4所不，圖4中m2為插入的幾余多晶娃條。經(jīng)光刻仿真發(fā)現(xiàn)，插入冗余多晶硅條后，不僅相鄰的多晶硅間距對(duì)多晶硅線寬變化的影響減小，更為重要的是由于聚焦誤差引起的多晶硅線寬變化得以明顯改善。如圖5所示，插入冗余多晶娃后，由于聚焦誤差(defocus)引起的多晶娃線寬變化量從14nm減小到9. 5nm。此外，所插入的冗余多晶硅條的不同特征屬性，包括間距、線寬和條數(shù)會(huì)對(duì)由聚焦誤差引起的MOS管溝道長(zhǎng)度變化帶來(lái)很大影響。圖6所示，m3為插入的冗余多晶硅條陣列，N為插入的冗余多晶硅條陣列條數(shù)，W為冗余多晶硅條線寬，S為冗余多晶硅條陣列中多晶硅間距。圖7為光刻仿真后得到的由于聚焦誤差引起的多晶硅線寬變化量A⑶與L、N、W和S的關(guān)系，可以得出采用冗余多晶硅條陣列的方式明顯優(yōu)于采用單條多晶硅的方式，N =7時(shí)要比N= I時(shí)的A⑶減小了 60%。因此，對(duì)多晶硅條陣列圖形進(jìn)行特征屬性優(yōu)化可以明顯改善多晶硅線寬隨聚焦誤差引起的波動(dòng)變化。雖然Cao等人提出的采用修改標(biāo)準(zhǔn)單元庫(kù)以在標(biāo)準(zhǔn)單元間添加冗余多晶硅條的方式可以抵抗工藝波動(dòng)對(duì)多晶硅線寬變化帶來(lái)的影響，但由于沒(méi)有對(duì)所插入的冗余多晶硅條的特征屬性進(jìn)行深入分析研究，所插入的冗余多晶硅條線寬以及它與標(biāo)準(zhǔn)單元內(nèi)相鄰多晶硅的間距都不可調(diào)整，缺乏靈活性。而且這種方法需要修改標(biāo)準(zhǔn)單元庫(kù)，而標(biāo)準(zhǔn)單元庫(kù)通常由第三方庫(kù)提供商單獨(dú)提供，版圖設(shè)計(jì)師無(wú)權(quán)修改，因此限制了該方法在使用上的普及性。

發(fā)明內(nèi)容
本發(fā)明提供了一種對(duì)現(xiàn)有版圖填充 冗余多晶硅條陣列的插入方法，解決了現(xiàn)有技術(shù)中只能通過(guò)修改版圖的標(biāo)準(zhǔn)單元庫(kù)的方式對(duì)標(biāo)準(zhǔn)單元間添加冗余多晶硅條的插入方式，能夠與現(xiàn)有ASIC設(shè)計(jì)流程相兼容。一種對(duì)現(xiàn)有版圖填充冗余多晶硅條陣列的插入方法，包括步驟(I)提取標(biāo)準(zhǔn)單元的位置信息；所述的標(biāo)準(zhǔn)單元的位置信息即標(biāo)準(zhǔn)單元在版圖中的相對(duì)位置坐標(biāo)X和Y ;(2)基于提取的位置信息，對(duì)標(biāo)準(zhǔn)單元位置進(jìn)行排序；(3)判斷相鄰的標(biāo)準(zhǔn)單元是否存在間距；(4)若存在間距，則在該相鄰的兩個(gè)標(biāo)準(zhǔn)單元相對(duì)的邊界處分別插入冗余多晶硅條陣列；若不存在間距，則該相鄰的兩個(gè)標(biāo)準(zhǔn)單元的邊界間共享地插入冗余多晶硅條陣列；(5)對(duì)插入冗余多晶硅條陣列后的版圖進(jìn)行版圖設(shè)計(jì)規(guī)則和版圖與原理圖的一致性檢查。本發(fā)明的方法基于背景技術(shù)中插入冗余多晶硅條以屏蔽相鄰標(biāo)準(zhǔn)單元之間的光學(xué)臨近效應(yīng)影響的方法，來(lái)減小處于標(biāo)準(zhǔn)單元邊界處的MOS管溝道長(zhǎng)度變化。不同的是，本發(fā)明將該方法應(yīng)用于已完成設(shè)計(jì)的版圖上，利用所提取出的標(biāo)準(zhǔn)單元位置信息，在版圖的每個(gè)標(biāo)準(zhǔn)單元邊界處插入冗余多晶硅條陣列圖形，該陣列圖形是通過(guò)光刻仿真后得到的能使MOS管溝道長(zhǎng)度在不同聚焦誤差情況下變化最小的特征圖形。由于插入的冗余多晶硅條陣列中的多晶硅條線寬會(huì)小于設(shè)計(jì)規(guī)則所要求的最小線寬，優(yōu)化后的版圖中會(huì)出現(xiàn)冗余多晶硅條線寬違反的偽錯(cuò)誤，但這些增加的冗余多晶硅條陣列都是孤立的，不會(huì)影響原有集成電路功能，因此這類偽錯(cuò)誤在版圖設(shè)計(jì)規(guī)則檢查時(shí)可以忽略，即在步驟(5)中，對(duì)插入冗余多晶硅條陣列后的版圖進(jìn)行版圖設(shè)計(jì)規(guī)則和版圖與原理圖的一致性檢查屏蔽所插入的冗余多晶硅條線寬不足的虛假錯(cuò)誤。下面介紹本發(fā)明的優(yōu)選技術(shù)方案。具體地，步驟(2)中，所述的對(duì)標(biāo)準(zhǔn)單元位置進(jìn)行排序，包括步驟將Y坐標(biāo)值相同的標(biāo)準(zhǔn)單元排列于同一行內(nèi)；以及，對(duì)同一行內(nèi)的標(biāo)準(zhǔn)單元根據(jù)X坐標(biāo)值的大小進(jìn)行排序。具體地，所述判斷相鄰的標(biāo)準(zhǔn)單元是否存在間距基于如下方式相鄰標(biāo)準(zhǔn)單元的X坐標(biāo)值差等于左邊標(biāo)準(zhǔn)單元的寬度，表示兩相鄰標(biāo)準(zhǔn)單元間不存在間距；若相鄰標(biāo)準(zhǔn)單元的X坐標(biāo)值差大于左邊標(biāo)準(zhǔn)單元的寬度，表示兩相鄰標(biāo)準(zhǔn)單元間存在間距。作為優(yōu)選，所述對(duì)現(xiàn)有版圖填充冗余多晶硅條陣列的插入方法還包括步驟設(shè)定所述冗余多晶硅條陣列的硅條寬度、所包含的硅條條數(shù)以及硅條的間距。本優(yōu)選方案中具體介紹了如何針對(duì)不同間距構(gòu)建最優(yōu)的冗余多晶硅條陣列圖形，所述的間距指納米工藝下基于標(biāo)準(zhǔn)單元庫(kù)設(shè)計(jì)得到的版圖中相鄰標(biāo)準(zhǔn)單元間的間距，即上述相鄰標(biāo)準(zhǔn)單元間的間距。所述的間距步長(zhǎng)取決于標(biāo)準(zhǔn)單元庫(kù)屬性。插入的冗余多晶硅條陣列具有硅條寬度、硅條條數(shù)、硅條的間距以及插入的位置等特征屬性，且這些特征屬性可調(diào)。可以通過(guò)調(diào)節(jié)冗余多晶硅條陣列上述屬性，經(jīng)光刻仿真優(yōu)化冗余多晶硅陣列圖形，使MOS管溝道長(zhǎng)度在不同聚焦誤差下的變化值達(dá)到最小。進(jìn)一步地，所述冗余多晶硅條陣列的硅條寬度小于版圖設(shè)計(jì)規(guī)則所要求的多晶硅
最小線寬。更進(jìn)一步地，其特征在于，所述冗余多晶硅條陣列的硅條寬度大體為版圖設(shè)計(jì)規(guī)則所要求的多晶硅最小線寬的十分之一。進(jìn)一步地，所述冗余多晶硅條陣列的硅條的間距大體為冗余多晶硅條陣列的硅條覽度。更為具體地，所述冗余多晶硅條陣列的插入位置應(yīng)滿足版圖設(shè)計(jì)規(guī)則要求的多晶硅與有源區(qū)的最小間距。由于現(xiàn)有版圖是指納米工藝下基于標(biāo)準(zhǔn)單元庫(kù)設(shè)計(jì)得到的版圖；所述的標(biāo)準(zhǔn)單元是一系列等高不等寬的基本數(shù)字邏輯單元，標(biāo)準(zhǔn)單元的版圖內(nèi)包括若干MOS管以及用于實(shí)現(xiàn)互連的金屬條，MOS管由有源區(qū)和多晶硅柵等構(gòu)成，版圖設(shè)計(jì)規(guī)則要求確定了上述多晶硅與有源區(qū)的最小間距。本發(fā)明方法的技術(shù)效果如下一、本發(fā)明的方法是在基于現(xiàn)有的ASIC設(shè)計(jì)流程，對(duì)已完成設(shè)計(jì)的版圖進(jìn)行優(yōu)化，不需要修改標(biāo)準(zhǔn)單元庫(kù)，因此操作簡(jiǎn)單且與現(xiàn)有ASIC設(shè)計(jì)流程相兼容；二、在優(yōu)選方案中，本發(fā)明的方法是在已完成設(shè)計(jì)的版圖上進(jìn)行冗余多晶硅條陣列的填充，因此插入的冗余多晶硅條陣列圖形中的各種屬性，包括線寬、間距、條數(shù)和位置都可以調(diào)整，更具有靈活性，可以使MOS管溝道長(zhǎng)度在不同聚焦誤差下的變化值達(dá)到最??；三、本發(fā)明方法僅對(duì)現(xiàn)有版圖進(jìn)行微調(diào)，不影響版圖的LVS和DRC檢查，也不會(huì)增加版圖面積。


圖I為相鄰的兩個(gè)標(biāo)準(zhǔn)單元的部分版圖示意圖；圖2為兩種多晶硅圖形的示意圖；圖3為圖2中的硅條線寬⑶與硅條間距L的關(guān)系曲線；圖4為插入冗余多晶硅條的標(biāo)準(zhǔn)單元示意圖；圖5為光刻仿真得到的硅條線寬⑶與焦距誤差defocus的關(guān)系曲線；圖6為插入的冗余多晶硅條陣列示意圖；圖7為光刻仿真得到的不同冗余多晶硅陣列圖形下硅條線寬變化值A(chǔ)⑶與硅條線寬L的關(guān)系曲線；圖8為本發(fā)明一種對(duì)現(xiàn)有版圖填充冗余多晶硅條陣列的插入方法的流程示意圖；圖9為本發(fā)明冗余多晶硅條陣列的兩種插入方式示意圖。
具體實(shí)施方式

下面結(jié)合附圖詳細(xì)介紹本發(fā)明的具體實(shí)施方式
。
一種對(duì)現(xiàn)有版圖填充冗余多晶硅條陣列的插入方法，如圖8所示，包括步驟(I)提取標(biāo)準(zhǔn)單元的位置信息。在版圖設(shè)計(jì)工具中可以獲取到各標(biāo)準(zhǔn)單元在版圖中的相對(duì)位置坐標(biāo)X和Y，所述的標(biāo)準(zhǔn)單元的位置信息即標(biāo)準(zhǔn)單元在版圖中的相對(duì)位置坐標(biāo)X和Y。(2)基于提取的位置信息，對(duì)標(biāo)準(zhǔn)單元位置進(jìn)行排序。標(biāo)準(zhǔn)單元位置的排序過(guò)程具體為標(biāo)準(zhǔn)單元Y坐標(biāo)值相同的標(biāo)準(zhǔn)單元表示在同一行內(nèi)，而同一行內(nèi)的標(biāo)準(zhǔn)單元根據(jù)X坐標(biāo)值的大小進(jìn)行排序。(3)判斷相鄰的標(biāo)準(zhǔn)單元是否存在間距。相鄰的標(biāo)準(zhǔn)單元是否存在間距的具體判斷方式如下相鄰標(biāo)準(zhǔn)單元的X坐標(biāo)值差等于左邊標(biāo)準(zhǔn)單元的寬度，表示兩相鄰標(biāo)準(zhǔn)單元間不存在間距；若相鄰標(biāo)準(zhǔn)單元的X坐標(biāo)值差大于左邊標(biāo)準(zhǔn)單元的寬度，表示兩相鄰標(biāo)準(zhǔn)單元間存在間距。(4)若存在間距，則在該相鄰的兩個(gè)標(biāo)準(zhǔn)單元相對(duì)的邊界處分別插入冗余多晶硅條陣列；若不存在間距，則該相鄰的兩個(gè)標(biāo)準(zhǔn)單元的邊界間共享地插入冗余多晶硅條陣列。(5)對(duì)插入冗余多晶硅條陣列后的版圖進(jìn)行檢查。在本實(shí)施例的對(duì)現(xiàn)有版圖填充冗余多晶硅條的插入方法，現(xiàn)有版圖中的版圖是指納米工藝下基于標(biāo)準(zhǔn)單元庫(kù)設(shè)計(jì)得到的版圖，該版圖已通過(guò)版圖設(shè)計(jì)規(guī)則檢查(DRC)和版圖與原理圖的一致性檢查(LVS);標(biāo)準(zhǔn)單元是一系列等高不等寬的基本數(shù)字邏輯單元，標(biāo)準(zhǔn)單元的版圖內(nèi)包括若干MOS管以及用于實(shí)現(xiàn)互連的金屬條，MOS管由有源區(qū)和多晶硅柵等構(gòu)成。在步驟(4)中，對(duì)存在間距的相鄰標(biāo)準(zhǔn)單元，在對(duì)其相對(duì)的邊界處分別插入冗余 多晶硅條陣列，所述的間距即指納米工藝下基于標(biāo)準(zhǔn)單元庫(kù)設(shè)計(jì)得到的版圖中相鄰標(biāo)準(zhǔn)單元間的間距。間距的步長(zhǎng)取決于標(biāo)準(zhǔn)單元庫(kù)屬性。所述的冗余多晶硅條陣列圖形包括多晶硅條寬度、條數(shù)和間距特征。插入的冗余多晶硅條陣列的位置應(yīng)滿足版圖設(shè)計(jì)規(guī)則要求的多晶硅與有源區(qū)的最小間距。通過(guò)調(diào)整冗余多晶硅條陣列的硅條寬度、硅條條數(shù)和硅條的間距，進(jìn)行光刻仿真得到最優(yōu)的冗余多晶硅條陣列圖形，使MOS管的溝道長(zhǎng)度在不同聚焦誤差下的變化值最小。在具體實(shí)施過(guò)程中，插入冗余多晶硅條陣列圖形后，除了冗余多晶硅條線寬不足的偽錯(cuò)誤外，不得引入新的違反版圖設(shè)計(jì)規(guī)則的錯(cuò)誤。綜上可得步驟⑷中，插入的冗余多晶硅條陣列的位置應(yīng)滿足版圖設(shè)計(jì)規(guī)則要求的多晶硅與有源區(qū)的最小間距；步驟(4)中，插入的冗余多晶硅條陣列的多晶硅線寬小于版圖設(shè)計(jì)規(guī)則所要求的最小線寬，其大體為版圖設(shè)計(jì)規(guī)則所要求的多晶硅最小線寬的十分之一。步驟(4)中，插入的冗余多晶硅條陣列的間距大體為冗余多晶硅條陣列的硅條寬度。步驟(4)中，插入的冗余多晶硅條陣列的條數(shù)的具體確定方式，可以根據(jù)上述插入的冗余多晶硅條陣列的間距以及硅條寬度所確定的范圍，進(jìn)行最優(yōu)選擇。
所述的檢查包括版圖設(shè)計(jì)規(guī)則檢查以及版圖與原理圖的一致性檢查。對(duì)插入冗余多晶硅條陣列后的版圖進(jìn)行檢查時(shí)屏蔽所插入的冗余多晶硅條線寬不足的錯(cuò)誤。將上述方法應(yīng)用于具體版圖的實(shí)施過(guò)程，如圖9所示，具體包括如下過(guò)程根據(jù)給定的已設(shè)計(jì)完成的版圖，首先提取出標(biāo)準(zhǔn)單元的位置信息，然后判斷兩相鄰標(biāo)準(zhǔn)單元間是否存在間距；如果兩相鄰標(biāo)準(zhǔn)單元間存在間距，如 圖9 (a)所示，則在兩個(gè)標(biāo)準(zhǔn)單元邊界處分別插入冗余多晶硅條陣列，即冗余多晶硅條陣列11以及冗余多晶硅條陣列12。如果兩相鄰標(biāo)準(zhǔn)單元間不存在間距，如圖9 (b)，則直接粘連，只需要插入一組冗余多晶硅條陣列，即13，該多晶硅條陣列可以被粘連的兩個(gè)標(biāo)準(zhǔn)單元所共享。冗余多晶硅條陣列的特征屬性來(lái)自于光刻仿真，針對(duì)不同的標(biāo)準(zhǔn)單元間距，通過(guò)光刻仿真構(gòu)建最優(yōu)的冗余多晶硅陣列圖形，使MOS管的溝道長(zhǎng)度隨聚焦誤差引起的變化減至最小。為了避免由于插入冗余多晶硅條陣列后原有版圖會(huì)引入違反版圖設(shè)計(jì)規(guī)則的錯(cuò)誤，要求標(biāo)準(zhǔn)單元內(nèi)的有源區(qū)至冗余多晶硅條陣列的間距滿足版圖設(shè)計(jì)規(guī)則的定義，因此冗余多晶硅的線寬應(yīng)小于版圖設(shè)計(jì)規(guī)則所要求的最小值。由于增加的冗余多晶硅條陣列是孤立的，不會(huì)影響原有集成電路功能，冗余多晶硅線寬不足的偽錯(cuò)誤在版圖設(shè)計(jì)規(guī)則檢查時(shí)可以忽略。最后，對(duì)插入冗余多晶硅條陣列后已完成優(yōu)化的版圖進(jìn)行DRC和LVS檢查，DRC檢查時(shí)將冗余多晶硅條線寬不足的偽錯(cuò)誤進(jìn)行屏蔽。在相鄰標(biāo)準(zhǔn)單元間插入冗余多晶硅條陣列后，由于對(duì)相鄰標(biāo)準(zhǔn)單元之間的光學(xué)臨近效應(yīng)影響進(jìn)行了屏蔽，使得處于標(biāo)準(zhǔn)單元邊界處的MOS管溝道長(zhǎng)度變化減小。因此，利用本發(fā)明方法對(duì)版圖進(jìn)行優(yōu)化后，能提高電路抵抗工藝波動(dòng)影響的能力，從而達(dá)到提高芯片參數(shù)成品率的目的。
權(quán)利要求
1.一種對(duì)現(xiàn)有版圖填充冗余多晶硅條陣列的插入方法，其特征在于，包括步驟 (1)提取標(biāo)準(zhǔn)單元的位置信息；所述的標(biāo)準(zhǔn)單元的位置信息即標(biāo)準(zhǔn)單元在版圖中的相對(duì)位置坐標(biāo)X和Y ; (2)基于提取的位置信息，對(duì)標(biāo)準(zhǔn)單元位置進(jìn)行排序； (3)判斷相鄰的標(biāo)準(zhǔn)單元是否存在間距； (4)若存在間距，則在該相鄰的兩個(gè)標(biāo)準(zhǔn)單元相對(duì)的邊界處分別插入冗余多晶硅條陣列； 若不存在間距，則該相鄰的兩個(gè)標(biāo)準(zhǔn)單元的邊界間共享地插入冗余多晶硅條陣列； (5)對(duì)插入冗余多晶硅條陣列后的版圖進(jìn)行版圖設(shè)計(jì)規(guī)則和版圖與原理圖的一致性檢查。
2.如權(quán)利要求I所述對(duì)現(xiàn)有版圖填充冗余多晶硅條陣列的插入方法，其特征在于，步驟(2)中，所述的對(duì)標(biāo)準(zhǔn)單元位置進(jìn)行排序，包括步驟 將Y坐標(biāo)值相同的標(biāo)準(zhǔn)單元排列于同一行內(nèi)；以及， 對(duì)同一行內(nèi)的標(biāo)準(zhǔn)單元根據(jù)X坐標(biāo)值的大小進(jìn)行排序。
3.如權(quán)利要求I所述對(duì)現(xiàn)有版圖填充冗余多晶硅條陣列的插入方法，其特征在于，步驟⑶中，所述判斷相鄰的標(biāo)準(zhǔn)單元是否存在間距基于如下方式相鄰標(biāo)準(zhǔn)單元的X坐標(biāo)值差等于左邊標(biāo)準(zhǔn)單元的寬度，表示兩相鄰標(biāo)準(zhǔn)單元間不存在間距；若相鄰標(biāo)準(zhǔn)單元的X坐標(biāo)值差大于左邊標(biāo)準(zhǔn)單元的寬度，表示兩相鄰標(biāo)準(zhǔn)單元間存在間距。
4.如權(quán)利要求I所述對(duì)現(xiàn)有版圖填充冗余多晶硅條陣列的插入方法，其特征在于，還包括步驟設(shè)定所述冗余多晶硅條陣列的硅條寬度、所包含的硅條條數(shù)以及硅條的間距。
5.如權(quán)利要求4所述對(duì)現(xiàn)有版圖填充冗余多晶硅條陣列的插入方法，其特征在于，所述冗余多晶硅條陣列的硅條寬度小于版圖設(shè)計(jì)規(guī)則所要求的多晶硅最小線寬。
6.如權(quán)利要求5所述對(duì)現(xiàn)有版圖填充冗余多晶硅條陣列的插入方法，其特征在于，所述冗余多晶硅條陣列的硅條寬度大體為版圖設(shè)計(jì)規(guī)則所要求的多晶硅最小線寬的十分之
7.如權(quán)利要求4所述對(duì)現(xiàn)有版圖填充冗余多晶硅條陣列的插入方法，其特征在于，所述冗余多晶硅條陣列的硅條的間距大體為冗余多晶硅條陣列的硅條寬度。
8.如權(quán)利要求4 7之一所述對(duì)現(xiàn)有版圖填充冗余多晶硅條陣列的插入方法，其特征在于，所述冗余多晶硅條陣列的插入位置應(yīng)滿足版圖設(shè)計(jì)規(guī)則要求的多晶硅與有源區(qū)的最小間距。
全文摘要
本發(fā)明公開(kāi)了一種對(duì)現(xiàn)有版圖填充冗余多晶硅條陣列的插入方法，包括步驟提取標(biāo)準(zhǔn)單元的位置信息；對(duì)標(biāo)準(zhǔn)單元位置進(jìn)行排序；判斷相鄰的標(biāo)準(zhǔn)單元是否存在間距；若存在間距，則在該相鄰的兩個(gè)標(biāo)準(zhǔn)單元相對(duì)的邊界處分別插入冗余多晶硅條陣列；若不存在間距，則該相鄰的兩個(gè)標(biāo)準(zhǔn)單元的邊界間共享地插入冗余多晶硅條陣列；以及，對(duì)插入冗余多晶硅條陣列后的版圖進(jìn)行版圖設(shè)計(jì)規(guī)則和版圖與原理圖的一致性檢查。本發(fā)明的方法基于現(xiàn)有的ASIC設(shè)計(jì)流程，對(duì)已完成設(shè)計(jì)的版圖進(jìn)行優(yōu)化，不需要修改標(biāo)準(zhǔn)單元庫(kù)，因此操作簡(jiǎn)單且與現(xiàn)有ASIC設(shè)計(jì)流程相兼容；本發(fā)明方法僅對(duì)現(xiàn)有版圖進(jìn)行微調(diào)，不影響版圖的LVS和DRC檢查，也不會(huì)增加版圖面積。
文檔編號(hào)G06F17/50GK102664142SQ20121011693
公開(kāi)日2012年9月12日 申請(qǐng)日期2012年4月19日 優(yōu)先權(quán)日2012年4月19日
發(fā)明者韓曉霞 申請(qǐng)人:浙江大學(xué)