專利名稱：半導體器件的制作方法
技術領域：
本發(fā)明涉及一種半導體器件，其能夠進行無線數據通信。此外，本發(fā)明還涉及一種其中僅接收數據或者僅傳輸數據的半導體器件。
背景技術：
近些年，由于被稱作普遍存在的信息社會，因此控制環(huán)境使得任何時候和任何地點只要他/她想，就能訪問信息網絡。在這種環(huán)境下，分開驗證技術吸引了注意，從而給每個對象分配ID(識別號碼)；因此，闡明對象歷程，并利于制造、管理等。特別是，使用能進行無線數據通信的半導體器件的RFID (射頻識別)技術，如RFID標簽(也稱作IC標簽、IC芯片、RF (射頻)標簽、無線標簽、電子標簽和應答器)已投入使用。將參考圖2說明能夠進行無線數據通信的半導體器件的一般結構。 能夠進行無線數據通信的半導體器件101包括天線102和半導體集成電路111。半導體器件101中的電路被分成模擬部分914和數字部分915。半導體集成電路111具有電路塊如高頻電路103、電源電路104、復位電路105，時鐘產生電路106、數據解調電路107、數據調制電路108、控制電路109以及存儲器電路110。電源電路104具有電路塊如整流電路112、存儲電容器113和恒壓電路114。接下來，將參考圖3的時序圖解釋如圖2中所示半導體器件101的操作。 從圖2中的天線102接收無線信號如圖3中的A’。通過圖2中的高頻電路103將無線信號A’輸入到電源電路104。在電源電路104中無線信號A’被輸入到整流電路112。輸入到整流電路112中的無線信號A’被整流并且通過存儲電容器113被進一步平滑。因此，第一高電源電勢(以下,稱作VDDH)通過電源電路104產生(圖3中的B’)。此外，電源電路104還通過恒壓電路114(圖3中的C’ )從VDDH產生第二高電源電勢(以下，稱作VDD)。VDD是低于VDDH的電勢。注意，在構成半導體集成電路111的多個電路中，低電源電勢(以下，稱作VSS)是共用的，且例如可使用GND。對應于VDD和VSS之間電勢差的第一DC電源電壓和對應于VDD和VSS之間電勢差的第二 DC電源電壓被提供到構成半導體集成電路111的該多個電路(模擬部分和數字部分)。第一 DC電源電壓是高于第二 DC電源電壓的電壓。電壓相互不同的兩個DC電源電壓(以下，還稱作兩種類型的DC電源電壓)通過電源電路104產生。此外，通過圖2中的高頻電路103被傳送到解調電路107的信號如圖3中的D’相似地被解調(解調信號911)。解調信號911被輸入到時鐘產生電路106，且時鐘產生電路106輸出時鐘912。而且，信號通過高頻電路103被輸入到復位電路105，且復位電路105輸出復位信號913。復位信號913、時鐘912和解調信號911被傳送到控制電路109。之后，被傳送到控制電路109的信號通過控制電路109被分析。根據被分析的信號，輸出存儲在存儲器電路110中的信息。從存儲器電路110輸出的信息通過控制電路109編碼。而且，被編碼的信號被輸入到數據調制電路108中并通過天線102以無線信號被傳送。其中使用所接收的無線信號產生兩種DC電源電壓的結構在例如參考文獻I :日本專利申請?zhí)亻_No. 2002-319007中有描述。

發(fā)明內容
在能夠進行無線數據通信的半導體器件101中，不向數據解調電路107提供VDD，且從數據解調電路107輸出的解調信號911的電壓幅度幾乎與VDDH和VSS之間的電勢差相同。另一方面，時鐘產生電路106和控制電路109被提供有作為高電源電勢的VDD。此夕卜，在時鐘產生電路106和控制電路109中，輸入信號中的一個是解調信號911。由此，在時鐘產生電路106和控制電路109中，作為輸入信號中一個的解調信號911的電壓幅度不同于所提供的電源電壓(第二 DC電源電壓對應于VDD和VSS之間的電勢差)。因此，輸入信號和電路中(時鐘產生電路106和控制電路109)信號的電壓幅度和脈沖寬度是不同的，或者在時鐘產生電路106和控制電路109中，所輸入信號和所輸出信號 的電壓幅度和脈沖寬度是不同的。例如，時鐘產生電路106和控制電路109中的輸入信號(對應于解調信號911)的脈沖寬度稱作Tl (圖3中的D’)。在時鐘產生電路106和控制電路109中的信號或者時鐘產生電路106和控制電路109的輸出信號中電壓幅度變成VDD和VSS之間的電勢差，與圖3中的E’相似，且脈沖寬度變成Tl+a (a是非0的數字)。在如圖2中所示半導體器件101中，模擬部分的電路被提供有第一 DC電源電壓(對應于VDDH和VSS之間的電勢差)，并且數字部分的電路被提供有第二 DC電源電壓(對應于VDD和VSS之間的電勢差)，其電壓幅度低于第一 DC電源電壓的電壓幅度?？紤]自被提供有高電源電壓的電路(使用第一 DC電源電壓作為電源電壓的電路)的輸出輸入到被提供有低電源電壓的電路(使用第二 DC電源電壓作為電源電壓的電路)中的情況。在這種情況下，如果脈沖寬度Tl的信號輸入到被提供有地電源電壓的電路中，則自該電路輸出的信號在脈沖下降時具有延遲，該脈沖寬度變成Tl+a (a >0)。另一方面，考慮自被提供有低電源電壓的電路(使用第二 DC電源電壓作為電源電壓的電路)的輸出輸入到被提供有高電源電壓的電路(使用第一 DC電源電壓作為電源電壓的電路)中的情況。在這種情況下，如果脈沖寬度Tl的信號輸入到被提供有高電源電壓的電路中，則自該電路輸入的信號在上升時具有延遲；由此，脈沖寬度成為Tl+a (a <0)。與類似于圖3中D’的輸入信號的脈沖寬度Tl不同的是，將主要描述在時鐘產生電路106和控制電路109中的信號或者時鐘產生電路106和控制電流109中的輸出信號的脈沖寬度變成與圖3中的E’相似的Tl+a的原因。通常，在電壓幅度不同的兩個信號中，其中一個信號的“0”和“I”轉換的電勢不同于其中另一信號的“0”和“I”轉換的電勢。因此，例如，當電路通過使用這兩個信號中的一個作為輸入信號且使用與另一信號的電壓幅度相同的電壓作為電源電壓來操作時，與電路通過使用輸入信號和具有相同電壓幅度的電源電壓操作的情況相比，輸出信號的“0”和“I”轉換的時序也改變了。由此，輸出信號的脈沖寬度也改變。如上所述，當作為輸入信號中一個的解調信號911的電壓幅度不同于在時鐘產生電路106和控制電路109中提供的電源電壓時，輸入信號和電路中信號的電壓幅度和脈沖寬度不同，或者輸入信號和輸出信號的電壓幅度和脈沖寬度是不同的。根據上述原因，圖3中D’解調信號的脈沖寬度(Tl)不同于圖3中E’輸出信號的脈沖寬度(Tl+a )。在能夠進行無線數據通信的半導體器件中，信號的脈沖寬度通過標準確定，且半導體器件101可能出錯或者半導體器件101不響應的這種故障在信號脈沖寬度極為不同的情況下發(fā)生?？紤]到上述情況，本發(fā)明的目的是防止錯誤或故障，如由于能夠進行無線數據通信的半導體器件中脈沖寬度差別大導致的不響應。為了解決上述問題，在進行無線數據通信的半導體器件中，電平轉移電路被提供于其中輸出電壓幅度幾乎與第一 DC電源電壓相同的信號的電路和被提供有第二 DC電源電壓的電路之間，在本發(fā)明中，該第二 DC電源電壓的電壓幅度低于第一 DC電源電壓的電壓幅度。注意，電平轉移電路被提供有第一 DC電源電壓和第二 DC電源電壓。注意，本發(fā)明不限于進行無線數據通信的半導體器件，且也可替換地采用僅進行無線數據接收的半導體器件或僅進行無線數據傳送的半導體器件。
特別是，在進行無線數據通信的半導體器件中，電平轉移電路被提供于數據解調電路和傳送其數據解調電路輸出的信號(解調信號)的電路(以下，也稱作電路塊)之間。該電路塊涉及多個電路的組，其中作為整體實現了預定功能。注意，本發(fā)明不限于進行無線數據通信的半導體器件，可以替換地采用僅進行無線數據接收的半導體器件。因此，使解調信號的電壓幅度和脈沖寬度幾乎等于在每一個電路塊中的信號的電壓幅度和脈沖寬度，將解調信號傳送到每個電路塊，或者使解調信號的電壓幅度和脈沖寬度幾乎等于自每個電路塊輸出的信號的電壓幅度和脈沖寬度。例如，在解調信號被傳送到的電路是控制電路的情況下，采用以下結構。半導體器件包括解調無線信號的數據解調電路，輸入數據解調電路的輸出信號的電平轉移電路，和輸入電平轉移電路的輸出的控制電路。數據解調電路的輸出信號的電壓幅度變成與第一DC電源電壓的相同。電平轉移電路被提供有第一 DC電源電壓和第二 DC電源電壓，其電壓幅度低于第一 DC電源電壓的幅度。控制電路被提供有第二 DC電源電壓。被輸入到電平轉移電路中的輸入信號是數據解調電路的輸出信號；因此，電壓幅度與第一 DC電源電壓的相同。在轉換之后，電平轉移電路輸出輸入信號的電壓幅度。因此，從電平轉移電路輸出的信號的電壓幅度與第二 DC電源電壓的相同。在進行無線數據通信的半導體器件中，使解調信號的電壓幅度和脈沖寬度幾乎等于每個電路塊中的信號的電壓幅度和脈沖寬度，或者使解調信號的電壓幅度和脈沖寬度幾乎等于自每個電路塊輸出的信號的電壓幅度和脈沖寬度。因此，與常規(guī)半導體器件相比，可以獲得其中防止錯誤或故障如不響應、并且能精確傳送存儲在存儲器電路中的信息的半導體器件。


圖I是說明根據本發(fā)明的實施例模式I和實施例模式2的圖；圖2是說明常規(guī)結構的圖；圖3是說明常規(guī)結構的圖；圖4是說明根據本發(fā)明的實施例模式2的圖；圖5A至5C均是說明根據本發(fā)明的實施例模式3的圖；圖6是說明根據本發(fā)明的實施例模式4的圖7A至7D均是說明根據本發(fā)明的實施例模式5的圖；圖8A和8B均是說明根據本發(fā)明的實施例的圖；圖9A至9E均是說明根據本發(fā)明的實施例的圖；圖IOA至IOD均是說明根據本發(fā)明的實施例模式5的圖；圖IlA至IlC均是說明根據本發(fā)明的實施例模式6的圖；圖12A和12B均是說明用于引出布線的方法的圖；圖13是說明根據本發(fā)明的實施例模式7的圖；圖14A至14E均是說明根據本發(fā)明的實施例模式7的圖；圖15A和15B均是說明根據本發(fā)明的實施例模式8的圖；·圖16A和16B均是說明根據本發(fā)明的實施例模式8的圖；圖17A和17B均是說明根據本發(fā)明的實施例模式8的圖。
具體實施例方式以下將參考

本發(fā)明的實施例模式。然而，容易理解，各種改變和改進對于本領域技術人員都是明顯的。因此，除非這種改變和改進脫離了本發(fā)明的范圍，否則都應認為其包括在此。注意，在不同圖中，以下將描述的本發(fā)明結構中的相同部分通過相同的參考
數字表示。(實施例模式I)在實施例模式I中，將描述根據本發(fā)明的能夠進行無線數據通信的半導體器件的結構以及該半導體器件的操作。首先，根據本發(fā)明的能夠進行無線數據通信的半導體器件的結構于圖I中示出。半導體器件201具有天線202和半導體集成電路211。在半導體器件201中的電路被分成為模擬部分和數字部分。作為天線202,可使用偶極天線、貼片天線(patch antenna)、環(huán)形天線和八木天線(Yagi antenna)中的任一種。此外，作為在天線202中傳送和接收無線信號的方法，可使用電磁耦合方法、電磁感應方法和電磁波方法中的任一種。半導體集成電路211具有電路塊，如高頻電路203、電源電路204、復位電路205、時鐘產生電路206、電平轉移電路215、數據解調電路207、數據調制電路208、控制電路209和存儲器電路210。電源電路204具有電路塊，如整流電路212、存儲電容器213和恒壓電路214。模擬部分904包括天線202、高頻電路203、電源電路204、復位電路205、時鐘產生電路206、電平轉移電路215、數據解調電路207、數據調制電路208等，且數字部分905包括控制電路209、存儲器電路210等。接下來，將說明半導體器件201的操作。通過天線202接收的無線信號通過高頻電路203被傳送到每一個電路塊。通過高頻電路203被傳送到電源電路204中的信號被輸入到整流電路212。通過存儲電容器213整流并進一步平滑信號。因此，產生第一高電源電勢(VDDH)。VDDH輸入到恒壓電路214且產生第二高電源電勢(VDD)。VDD是低于VDDH的電勢。
注意，在構成半導體集成電路211的多個電路塊的DC電源電壓中，低電源電勢(以下稱作VSS)是共用的，且GND可用于VSS。對應于VDDH和VSS之間的電勢差的第一 DC電源電壓和對應于VDD和VSS之間的電勢差的第二 DC電源電壓被提供到構成半導體集成電路211的該多個電路塊(模擬部分904和數字部分905)。第一 DC電源電壓是高于第二DC電源電壓的電壓。電壓相互不同的多個DC電源電壓(以下稱作多種類型的DC電源電壓)通過電源電路204產生。此外，解調通過高頻電路203被傳送到數據解調電路207中的信號(解調信號921)。而且，解調信號921被傳送到電平轉移電路215。而且，信號通過高頻電路203被輸入到復位電路205，并且復位電路205輸出復位信號903。在此，電平轉移電路215、時鐘產生電路206和控制電路209均被提供有第二 DC電源電壓(對應于VDD和VSS之間的電勢差)。此外，電平轉移電路215也被提供有第一 DC電源電壓(對應于VDDH和VSS之間的電勢差)。解調信號921的電壓幅度等于或者高于電平轉移電路215的輸出信號的電壓幅 度。解調信號921被電平移動，以使電壓幅度通過電平轉移電路215降低，并被傳送到時鐘產生電路206和控制電路209。在時鐘產生電路206和控制電路209中，輸入通過電平轉移電路215使電壓幅度變成幾乎與第二 DC電源電壓(對應于VDD和VSS之間的電勢差)相同的信號(電平轉移解調信號901)。換句話說，通過將解調信號轉換成電壓幅度幾乎與第二 DC電源電壓(VDD和VSS之間的電勢差)相同的信號(電平轉移解調信號901)，電平轉移電路215輸出解調信號。電平移動解調信號901被輸入到時鐘產生電路206，且時鐘產生電路206輸出時鐘902。復位信號903、時鐘902和電平移動解調信號901被傳送到控制電路209。在時鐘產生電路206和控制電路209中的信號的電壓幅度或者從時鐘產生電路206和控制電路209輸出的信號的電壓幅度與所提供的電源電壓具有一些差別(第二 DC電源電壓對應于VDD和VSS之間的電勢差)。因此，在時鐘產生電路206和控制電路209中，可防止輸入信號的脈沖寬度和電路中信號脈沖寬度之間或者輸入信號的脈沖寬度和輸出信號的脈沖寬度之間有大的差別。在使用根據本發(fā)明的半導體器件的無線通信系統(tǒng)中，可使用半導體器件201、已知結構的讀/寫器、連接到讀/寫器的天線以及用于控制讀/寫器的控制端子。半導體器件201和連接到讀/寫器的天線的通信方法是單向通信或者雙向通信，并且也可使用空分多址方法、極化分割復用存取(polarization division multiplex access)方法、頻分多址方法、時分多址方法、碼分多址方法以及正交頻分復用方法。無線信號是其中調制載波的信號。調制載波是模擬調制或者是數字調制，其可以是幅度調制、相位調制、頻率調制和光譜擴散中的任一種。載波的頻率能采用300GHz或更高且3THz或更低的亞毫米波、30GHz或更多且低于300GHz的極高頻率波、高于3GHz且低于30GHz的微波、300MHz或更高且低于3GHz的超高頻率波、30MHz或更高且低于300MHz的很高頻率波、3MHz或更高且低于30MHz的高頻率波、300kHz或更高且低于3MHz的中頻率波、30kHz或更高且低于300kHz的長頻率波、以及3kHz或更高且低于30kHz的很長頻率波中的任一種。作為存儲器電路210，可使用DRAM(動態(tài)隨機存取存儲器)、SRAM(靜態(tài)隨機存取存儲器)、FeRAM (鐵電隨機存取存儲器)、掩模ROM (只讀存儲器)、EPROM (電可編程只讀存儲器)、EEPROM(電可擦除可編程只讀存儲器)或者快閃存儲器。根據上述結構，在根據本發(fā)明能夠進行無線數據通信的半導體器件中，與常規(guī)半導體器件相比，能防止錯誤或故障如不響應，并且能精確傳送存儲器電路中存儲的信息。(實施例模式2)在實施例模式2中，根據本發(fā)明的具有圖I中所示結構的半導體器件的操作可參考圖4中的時序表說明。從圖I中的天線202接收與圖4中的A相似的無線 信號。無線信號A經由圖I中的高頻電路203被傳送到電源電路204。傳送到電源電路204的無線信號被輸入到整流電路212。因此，通過存儲電容器213整流且進一步平滑無線信號A。之后，產生與圖4中的B相似的第一高電源電勢(VDDH)。第一高電源電勢(VDDH)被輸入到恒壓電路214以產生與圖4中的C相似的第二高電源電勢(VDD)。此外，經由圖I中的高頻電路203被傳送到數據解調電路207的信號與圖4中的D相似地被解調(解調信號921)。而且，解調信號921被傳送到電平轉移電路215。在此，電平轉移電路215、時鐘產生電路206和控制電路209均被提供有與圖4中的C相似的電源電壓(第二 DC電源電壓與VDD和VSS之間的電勢相對應)。此外，電平轉移電路215還提供有第一 DC電源電壓(與VDDH和VSS之間的電勢差相對應)。注意，解調信號921的脈沖寬度根據所接收信號(從天線202接收的無線信號)而不同且不是恒定的。在圖4中，解調信號921的脈沖寬度稱作Tl。此外，解調信號921的電壓幅度幾乎與和圖4中的D相似的VDDH和VSS之間的電勢差相同。接下來，通過電平轉移電路215被電平移動以降低解調信號921的電壓幅度的信號(圖4中的E :對應于圖I中的電平轉移解調信號901)被傳送到時鐘產生電路206和控制電路209。在圖4中的信號中，電壓幅度是VDD和VSS之間的電勢差且脈沖寬度幾乎是Tl。在時鐘產生電路206和控制電路209中信號的電壓幅度或者子時鐘產生電路206和控制電路209的輸出信號的電壓幅度與所提供的電源電壓(VDD和VSS之間的電勢差)幾乎不具有差別。因此，在時鐘產生電路206和控制電路209中可防止在所輸入信號的脈沖寬度和電路中信號脈沖寬度之間或者在所輸入信號的脈沖寬度和所輸出信號的脈沖寬度之間大的差別。根據上述結構，在根據本發(fā)明能夠進行無線數據通信的半導體器件中，與常規(guī)半導體器件相比，能防止錯誤或故障如不響應并能夠精確傳送在存儲器電路中存儲的信息。該實施例模式能通過與實施例模式I的任意組合來實施。(實施例模式3)在實施例模式3中，將說明作為根據本發(fā)明的半導體器件的結構元件的電平轉移電路。電平轉移電路的實例于圖5A中示出。在圖5A中，電平轉移電路具有為N溝道晶體管的晶體管501、502和503和為P溝道晶體管的晶體管504、505、506、507和508。晶體管501和502的每一個中的源極被提供有低電源電勢(VSS)。晶體管501的漏極連接到晶體管504的漏極和晶體管507的柵極。晶體管504的源極連接到晶體管506的漏極。晶體管506和507的源極連接到晶體管506的漏極。晶體管506和507的源極被提供有第二高電源電勢(VDD)。晶體管507的漏極連接到晶體管505的源極。晶體管505的漏極連接到晶體管506的柵極和晶體管502的漏極。相互連接的晶體管501和504的柵極連接到晶體管508和503的漏極。晶體管508的源極被提供有第一高電源電勢(VDDH)，且晶體管503的源極被提供有低電源電勢(VSS)。晶體管502、503、505和508的柵極相互連接，其用作電平轉移電路的輸入。此外，晶體管501和504的漏極以及晶體管507的柵極用作電平轉移電路的輸出。注意，電平轉移電路不限于圖5A中示出的電路。電路名稱不限于電平轉移電路?？刹捎萌我环N電路結構，只要電路在輸入信號和輸出信號之間具有不同電壓幅度，且輸入信號的電壓幅度通過電平轉移至與提供到電路的電源電壓相同的電壓幅度而輸出。 在圖5A中的電平轉移電路中，當輸入信號的電壓幅度的計算結果是5V時，VDDH是 5V，VDD是3V，且VSS是GND (OV)的計算結果于圖5B和5C中示出。在圖5B中，輸入信號的電壓幅度是5V，周期是大約s (大約s+大約S)，且頻率是大約20kHz。在圖5C中，輸出信號的電壓幅度是3V，且周期和頻率幾乎與輸入信號的那些相同。換句話說，幾乎不改變輸入信號和輸出信號的脈沖寬度，輸出信號的電壓幅度幾乎與提供給電路的電源電壓的相同。從數據解調電路207輸出的解調信號被轉換成具有小電壓幅度的信號，并通過電平轉移電路215被傳送到時鐘產生電路206和控制電路209，如上所述。由此，時鐘產生電路206和控制電路209中信號的電壓幅度和自時鐘產生電路206和控制電路209的輸出信號的電壓幅度與所提供的電壓幅度幾乎不具有差別(對應于VDD和VSS之間的電勢差)。因此，在時鐘產生電路206和控制電路209中能防止所輸入信號的脈沖寬度和電路中信號的脈沖寬度之間或者所輸入信號的脈沖寬度和所輸出信號的脈沖寬度之間大的差別。根據上述結構，在根據本發(fā)明能夠進行無線數據通信的半導體器件中，與常規(guī)半導體器件相比，能防止錯誤或故障如不響應并且能精確傳送存儲器電路中存儲的信息。該實施例模式能通過與實施例模式I和2任意組合來實施。(實施例模式4)在實施例模式4中，將說明用于制造根據本發(fā)明的半導體器件的掩模布局。用于制造根據本發(fā)明的能夠進行無線數據通信的半導體器件的部分掩模布局于圖6中示出。圖6中示出的掩模布局對應于實施例模式3中示出的圖5A的電路圖。在圖6中，與圖5A中那些相同的部分通過相同參考數字表示。注意，作為掩模布局，典型地示出了與其每一個是晶體管的有源層的半導體層(半導體層6601和6602)、作為柵電極的第一導電層6603、作為連接到源極或漏極的電極或布線的第二導電層6604以及連接半導體層和第二導電層6604的接觸孔6605。半導體層6601是P溝道晶體管的有源層，且半導體層6602是N溝道晶體管的有源層。圖6中所示掩模布局的特征在于以步進方式切去電極或布線的角(典型示出角6001、6002、6003和6004)。步進削角(stepped chamfer)是10 u m或更少，或者是布線線寬的1/5或更多且1/2或更少的長度。掩模圖案使用該掩模布局制造并且使用掩模圖案進行導電膜的蝕刻處理以形成電極或布線。因此，能獲得其中切去電極或布線圖案的角的形狀。注意，可進一步圓化電極或布線圖案的角。換句話說，通過適當設置曝光條件和蝕刻條件，布線的圖案形狀可較掩模布局更平滑。由此，形成其中角變圓的布線。當在布線和電極中平滑并圓化了彎曲部分或線寬變化部分的角時，存在以下影響。當通過切去凸部(圖6中的角6002)進行使用等離子體的干法蝕刻時，能抑制由于放電導致的精細顆粒產生。即使產生精細顆粒，在清洗時也能防止精細顆粒聚集在該角處，并且能通過切去凸部冼掉精細顆粒。由此，可解決在制造工藝中精細顆?；蚧覊m的問題并提高產量。盡管使用第一導電層6603和第二導電層6604形成的電極和布線的部分角被切去的結構于圖6中示出，但是本發(fā)明不限于此。還可以將上述削角結構用于所有角。此外，還可以將上述削角結構用于使用其它導電層形成的電極和布線。而且，在根據本發(fā)明的半導體器件的另一電路制造中以及電平轉移電路中也可以采用布線和電極的上述結構。
該實施例模式可通過與實施例模式I至3的任意組合實施。(實施例模式5)在實施例模式5中，將參考圖7A至7D、圖IOA至IOD和圖12A和12B說明根據本發(fā)明的能夠進行無線數據通信的半導體器件的制造工藝。圖7A至7D示出了圖I中所示的半導體器件201中天線202的結構實例。天線202能以兩種方式提供。圖7A和7C示出了一種方式(以下，稱作第一天線結構)而圖7B和7D示出了另一種方式(以下，稱作第二天線結構)。圖7C對應于沿著圖7A中的A-A’取得的截面圖，圖7D對應于沿著圖7B中的B-B ’取得的截面圖。在第一天線結構中，天線202被提供于設有多個元件(以下，稱作元件組601)的襯底600上方(見圖7A和7C)。元件組601形成了除了根據本發(fā)明的半導體器件的天線之外的電路。元件組601包括多個薄膜晶體管。在所示出的結構中，將用作天線202的導電膜提供在與連接到元件組601中的薄膜晶體管的源極或漏極的布線相同的層中。然而，用作天線202的導電膜被提供在與元件組601中的薄膜晶體管的柵電極664相同的層中，或者在被提供以覆蓋元件組601的絕緣膜上方。在第二天線結構中，端子部分602被提供在設有元件組601的襯底600上方。之后，被提供在作為不同于襯底600的襯底的襯底610上方的天線202連接到端子部分602(見圖7B和7D)。在所示出的結構中，連接到元件組601中的薄膜晶體管的源極或漏極的部分布線用作端子部分602。之后，被提供有天線202的襯底600和襯底610相互附著以便于在端子部分602處連接。導電顆粒603和樹脂604被提供在襯底600和襯底610之間。天線202和端子部分602通過導電顆粒603電連接。將說明元件組601的結構和制造方法。大量形成在大襯底上方且稍后將通過切割完成分割的元件組601可以被便宜地提供。作為襯底600，例如，可使用玻璃襯底如硼硅酸鋇玻璃和硼硅酸鋁玻璃、石英襯底、陶瓷襯底等。此外，也可使用在其上方將形成絕緣膜的半導體襯底。也可使用由合成樹脂形成的具有柔性的襯底，如塑料。襯底表面可通過CMP方法等拋光來平坦化。而且，還可以使用通過拋光玻璃襯底、石英襯底或半導體襯底薄薄地形成的襯底。作為提供于襯底600上方的基膜(base film) 661，可使用絕緣膜如氧化硅、氮化硅或氧氮化硅?；?61能防止包含在襯底600中的堿金屬如Na或堿土金屬分散到半導體層662中，并不利地影響薄膜晶體管的特性。在圖7A至7D中，基膜661由單層形成；然而，其可由兩層或更多層形成。注意，當雜質擴散不是大問題的時候，不總是需要提供基膜661，如使用石英襯底的情況。注意，可以將高密度等離子體直接施加到襯底600的表面。高密度等離子體例如通過使用2. 45GHz的高頻產生。注意，使用具有IO11至IO13CnT3的電子密度、2eV或更小的電子溫度和5eV或更小的離子能量的高密度等離子體。以這種方式，以低電子溫度為特征的高密度等離子體具有低動能的有源種類；因此，與常規(guī)等離子體處理相比能形成具有較少等離子體損傷和缺陷的膜。等離子體可通過使用利用射頻激勵的等離子體處理裝置產生，該射頻激勵采用徑向縫隙天線。產生射頻的天線和襯底600以20至80mm(優(yōu)選20至60mm)的距離來放置。通過在含有氮(N)和稀有氣體(含有He、Ne、Ar、Kr和Xe中的至少一種)的氣氛、含有氮、氫(H)和稀有氣體的氣氛、或者含有氨(NH3)和稀有氣體的氣氛中進行高密度等離子體處理，可以氮化襯底600的表面。在襯底600由玻璃、石英、硅晶片等形成的情況下，在含有氮化硅作為主要成分的襯底600的表面上方形成的氮化物層可用作阻擋層，以抵抗從 襯底600側擴散的雜質。氧化硅膜或氮氧化硅膜可通過等離子體CVD方法形成在氮化物層上方以用作基膜661。通過將相似的高密度等離子體處理應用到由氧化硅或氮氧化硅形成的基膜661的表面，可氮化該表面和自該表面I-IOnm的深度。由于該極其薄的氮化硅層用作阻擋層且對形成于其上的半導體層662具有較小的應力，因此其是有利的。能將結晶半導體膜或非晶半導體膜用作半導體層662。而且，也可使用有機半導體膜。結晶半導體膜可通過結晶化非晶半導體膜獲得?？蓪⒓す饨Y晶化方法、使用RTA或退火爐的熱結晶化方法、使用促進結晶化的金屬元素的熱結晶化方法等用作結晶化方法。半導體層662包括溝道形成區(qū)662a和一對雜質區(qū)662b,將賦予導電性的雜質兀素添加至所述雜質區(qū)662b。在此所示出的是其中以比向雜質區(qū)662b低的濃度向其添加雜質元素的低濃度雜質區(qū)662c被提供在溝道形成區(qū)662a和該對雜質區(qū)662b之間的結構；然而，本發(fā)明不限于此。不一定提供低濃度雜質區(qū)662c。注意，半導體層662和與這些半導體層同時形成的布線優(yōu)選被引導(lead)，以使當從垂直于襯底600的頂表面的方向3005上看時，角被圓化。圖12A和12B是示出引導布線的方法的示意圖。圖中布線3011與半導體層662同時形成。圖12A示出了引導布線的常規(guī)方法。圖12B示出了本發(fā)明引導布線的方法。本發(fā)明的布線3011的角部分1502a與常規(guī)布線3011的角部分1501a相比被圓化了。如實施例模式4中示出的掩模布局可用于圓化角部分。圓化的角部分可防止灰塵等殘留在布線的角部分。以這種方式，可減少由灰塵導致的半導體器件的缺陷并且能提高產量。賦予導電性的雜質元素可添加到薄膜晶體管的溝道形成區(qū)662a中。以這種方式，能控制薄膜晶體管的閾值電壓。由氧化硅、氮化硅、氧氮化硅等形成的單層或多層的疊層可用作第一絕緣膜663。在這種情況下，于氧化氣氛或氮化氣氛中將高密度等離子體施加于第一絕緣膜663的表面；因此，可氧化或氮化第一絕緣膜663使其變致密。高密度等離子體例如通過使用2. 45GHz的高頻產生，如上所述。注意，可使用具有電子密度為IO11至1013/cm3或更多且電子溫度為2eV或更小，以及離子能量為5eV或更小的高密度等離子體。通過使用利用射頻激勵的等離子體處理裝置產生等離子體，該射頻激勵采用徑向縫隙天線。在產生高密度等離子體的裝置中，產生射頻的天線和襯底600以20至80mm(優(yōu)選，20至60mm)的距離來放置。在形成第一絕緣膜663之前，半導體層662的表面可以通過對半導體層662和半導體層660的表面施加高密度等離子體處理而被氧化或氮化。此時，通過在氧化氣氛或氮化氣氛中于300至450°C的溫度下對襯底600進行處理，能與形成于其上的第一絕緣膜663形成有利界面。作為氮化氣氛，可使用含有氮(N)和稀有氣體(含有He、Ne、Ar、Kr和Xe中的至少一種)的氣氛、含有氮、氫⑶和稀有氣體的氣氛或者含有氨(NH3)和稀有氣體的氣氛。作為氧化氣氛，可使用含有氧(0)和稀有氣體的氣氛、含有氧、氫(H)和稀有氣體的氣氛或者含有一氧化二氮(N2O)和稀有氣體的氣氛。作為柵電極664，可使用Ta、W、Ti、Mo、Al、Cu、Cr、和Nd中的一種元素或者含有多·種上述元素的合金或化合物。替換地，可采用由這些元素、其合金或化合物形成的單層結構或疊層結構。在圖中，柵電極664具有兩層結構。注意,柵電極664和與柵電極664同時形成的布線優(yōu)選被引導使得當從垂直于襯底600頂表面的方向3005上看時，其角部分被圓化。柵電極664和布線可與圖12B中所示方向相似地被引導?？墒褂脤嵤├Ｊ?中所示的掩模布局，以圓化角部分。柵電極664和與柵電極664同時形成的布線在圖中不出為布線3012。通過圓化本發(fā)明的布線3012的角部分1502b，與常規(guī)布線3012的角部分1501b相比，能防止灰塵等殘留在布線的角部分上。以這種方式，能減少由灰塵導致的半導體器件的缺陷并提聞廣量。薄膜晶體管由半導體層662、柵電極664和第一絕緣膜663形成，該第一絕緣膜663用作半導體層662和柵電極664之間的柵極絕緣膜。在該實施例模式中，薄膜晶體管具有頂柵結構；然而，其可以是在半導體層下方具有柵電極的底柵晶體管，或者是在半導體層上方和下方都具有柵電極的雙柵晶體管。希望第二絕緣層667是絕緣膜，如具有阻擋特性的氮化硅膜，以阻擋離子雜質。第二絕緣膜667由氮化硅或氮氧化硅形成。第二絕緣膜667用作防止半導體層662污染的保護膜。通過在沉積第二絕緣膜667之后引入氫氣并施加上述高密度等離子體處理，可氫化第二絕緣層667。替換地，可通過引入氨(NH3)氮化并氫化第二絕緣層667。另外，可通過與氫氣一起引入氧、一氧化二氮(N2O)等進行氧化氮化處理和氫化處理。通過用該方法進行氮化處理、氧化處理或氧化氮化處理，能使得第二絕緣層667的表面致密。以這種方式，增強了作為保護膜的第二絕緣層667的功能。當在400至450°C施加熱處理時，引入到第二絕緣膜667中的氫被釋放出來，從而能氫化半導體層662。注意，能與使用第一絕緣膜663的氫化組合進行該氫化。第三絕緣層665由無機絕緣膜或有機絕緣膜的單層結構或疊置結構形成。作為無機絕緣膜，可使用由CVD方法形成的氧化硅膜、通過SOG (旋涂玻璃)形成的氧化硅膜等。作為有機絕緣膜，可使用由聚酰亞胺、聚酰胺、BCB(苯并環(huán)丁烯)、丙烯酸、正光敏有機樹脂、負光敏有機樹脂等形成的膜。第三絕緣膜665可由金屬形成，該金屬具有由硅(Si)和氧(0)的鍵形成的框架結構。將至少含有氫(如烷基或芳香烴)的有機基團用作該材料的取代基。替換地，可將氟代基用作取代基。進一步替換地，可將氟代基和至少含有氫的有機基團用作取代基。作為布線666，可使用Al、Ni、W、Mo、Ti、Pt、Cu、Ta、Au、和Mn中的一種元素或者含有多種這些元素的合金。替換地，可采用這些元素或其合金形成的單層結構或疊置結構。在圖中，布線666具有單層結構。注意，布線666優(yōu)選被引導使得當從垂直于襯底600的頂表面的方向3005上看時其角部分是圓化的。布線666與圖12B中所示方法相似地被引導。使用實施例模式4中所示掩模布局以圓化角部分。將布線666示出為圖中的布線3013。通過圓化本發(fā)明的布線3013的角部分1502c，與常規(guī)布線3013的角部分1501c相比，能防止灰塵等殘留在布線的角部分處。以這種方式，可減少由灰塵導致的半導體器件的缺陷并提高產量。在圖7A和7C中所示的結構中，布線666用作連接到薄膜晶體管的源極和漏極的布線并且也用作天線202。在圖7B和7D中所示的結構中，布線666用作連接到薄膜晶體管的源極和漏極的布線并且還用作端子部分602。在圖12A和12B中，示出了連接布線666和薄膜晶體管的源極和漏極的接觸孔3014。
注意,天線202能通過使用含納米顆粒如Au、Ag和Cu的導電膠的液滴泄放方法形成。液滴泄放方法是通過泄放液滴形成圖案的方法的共同術語，如噴墨方法或分配方法，其優(yōu)點在于改善了材料的利用效率等。在圖7A和7C中示出的結構中，第四絕緣層668形成于布線666上方。作為第四絕緣膜668，能使用無機絕緣膜或有機絕緣膜的單層結構或疊置結構。第四絕緣膜668用作天線202的保護層?？梢园凑赵瓨邮褂眯纬捎谝r底600上方的元件組601 (見圖10A);然而，元件組601從襯底600剝離(見圖10B)并附著到柔性襯底701 (見圖10C)。柔性襯底701具有柔性，對于其可使用由聚碳酸酯、聚芳酯、聚醚砜等形成的塑料襯底、陶瓷襯底等。通過(A)在襯底600和元件組601之間預先提供剝離層并通過使用蝕刻劑去除剝離層，(B)通過使用蝕刻劑部分去除剝離層并從襯底600物理地剝離元件組601，或(C)機械地去除其上方形成元件組601的具有高熱阻的襯底600或者通過用溶液或氣體蝕刻將其去除，將元件組601從襯底600剝離。注意，物理剝離對應于通過外部應力剝離，例如，通過從管嘴吹出的風壓、超聲波等。上述方法(A)和(B)通過在具有高熱阻的襯底600和元件組601之間提供金屬氧化物膜和借助結晶化弱化金屬氧化物膜以剝離元件組601，或者通過在具有高熱阻的襯底600和元件組601之間提供含有氫的非晶硅膜和借助激光照射或蝕刻去除非晶硅膜以剝離元件組601，來具體實現。已經剝離的元件組601通過使用商業(yè)化粘著劑附著到柔性襯底701，該粘著劑例如是基于環(huán)氧樹脂的粘著劑或樹脂添加劑。當元件組601附著到其上方形成天線的柔性襯底701上以使元件組601和天線電連接時，完成薄、重量輕并且當下降時能抗振的半導體器件(見圖10C)。當使用柔性襯底701時，提供便宜的半導體芯片。此外，由于柔性襯底701具有柔性，因此其能夠附著到彎曲表面或不規(guī)則表面且能實現多種應用。例如，作為本發(fā)明的半導體器件的一種模式的無線標志720例如能緊緊附著到例如表面上，該表面例如是藥瓶中的一種(見圖10D)。而且，通過重新利用襯底600，能以低成本制造半導體器件。
該實施例模式能通過與實施例模式I至4的任意組合來實施。(實施例模式6)該實施例模式中，將參考圖IlA至IlC說明根據本發(fā)明的具有柔性結構的半導體器件。圖IlA中，半導體器件包括柔性保護層801、包括天線802的柔性保護層803和通過剝離工藝和減薄襯底形成的元件組804。元件組804例如具有與實施例模式5中描述的元件組601相似的結構。在保護層803上方形成的天線802電連接到元件組804 ;在圖11中，天線802僅在保護層803上形成；然而，本發(fā)明不限于該結構且天線802也可形成于保護層801上方。注意，由氮化硅膜等形成的阻擋膜可形成于元件組804和保護層801和保護層803之間。結果，能提供具有改進的可靠性的半導體器件而不污染元件組804。天線802可由Ag、Cu或用Ag或Cu電鍍的金屬形成。元件組804和天線802能通過使用各向異性導電膜并施加紫外線處理或超聲波處理來相互連接。注意，元件組804和天線802可通過使用導電膠相互附著。通過由保護層801和保護層803夾住元件組804，完成半導體器件(見圖IlA中的箭頭)。圖IlB示出了以這種方式形成的半導體器件的截面結構。被夾住的元件組804具有5 U m或更小或者優(yōu)選0. I至3 ii m的厚度3003。此外，當交疊的保護層801和保護層803具有厚度d時，保護層801和保護層803中的每一個優(yōu)選具有厚度(d/2) ±30i!m，且更優(yōu)選(d/2)±10iim。另外，希望保護層801和保護層803中的每一個具有10至200 iim的厚度。而且，元件組804具有IOmm見方(IOOmm2)或更小且更優(yōu)選為0. 3至4mm見方(0. 09至16mm2)的面積。由有機樹脂材料形成的保護層801和保護層803對彎曲具有高抵抗力。由剝離工藝和襯底減薄形成的元件組804與單晶半導體相比對彎曲也具有較高抵抗力。由于元件組804、保護層801和保護層803能緊緊地相互附著而不具有任何空間，因此完成的半導體器件對彎曲具有高抵抗力。由保護層801和保護層803包圍的元件組804可提供于另一物體的表面上方或內部或者嵌入到紙中。將參考圖IlC給出將包括元件組804的半導體器件附著到具有彎曲表面的襯底的情況的說明。圖中，示出選自元件組804的一個晶體管881。在晶體管881中，根據柵電極807的電勢，電流從源極和漏極中的一個805流向源極和漏極中的另一個806。提供晶體管881，以使在晶體管881中電流的方向(載流子移動方向3004)和襯底880的弧線方向以直角相交。通過這種設置，即使襯底880彎曲并畫出弧形，晶體管881也會較小地受應力影響，并由此能抑制包括在元件組804中的晶體管881的特性的變化。該實施例模式可通過與實施例模式I至5任意組合來實施。(實施例模式7)在該實施例模式中，將示出包括在半導體器件201的電路中的晶體管的結構實例。晶體管可由在單晶襯底上形成的MOS晶體管以及薄膜晶體管(TFT)形成。圖13是示出包括這些電路的晶體管的截面結構的圖。圖13示出了 N溝道晶體管2001和2002、電容器元件2004、電阻元件2005和P溝道晶體管2003。每個晶體管被提供有半導體層305、絕緣層308和柵電極309。柵電極309形成為第一導電層303和第二導電層302的疊置結構。此外，圖14A至14E是對應于圖13中所示的晶體管、電容器元件和電阻元件的頂視圖，圖13、也會被涉及到。在圖13中，在N溝道晶體管2001的半導體層305中，形成一對雜質區(qū)307以夾住并在溝道長度方向上(載流子流動的方向上)接觸與柵電極309交疊的區(qū)域。因此，該對雜質區(qū)307形成于柵電極309的兩側上。雜質區(qū)306是源極和漏極區(qū)，其與布線304接觸。雜質區(qū)307是低濃度漏極(LDD)區(qū)，其中雜質兀素以低于雜質區(qū)306的雜質濃度的濃度被摻雜。在N溝道晶體管2001中，將磷等添加到雜質區(qū)306和雜質區(qū)307中，作為賦予N型導電性的雜質。如圖14A中所示，形成第一 N溝道晶體管2001中的柵電極309的第一導電層303以便在第二導電層302的兩側上展開。在這種情況下，形成第一導電層303以使其膜厚度薄于第二導電層302的膜厚度。形成第一導電層303以具有能通過在10至IOOkV下加速的離子種類的膜厚度。形成雜質區(qū)307以與柵電極309的第一導電層303交疊。換句話說，形成與柵電極309交疊的LDD區(qū)。在該結構中，通過使用第二導電層302作為掩模經由柵電極309中的第一導電層303添加一種導電類型的雜質以自對準方式形成雜質區(qū)307。換 句話說，與柵電極309交疊的LDD區(qū)以自對準方式形成。將在柵電極的兩側上具有LDD區(qū)的晶體管用于用于圖I中的電源電路204中的整流電路212的整流晶體管或者包括在用于邏輯電路的傳輸柵極(也稱作模擬開關)中的晶體管。這些晶體管具有源電極和漏電極，其中施加了正電壓和負電壓；因此，優(yōu)選在柵電極的兩側上提供LDD區(qū)。在圖13中，雜質區(qū)307形成于N溝道晶體管2002的半導體層305中的柵電極309的一側上。雜質區(qū)307是低濃度漏極(LDD)區(qū)，其中雜質元素以低于雜質區(qū)306的雜質濃度的濃度被摻雜。如圖14B中所示，形成N溝道晶體管2002中的柵電極309的第一導電層303以在第二導電層302的一側上展開。在這種情況下，LDD區(qū)也通過經由第一導電層303使用第二導電層302作為掩模添加一種導電類型的雜質以自對準方式形成。在柵電極的一側上具有LDD區(qū)的晶體管可用于其中僅在源和漏電極之間施加正電壓或負電壓的晶體管。具體地，該晶體管可應用到在邏輯門如反相電路、NAND電路、NOR電路或鎖存電路中包括的晶體管，或者在模擬電路如讀出放大器、恒壓產生電路或VC0(電壓控制振蕩器)中包括的晶體管。在圖13中，電容器元件2004通過將絕緣層308夾在第一導電層303和半導體層305之間形成。形成電容器元件2004的半導體層305被提供有雜質區(qū)310和311。雜質區(qū)311形成于與第一導電層303交疊的半導體層305的位置中。此外，雜質區(qū)310與布線304接觸。一種導電類型的雜質能經由第一導電層303添加到雜質區(qū)311中；因此，在雜質區(qū)310和311中含有的雜質濃度可以是相同或不同的。在任一種情況下，制作半導體層305以用作電容器元件2004中的電極；因此，優(yōu)選添加一種導電類型的雜質以降低電阻。此外，如圖14C中所示，可通過使用第二導電層302作為輔助電極，制造第一和第二導電層303和302以足夠用作電容器元件2004的電極。因此，可以通過采用其中第一導電層303與第二導電層302組合的多電極結構以自對準的方式形成電容器元件2004。電容器元件2004可用作電源電路204的存儲電容器213或者高頻電路203的諧振電容器。特別是，由于將正和負電壓施加到電容器元件2004的兩個端子之間，因此諧振電容器需要用作不依賴兩個端子之間的正和負電壓的電容器。
在圖13中，電阻元件2005由第一導電層303形成(也見圖14D)。第一導電層303被形成為大約30至150nm的膜厚；因此，適當地設置其寬度或長度以形成電阻元件2005。電阻元件2005可用作數據調制電路208的電阻負載。此外，在通過VCO等控制電流的情況下其也可以用作負載。電阻元件2005可由含有賦予導電類型的高濃度雜質元素的半導體層或具有薄的膜厚度的金屬層形成。半導體層的電阻取決于膜厚度、膜質量、雜質濃度、激活比率，而金屬層的電阻取決于膜厚度和膜質量，優(yōu)選其具有很小的波動。在圖13中，在P溝道晶體管2003中，半導體層305被提供有雜質區(qū)312。雜質區(qū)312用作與布線304接觸的源極和漏極區(qū)。柵電極309的結構是其中疊放了第一和第二導電層303和302的結構(也見圖14E)。P溝道晶體管2003是具有單個漏極結構而不具有LDD區(qū)的晶體管。在形成P溝道晶體管2003的情況下，將硼等添加到雜質區(qū)312作為賦予P型導電性的雜質。另一方面，具有單個漏極結構的N溝道晶體管也可通過添加作為賦予N型導電性的雜質的磷等至雜質區(qū)312而形成。 通過高密度等離子體處理氧化或氮化半導體層305和柵極絕緣層308中的一個或兩個。以與實施例模式5中所示方法相同的方式進行處理。根據上述處理，可降低半導體層305和柵極絕緣層308之間的界面的缺陷等級。柵極絕緣層308可通過對柵極絕緣層308進行處理形成為致密膜。換句話說，可以抑制產生電荷缺陷并抑制晶體管的閾值電壓的波動。此外，當以3V或更小的電壓驅動晶體管時，通過等離子體處理氧化或氮化的絕緣層能用作柵極絕緣層308。而且，當晶體管的驅動電壓是3V或更大時，柵極絕緣層308可通過組合由等離子體處理形成于半導體層305的表面上方的絕緣層和由CVD方法(等離子體CVD方法或熱CVD方法)沉積的絕緣層形成。而且，以相同的方式，該絕緣層也可用作電容器元件2004的介電層。在這種情況下，通過等離子體處理形成的絕緣層被形成為I至IOnm厚，其是致密膜；因此，可以形成具有高電荷容量的電容器元件。能通過組合膜厚不同的導電層形成多種結構元件，其說明參考圖13和圖14A至14E給出。其中僅形成了第一導電層的區(qū)域和其中疊置了第一和第二導電層的區(qū)域通過使用具有降低光強度功能、由半透明膜構成的提供有衍射光柵圖案或輔助圖案的光掩?；蛘哐谀０?reticle)形成。換句話說，在于光刻步驟中將光致抗蝕劑暴露到光的過程中，要顯影的抗蝕劑掩模的厚度通過調整光掩模的光傳輸的光量而不同。在這種情況下，被提供有分辨率極限或更小的狹縫的光掩模或掩模版可用于形成具有如上所述的復雜形狀的上述抗蝕劑。此外，在顯影之后在約200°C下進行烘焙，以變形由光致抗蝕劑材料形成的掩模圖案。此外，通過使用被提供有輔助圖案的光掩?；蜓谀０?，其中該輔助圖案由衍射光柵圖案或半透明膜構成并具有降低光強度的功能，可連續(xù)形成僅形成了第一導電層的區(qū)域和疊置了第一和第二導電層的區(qū)域。如圖14A中所示，僅形成了第一導電層的區(qū)域可選擇地形成于半導體層上方。提供在半導體層上方僅形成了第一導電層的區(qū)域效果在于，LDD區(qū)能以自對準方式形成等；然而，僅形成了第一導電層的區(qū)域不必處于除了半導體層(與柵電極連續(xù)形成的布線區(qū)域)的頂面之外的區(qū)域中。通過使用光掩模或掩模版，不必形成在布線部分中僅形成了第一導電層的區(qū)域；由此，基本能降低布線密度。在圖13和圖14A至14E的情況下，第一導電層由30至50nm厚的難熔金屬如鎢(W)、鉻(Cr)、鉭(Ta)、氮化鉭(TaN)或者鑰(Mo)或者含有該難熔金屬作為其主要成分的合金或化合物形成。此外，第二導電層由300至600nm厚的難熔金屬如鎢(W)、鉻(Cr)、鉭(Ta)、氮化鉭(TaN)或者鑰(Mo)或者含有該難熔金屬作為其主要成分的合金或化合物形成。例如，第一和第二導電層均由不同導電材料形成，在隨后將進行的蝕刻步驟中具有不同蝕刻速度。作為實例，TaN膜可用作第一導電層且鎢膜可用作第二導電層。該實施例模式示出了用于在蝕刻步驟中使用相同光掩?；蜓谀０?，通過使用被提供有由衍射光柵圖案或半透明膜構成并具有降低光強度功能的輔助圖案的光掩?；蜓谀０?，分別制造均具有不同電極結構的晶體管、電容器元件和電阻元件的方法。因此，可根據電路特性制造并集成具有不同模式的元件，而不增加步驟。該實施例模式可通過與實施例模式I至6的任意組合來實施。
(實施例模式8)在該實施例模式中，可用作半導體器件201的存儲器電路210等的靜態(tài)RAM (SRAM)的實例將參考圖15A和15B、圖16A和16B以及圖17A和17B說明。優(yōu)選用硅和含有硅作為其成分的結晶半導體形成圖15A中示出的半導體層10和11。例如，作為半導體層10和11，采用多晶硅、單晶硅等通過激光退火等結晶化的硅膜。除此之外，還可以采用顯示出半導體特性的金屬氧化物半導體、非晶硅或者有機半導體。在任一種情況下，首先形成的半導體層形成于具有絕緣表面的襯底的整個表面或一部分(具有比作為晶體管的半導體區(qū)域確定的區(qū)域面積大的區(qū)域)上。之后，在半導體層上方通過光刻技術形成掩模圖案。包括晶體管的源極和漏極區(qū)以及溝道形成區(qū)的特性形狀的島狀半導體層10和11通過使用掩模圖案進行半導體層的蝕刻處理來形成。用于形成圖15A中示出的半導體層10和11的光掩模被提供有圖15B中示出的掩模圖案2000。掩模圖案2000根據用于光刻步驟的抗蝕劑是正型還是負型而不同。在使用正型抗蝕劑的情況下，制造圖15B中示出的掩模圖案2000作為光遮蔽部分。掩模圖案2000具有與去除了其頂部部分A的多邊形相同的形狀。例如，切去光掩模圖案以便切掉在角處為IOym或更小的直角三角形一邊。此外，彎曲部分B具有角被彎曲的形狀以便不正交。當彎曲部分B放大時，存在以多個等級彎曲的形狀(見參考實施例模式5中的圖6示出的結構)。圖15B中示出的掩模圖案2000的形狀反映在圖15A中示出的半導體層10和11中。在這種情況下，與掩模圖案2000相似的形狀被轉移，或者被轉移以便進一步圓化掩模圖案2000的角。換句話說，也可提供其中圖案形狀較掩模圖案2000進一步被平滑的圓化部分。部分地含有至少氧化硅或氮化硅的絕緣層形成于半導體層10和11的上方。形成絕緣層的一個目的是柵極絕緣層。然后，如圖16A中所示，形成柵極布線12、13和14以使其部分與半導體層交疊。柵極布線12與半導體層10相對應地形成。柵極布線13與半導體層10和11相應地形成。此外，柵極布線14與半導體層10和11相應地形成。通過形成具有高導電性的金屬層或半導體層，柵極布線的形狀通過光刻技術形成在絕緣層上方。用于形成這些柵極布線的光掩模被提供有于圖16B中示出的掩模圖案2100。掩模圖案2100具有其中在每一邊緣彎成L形狀的直角三角形被去除一角以使該三角形的一邊為10 或更小或者等于或長于掩模圖案2100的五分之一寬度且等于或短于掩模圖案2100的一半寬度的圖案；因此圓化了邊緣。換句話說，當從上面看時，在邊緣處掩模圖案2100的周線是彎曲的。具體地，為了形成邊緣的圓形周線，去除部分掩模圖案2100，其對應于具有構成邊緣的相互垂直的兩條第一直線和與該兩條第一直線成約45度角的第二直線的等腰直角三角形。當去除該三角形時，兩個鈍角形成于掩模圖案2100中。此時，掩模圖案2100優(yōu)選通過適當調整蝕刻條件和/或掩模設計來蝕刻，以使與第一直線和第二直線接觸的曲線形成于每一個鈍角部分中。注意，彼此相等的等腰直角三角形的兩邊的長度等于或長于掩模圖案2100的五分之一寬度且等于或短于掩模圖案2100的一半寬度。此外,邊緣的內周線也根據邊緣的周線制成彎曲的。圖16B中示出的掩模圖案2000的形狀被反映到圖16A中所示的柵極布線12、13和14中。在這種情況下，與掩模圖案2100相似的形狀可被轉移或者可被轉移以進一步圓化掩模圖案2100的角。換句話說，也可提供其中較掩模圖案2100被更加平滑化的圖案形狀的圓化部分。具體地，柵極布線12、13和14的角可以被圓化。當通過等離子體進行干法蝕刻時能抑制凸部中由于過泄放產生的精細顆粒，即使在清洗時聚集了精細顆粒也能沖洗掉在角處聚集的精細顆粒。因此，具有可以完全預期的廣量提聞的效果。
層間絕緣層是鄰接柵極布線12、13和14形成的層。層間絕緣層使用如氧化硅的無機絕緣材料或使用聚酰亞胺、丙烯酸樹脂等的有機絕緣材料形成。絕緣層如氮化硅或氧氮化硅可以插入層間絕緣層和柵極布線12、13和14之間。此外，絕緣層如氮化硅或氧氮化硅提供在層間絕緣層上方。絕緣層能防止半導體層和柵極絕緣層受雜質污染，所述雜質例如是對于薄膜晶體管(TFT)不可取的外來金屬離子或濕氣。在層間絕緣層的預定位置中形成開口。例如，在下層和半導體層中提供與柵極布線對應的開口。在由金屬或金屬化合物的單層或多層形成的布線層中，其掩模圖案通過光刻技術形成，且預定圖案通過蝕刻處理形成。之后，如圖17A中所示，形成布線15、16、17、18、19和20，以使其部分與半導體層10和11交疊。具體元件通過布線在其間連接。布線沒有以直線連接其間的具體元件，而是由于布局的限制其包括彎曲部分。此外，在與其它布線或其他區(qū)域的接觸部分中布線的寬度改變。當接觸孔的尺寸等于或大于布線的寬度時，布線寬度變化以在接觸部分中擴展。形成這些布線15至20的光掩模被提供有圖17B中示出的掩模圖案2200。還在這種情況下，布線均具有其中在每個邊緣彎成L形狀的直角三角形的一角被去除以使該三角形的一邊為IOiim或更小或者等于或長于布線的五分之一寬度且等于或短于布線的一半寬度的圖案；因此，圓化了邊緣。換句話說，從上方看時邊緣中布線的周線是彎曲的。具體地，為了形成邊緣的圓形周線，去除部分布線，其對應于具有構成邊緣的相互垂直的兩條第一直線和與這兩條第一直線構成約45度角的第二直線的等腰直角三角形。當去除該三角形時，兩個鈍角形成于布線中。此時，布線優(yōu)選通過適當調整蝕刻條件和/或掩模設計來蝕亥IJ，以使與第一直線和第二直線接觸的曲線在每個鈍角部分中形成。注意，彼此相等的等腰直角三角形的兩邊的長度等于或長于布線的五分之一寬度且等于或短于布線的一半寬度。此外，邊緣的內周線也根據邊緣的周線制成彎曲的。在這種布線中，當通過等離子體進行干法蝕刻時，能抑制凸部中由于過泄放導致的精細顆粒的產生，且在凹進部分中，即使在清洗時產生精細顆粒也能沖洗掉可能在角處聚集的精細顆粒。因此，具有可以完全預期的提高產量的效果?？深A期，優(yōu)選通過圓化布線的角制造布線的電傳導。此外，非常有利之處在于，在并行提供多個布線的結構中，沖洗掉灰塵以使用具有圓化角的布線。在圖17A中，形成N溝道晶體管21、22、23和24以及P溝道晶體管25和26。N溝道晶體管23和P溝道晶體管25被包括在反相器27中。N溝道晶體管24和P溝道晶體管26被包括在反相器28中。包括這六個晶體管的電路形成SRAM。絕緣層如氮化硅或氧化硅形成于這些晶體管的上層中。本實施例模式可通過與實施例模式I至7任意組合來實施。[實施例] 在該實施例中，將參考圖8A和SB以及圖9A至9E說明根據本發(fā)明的半導體器件201的應用。可通過將其提供給紙幣、硬幣、證券、不記名債券、證件(駕駛證或身份證；見圖9A)、封裝容器(包裝紙或瓶；見圖9B)、記錄介質(見圖9A)如DVD軟件、光盤和錄像帶來使用半導體器件201。此外，可通過提供給運輸工具如汽車、摩托車和自行車(見圖9D)、個人物品如包和眼鏡(見圖9E)、食品、衣物、日用品和電子設備來使用半導體器件201。電子設備包括液晶顯示裝置、EL顯示裝置、電視機(也簡單稱作電視或電視接收機)、蜂窩電話等。半導體器件201能附著到物體表面或者嵌入到固定的物體內部。例如，半導體器件201優(yōu)選嵌入到書的紙中或者由有機樹脂形成的有機樹脂封裝中。通過在紙幣、硬幣、證券、不記名債券、證件等中提供半導體器件201，能防止其偽造品。此外，通過將半導體器件201提供在封裝容器、記錄介質、個人物品、食品、衣物、日用品、電子設備等中，能利于檢測系統(tǒng)和租賃店系統(tǒng)的效率。而且，通過在運輸工具中提供半導體器件201，能防止其偽造品和被偷。通過在活體如動物中植入半導體器件201，每一種活體都可容易地識別。例如，通過將無線標記注入到活體如家畜中，其出生年、性別、血液等可以被容易地識別。如上所述，根據本發(fā)明的半導體器件201可用于任一種物體(包括活體)。半導體器件201具有多種優(yōu)點，其能無線地傳送和接收數據，其能被處理成多種形狀，其根據所選頻率等具有寬方向性和識別區(qū)域。接下來，將參考圖8A和SB說明利用半導體器件201的系統(tǒng)的一種模式。讀/寫器820提供于包括顯示部分821的便攜式終端的側表面上。半導體器件201提供于物體822的側表面上(見圖8A)。當讀/寫器820被保持在附著到物體822上的半導體器件201的附近時，顯示部分821顯示出關于物體822的信息，如物體的原料、產地、每一工藝的測試結果、流通記錄和描述。作為另一系統(tǒng)，在通過傳送帶承載物體826的情況下，能通過使用讀/寫器824和半導體器件201來檢查物體826 (見圖SB)。以這種方式，通過將根據本發(fā)明的半導體器件201用于系統(tǒng)，能容易獲得信息并且可提供具有高功能和高添加值的系統(tǒng)。本實施例模式可通過與實施例模式I至8任意組合來實施。本申請基于2005年5月27號向日本專利局提交的日本專利申請序列號No. 2005-156469，在此并入其全部內容作為參考。參考標記說明10半導體層，11半導體層，12柵極布線，13柵極布線，14柵極布線，15布線，16布線，17布線，18布線，19布線，20布線，21晶體管，22晶體管，23晶體管，24晶體管，25晶體管，26晶體管，27反相器，28反相器，101半導體器件，102天線，103高頻電路，104功率電路，105復位電路，106時鐘產生電路，107數據解調電路，108數據調制電路，109控制電路，110存儲器電路，111半導體集成電路，112整流電路，113存儲電容器，114恒壓電路，201半導體器件，202天線，203高頻電路，204電源電路，205復位電路，206時鐘產生電路，207數據解調電路，208數據調制電路，209控制電路，210存儲器電路，211半導體集成電路，212整流電路，213存儲電容器，214恒壓電路，215電平轉移電路，302第二導電層，303第一導電層，304布線，305半導體層，306雜質區(qū)，307雜質區(qū)，308絕緣層，309柵電極，310雜質區(qū)，311雜質區(qū)，312雜質區(qū)，501晶體管，502晶體管，503晶體管，504晶體管，505晶體管，507晶體管，508晶體管，600襯底，601元件組，602端子部分，603導電顆粒，604樹脂，610襯底，661基膜,662半導體層,662a溝道形成區(qū),662b雜質區(qū),662c低濃度雜質區(qū),663第一雜質層，664柵電極，665第三絕緣層，666布線，667第二絕緣層，668第四絕緣層，701柔性襯底，720無線標簽，801保護層，802天線，803保護層，804元件組，805源極和漏極中的一個，806源極和漏極中的另一個，807柵電極，820讀/寫器，821顯示部分，822物體，824讀/寫器，826物體，880襯底，881晶體管，901電平移動解調的信號，902時鐘，903復位信號，904模擬部分，905數字部分，911解調的信號，912時鐘，913復位信號，914模擬部分，915數字部分，921解調的信號，1501a角，1501b角，1501c角，1502a角，1502b角，1502c角，2000掩模圖案，2100掩模圖案，2200掩模圖案，2001晶體管，2002晶體管，2003晶體管，2004電容器元件， 2005電阻元件，3003厚度，3004載流子移動方向，3005方向，3011布線，3012布線，3013布線，3014接觸孔，6001角，6002角，6003角，6004角，6601半導體層，6602半導體層，6003第一導電層，6604第二導電層，以及6605接觸孔。
權利要求
1.一種半導體器件，包括 數據解調電路，在其中解調無線信號； 電平轉移電路，在其中輸入所述數據解調電路的輸出信號； 時鐘產生電路，在其中輸入所述電平轉移電路的輸出； 控制電路，在其中輸入所述電平轉移電路的輸出， 其中，所述電平轉移電路被提供有第一 DC電源電壓和第二 DC電源電壓，所述第二 DC電源電壓的電壓幅度低于所述第一 DC電源電壓的電壓幅度， 其中，所述控制電路被提供有所述第二 DC電源電壓， 其中，所述電平轉移電路輸出具有與所述第二 DC電源電壓的電壓幅度相同的電壓幅度的信號，其是由具有與所述第一 DC電源電壓的電壓幅度相同的電壓幅度的輸入信號轉換的， 其中，所述時鐘產生電路輸出時鐘信號到所述控制電路， 其中，所述電平轉移電路包括第一至第五P溝道晶體管和第一至第三N溝道晶體管，其中，所述第二N溝道晶體管的漏極連接到所述第三P溝道晶體管的漏極和所述第四P溝道晶體管的柵極， 其中，所述第三P溝道晶體管的源極連接到所述第二 P溝道晶體管的漏極， 其中，所述第二 P溝道晶體管的源極和所述第四P溝道晶體管的源極被供給有所述第二DC電源電壓， 其中，所述第四P溝道晶體管的漏極連接到所述第五P溝道晶體管的源極， 其中，所述第五P溝道晶體管的漏極連接到所述第二 P溝道晶體管的柵極和所述第三N溝道晶體管的漏極， 其中，所述第二 N溝道晶體管的柵極和所述第三P溝道晶體管的柵極連接到所述第一P溝道晶體管的漏極和所述第一 N溝道晶體管的漏極， 其中，所述第一 P溝道晶體管的源極被供給有所述第一 DC電源電壓， 其中，所述第三N溝道晶體管的柵極、所述第一 N溝道晶體管的柵極、所述第五P溝道晶體管的柵極和所述第一 P溝道晶體管(508)的柵極連接到輸入端子，和 其中，所述第二 N溝道晶體管的漏極、所述第三P溝道晶體管的漏極和所述第四P溝道晶體管的柵極連接到輸出端子。
2.如權利要求I所述的半導體器件，還包括能夠進行無線數據通信的天線。
3.如權利要求I所述的半導體器件，還包括用于產生所述第一DC電源電壓和所述第二DC電源電壓的電源電路。
4.如權利要求I所述的半導體器件，其中，所述控制電路是用于分析通過解調所述無線信號獲得的信號的電路。
5.如權利要求I所述的半導體器件，其中，所述數據解調電路的輸出信號的脈沖寬度與所述電平轉移電路的輸出信號的脈沖寬度相同。
6.如權利要求I所述的半導體器件，還包括存儲器電路。
7.如權利要求I所述的半導體器件，還包括柔性襯底。
8.一種半導體器件，包括 天線；數據解調電路，可操作地與所述天線連接并用于解調來自所述天線的無線信號； 電平轉移電路，可操作地與所述數據解調電路連接； 時鐘產生電路，可操作地與所述電平轉移電路連接； 控制電路，可操作地與所述電平轉移電路連接；和 電源電路，用于連接至少所述電平轉移電路和所述控制電路， 其中，所述電平轉移電路包括第一至第五P溝道晶體管和第一至第三N溝道晶體管，其中，所述第二 N溝道晶體管的漏極連接到所述第三P溝道晶體管的漏極和所述第四P溝道晶體管的柵極， 其中，所述第三P溝道晶體管的源極連接到所述第二 P溝道晶體管的漏極， 其中，所述第四P溝道晶體管的漏極連接到所述第五P溝道晶體管的源極， 其中，所述第五P溝道晶體管的漏極連接到所述第二 P溝道晶體管的柵極和所述第三N溝道晶體管的漏極， 其中，所述第二 N溝道晶體管的柵極和所述第三P溝道晶體管的柵極連接到所述第一P溝道晶體管的漏極和所述第一 N溝道晶體管的漏極， 其中，所述第三N溝道晶體管的柵極、所述第一 N溝道晶體管的柵極、所述第五P溝道晶體管的柵極和所述第一 P溝道晶體管(508)的柵極連接到輸入端子，和 其中，所述第二 N溝道晶體管的漏極、所述第三P溝道晶體管的漏極和所述第四P溝道晶體管的柵極連接到輸出端子。
9.如權利要求8所述的半導體器件，其中，所述控制電路是用于分析通過解調所述無線信號獲得的信號的電路。
10.如權利要求8所述的半導體器件，其中，所述數據解調電路的輸出信號的脈沖寬度與所述電平轉移電路的輸出信號的脈沖寬度相同。
11.如權利要求8所述的半導體器件，還包括存儲器電路。
12.如權利要求8所述的半導體器件，還包括柔性襯底。
全文摘要
本發(fā)明的目的是防止在能夠進行無線數據通信的半導體器件中由于脈沖寬度差導致的錯誤或故障如不響應。在半導體器件中，電平轉移電路被提供于數據解調電路和每一個電路塊之間，在該電路塊中，從數據解調電路輸出解調信號。以這種方式，解調信號的電壓幅度幾乎與自每一電路塊的輸出信號的電壓幅度相等。因此，解調信號的脈沖寬度幾乎與每一電路塊中的信號的脈沖寬度相等，或者解調信號的脈沖寬度幾乎與自每一電路塊的輸出信號的脈沖寬度相等。因此，可以防止由于脈沖寬度差導致的錯誤或故障如不響應。
文檔編號G06K19/07GK102750565SQ201210097659
公開日2012年10月24日 申請日期2006年5月25日 優(yōu)先權日2005年5月27日
發(fā)明者松嵜隆德, 鹽野入豐 申請人:株式會社半導體能源研究所