可配置帶寬的io連接器的制造方法
【專利摘要】互連設(shè)備的系統(tǒng)和方法，可以包括具有一個或多個設(shè)備側(cè)數(shù)據(jù)通道和收發(fā)器邏輯的輸入/輸出（10）接口，用于接收帶寬配置命令。收發(fā)器邏輯也可以基于帶寬配置命令配置一個或多個設(shè)備側(cè)數(shù)據(jù)通道的發(fā)送帶寬。此外，收發(fā)器邏輯可以基于帶寬配置命令配置一個或多個設(shè)備側(cè)數(shù)據(jù)通道的接收帶寬。
【專利說明】可配置帶寬的IO連接器
【技術(shù)領(lǐng)域】
[0001]概括地說，實施例涉及輸入/輸出(?ο)接口。具體地說，實施例涉及具有收發(fā)器邏輯的IO連接器，所述收發(fā)器邏輯動態(tài)地重新配置IO連接器的上行和下行帶寬。
【背景技術(shù)】
[0002]計算系統(tǒng)可以包括一個或多個USB (通用串行總線，例如，USB規(guī)范3.0, Rev.1.0，2008年11月12日，USB Implementers Forum)端口以支持與外圍部件(例如鍵盤、鼠標(biāo)、攝像頭等)的IO通信。然而，由于連接器和內(nèi)部主機互連約束，典型的USB端口可能被限制到某個帶寬。
【專利附圖】

【附圖說明】
[0003]通過閱讀以下說明書和所附權(quán)利要求，并通過參考以下附圖，本發(fā)明的實施例的各種優(yōu)點對本領(lǐng)域的技術(shù)人員將會變得明顯，其中:
[0004]圖1是根據(jù)實施例的在主機平臺和外圍設(shè)備之間的非對稱帶寬連接示例的框圖；
[0005]圖2是根據(jù)實施例的在主機平臺和設(shè)備之間配置連接的方法的示例的流程圖；
[0006]圖3是根據(jù)實施例的設(shè)備側(cè)數(shù)據(jù)通道的示例的框圖；
[0007]圖4是根據(jù)實 施例的在主機平臺和外圍設(shè)備之間的串行化連接的示例的框圖；
[0008]圖5是根據(jù)實施例的具有多個凹處(bay)的輸入/輸出(IO)連接器的示例的立體圖；和
[0009]圖6是在其中數(shù)據(jù)在耦合到IO連接器的外圍設(shè)備之間直接傳送的架構(gòu)的示例的框圖。
【具體實施方式】
[0010]實施例可以包括具有收發(fā)器邏輯以及一個或多個設(shè)備側(cè)數(shù)據(jù)通道的輸入/輸出
[10]連接器，用于接收帶寬配置命令。收發(fā)器邏輯還可以基于帶寬配置命令配置一個或多個設(shè)備側(cè)數(shù)據(jù)通道的發(fā)送帶寬。此外，收發(fā)器邏輯可以基于帶寬配置命令配置一個或多個設(shè)備側(cè)數(shù)據(jù)通道的接收帶寬。
[0011]實施例也可以包括主機設(shè)備用來產(chǎn)生帶寬配置命令，和具有一個或多個設(shè)備側(cè)數(shù)據(jù)通道和收發(fā)器邏輯以接收帶寬配置命令的IO連接器。收發(fā)器邏輯可以基于帶寬配置命令配置一個或多個設(shè)備側(cè)數(shù)據(jù)通道的發(fā)送帶寬，并且基于帶寬配置命令配置一個或多個設(shè)備側(cè)數(shù)據(jù)通道的接收帶寬。
[0012]其他實施例可以涉及計算機實現(xiàn)方法，其中帶寬配置命令被發(fā)布到包括一個或多個設(shè)備側(cè)數(shù)據(jù)通道的IO連接器?？梢曰趲捙渲妹钆渲靡粋€或多個設(shè)備側(cè)數(shù)據(jù)通道的發(fā)送帶寬。所述方法還可以提供基于配置命令配置一個或多個設(shè)備側(cè)數(shù)據(jù)通道的接收帶寬。
[0013]現(xiàn)在轉(zhuǎn)到圖1，顯示了在主機平臺10和外圍設(shè)備12之間的非對稱連接。主機平臺10可以包括，例如，個人數(shù)字助理(PDA)、移動互聯(lián)網(wǎng)設(shè)備(MID)、無線智能電話、媒體播放器、成像設(shè)備、智能平板、膝上計算機、桌面?zhèn)€人計算機(PC)、服務(wù)器等，或者其任何組合。因此，主機平臺10可能包括芯片組部件，例如處理器14和/或平臺控制器中心(PCH) 16，其被配置用于與平臺10的用戶交互，并控制平臺10的各種硬件和軟件相關(guān)功能。此外，外圍設(shè)備14可以包括，例如，鍵盤、鼠標(biāo)、攝像頭、PDA、MID、無線智能電話、媒體播放器、成像設(shè)備、智能平板、外部硬盤驅(qū)動器等，或者其任何組合。
[0014]示出的主機平臺10也包括IO連接器18，其具有緩沖器(例如，硅片、半導(dǎo)體封裝)22和多個設(shè)備側(cè)數(shù)據(jù)通道20 (20a、20b)，其中外圍設(shè)備12可以包括對應(yīng)的IO連接器(未顯示)，其可以配對(例如，被插入)主機平臺10的IO連接器18?？傊彌_器22可以包括收發(fā)器邏輯(未顯示)以基于系統(tǒng)和/或用戶相關(guān)的考慮來動態(tài)配置設(shè)備側(cè)數(shù)據(jù)通道20的發(fā)送(TX)帶寬和接收(RX)帶寬。例如，示出的設(shè)備側(cè)數(shù)據(jù)通道20包括總共八個通道，其中第一組設(shè)備側(cè)數(shù)據(jù)通道20a具有單個(xl)通道被配置用來從外圍設(shè)備12接收數(shù)據(jù)，而第二組設(shè)備側(cè)數(shù)據(jù)通道20b具有7個(x7)通道被配置用來發(fā)送數(shù)據(jù)到外圍設(shè)備12。因此，就下行鏈路(例如，主機到設(shè)備)數(shù)據(jù)速率不同于上行鏈路(例如，設(shè)備到主機)數(shù)據(jù)速率的意義而言，連接可以被認為是非對稱的。
[0015]示出的示例對于以下情況可以是有益的，其中相對大量的數(shù)據(jù)被從主機平臺10傳送到外圍設(shè)備12，例如，介質(zhì)內(nèi)容下載到手持媒體播放器的情況，或者很大的數(shù)據(jù)備份到外部硬盤驅(qū)動器的情況。相反，可以替代地配置設(shè)備側(cè)數(shù)據(jù)通道20以使得接收帶寬大于發(fā)送帶寬(例如，從外部硬盤驅(qū)動器進行系統(tǒng)恢復(fù))，或者使得接收帶寬等于發(fā)送帶寬。因此，用于八個通道架構(gòu)的有效1?:了乂端口配置可以包括0:8、1:7、2:6、3:5、4:4、5:3等?？梢怨芾戆l(fā)送帶寬和接收帶寬的配置，作為對系統(tǒng)和/或用戶相關(guān)的考慮的響應(yīng)。例如，示出的主機平臺10的處理器14和/或PCH16可以得到/識別關(guān)于期望的下行鏈路和上行鏈路數(shù)據(jù)速率或者使用模型(例如，介質(zhì)下載、外部驅(qū)動器恢復(fù))的用戶輸入，并基于用戶輸入發(fā)布帶寬配置命令到IO連接器18。事實上，主機設(shè)備可以檢測用戶請求以發(fā)送相對大量的數(shù)據(jù)到外圍設(shè)備12或者從外圍`設(shè)備12發(fā)送相對大量的數(shù)據(jù)，并且沿任何一個方向自動增加帶寬，而無需用戶明確請求在鏈路中的更多帶寬。
[0016]圖2顯示了在主機平臺和外圍設(shè)備之間配置連接的方法24。方法24可以實現(xiàn)為存儲在下面的設(shè)備中的一組邏輯指令:機器或者計算機可讀存儲介質(zhì)，例如隨機訪問存儲器(RAM)、只讀存儲器(ROM)、可編程ROM(PROM)、閃存等；可配置邏輯，例如可編程邏輯陣列(PLA)、現(xiàn)場可編程門陣列(FPGA)、復(fù)雜可編程邏輯設(shè)備(CPLD);使用電路技術(shù)的固定功能邏輯硬件，例如專用集成電路(ASIC)、CM0S或者晶體管-晶體管邏輯(TTL)技術(shù)，或者其任何組合。例如，用于執(zhí)行在方法24中顯示的操作的計算機程序代碼可以以一個或多個編程語言的任何組合寫成，所述編程語言包括面向?qū)ο缶幊陶Z言(例如C++等等)和傳統(tǒng)的過程化編程語言(例如“C”編程語言或者相似的編程語言)。而且，方法24可以使用任何前述電路技術(shù)實現(xiàn)。
[0017]處理框26提供接收用戶輸入，其中用戶輸入可以通過圖形用戶界面(⑶I)或者其他合適的系統(tǒng)部件(例如，鍵盤、小鍵盤、觸摸屏、麥克風(fēng))得到。如已經(jīng)注意到的，用戶輸入可以指示用戶已經(jīng)請求某個下行鏈路和/或上行鏈路數(shù)據(jù)速率、某個使用模型等等。主機設(shè)備也可以與外圍設(shè)備協(xié)商通道帶寬和/或方向。在這樣的情況下，可以經(jīng)由IO連接器在主機平臺和外圍設(shè)備之間交換一個或多個通道帶寬協(xié)商消息。帶寬配置命令可以基于用戶輸入在框28處產(chǎn)生，并且發(fā)布到IO連接器的收發(fā)器邏輯。示出的框30接收帶寬配置命令，其中帶寬配置命令可以被用于配置設(shè)備側(cè)數(shù)據(jù)通道的帶寬。特別地，一個或多個設(shè)備側(cè)數(shù)據(jù)通道的發(fā)送帶寬可以基于帶寬配置命令在框32處配置，然而框34可以基于帶寬配置命令配置設(shè)備側(cè)數(shù)據(jù)通道的接收帶寬。
[0018]圖3顯示了設(shè)備側(cè)數(shù)據(jù)通道36的示例，其包括IO觸頭(例如，針腳、焊接點、插槽)
38、耦合到IO觸頭38的發(fā)送器40和耦合到IO觸頭38的接收器42。數(shù)據(jù)通道36可以容易地替換為任何設(shè)備側(cè)數(shù)據(jù)通道20 (圖1)，并且可以根據(jù)環(huán)境采用差分信號(例如，兩個導(dǎo)線)或者單端型信號(例如，一個導(dǎo)線)。此外，示出的數(shù)據(jù)通道36可以包括其他發(fā)送和/或接收部件，例如編碼、解碼、調(diào)制、解調(diào)單元(未顯示)等等。數(shù)據(jù)通道36的發(fā)送器40和接收器42還可以耦合到緩沖器的邏輯(例如，收發(fā)器邏輯)44，例如緩沖器22 (圖1)，其中邏輯44可以將數(shù)據(jù)通道36配置為發(fā)送通道或者接收通道。例如，邏輯44可以選擇性地激活發(fā)送器40并且停用接收器42以將數(shù)據(jù)通道36配置為發(fā)送通道。相似地，邏輯44可以選擇性地停用發(fā)送器40并且激活接收器42以將數(shù)據(jù)通道配置為接收通道。
[0019]或者，邏輯44可以使發(fā)送器40和接收器42兩者保持激活，并且選擇性地取消與發(fā)送器40和/或接收器42相關(guān)聯(lián)的一個或多個信號波。這樣的方法可以被認為是雙向同時發(fā)出信號的形式。例如，如果數(shù)據(jù)通道36將會被配置作為發(fā)送通道，則邏輯44可以提供從數(shù)據(jù)通道36的全部能量減去在IO觸頭38接收到的任何上行鏈路信號波，以有效地取消會被接收器42獲得的任何波。相似地，如果數(shù)據(jù)通道36將會被配置作為接收通道，則邏輯44可以提供從數(shù)據(jù)通道36的全部能量減去任何下行鏈路信號波，以有效地取消與發(fā)送器40相關(guān)聯(lián)的波。也可以使用其他用于配置數(shù)據(jù)通道36的方向的技術(shù)。
[0020]簡單地講，在以下操作過程中可以實現(xiàn)若干可能的收發(fā)器配置:1)單向的，2)雙向的和3)同時雙向的。在單向的情況下，發(fā)送器總是發(fā)送器而接收器總是接收器。在雙向的情況下，數(shù)據(jù)通道可以被配置為在鏈路的每一側(cè)的RX或者TX。對于同時雙向的配置，發(fā)送器和接收器可以共享相同的觸頭并且在相同時間使用它們。
[0021]圖4顯示了在主機平臺46和外圍設(shè)備48之間的串行化連接。特別地，示出的主機平臺具有耦合到PCH52的處理器50，其反過來具有到IO連接器54的連接56，其是兩個(x2)主機側(cè)數(shù)據(jù)通道寬。在示出的示例中，連接56的每個主機側(cè)數(shù)據(jù)通道以8GB/s的數(shù)據(jù)速率運行，其中IO連接器54具有緩沖器58，其僅有單個(xl)設(shè)備側(cè)數(shù)據(jù)通道60與外圍設(shè)備48通信。因此，在顯示的示例中，已經(jīng)配置比主機側(cè)數(shù)據(jù)通道更少的設(shè)備側(cè)數(shù)據(jù)通道用于運行。為了匹配設(shè)備側(cè)數(shù)據(jù)速率與主機側(cè)數(shù)據(jù)速率，示出的緩沖器58的收發(fā)器邏輯配置設(shè)備側(cè)數(shù)據(jù)通道60以16GB/S與外圍設(shè)備交換數(shù)據(jù)。特別地，緩沖器58的收發(fā)器邏輯可以串行化在連接56的主機側(cè)數(shù)據(jù)通道上接收到的數(shù)據(jù)，并且在串行化數(shù)據(jù)在設(shè)備側(cè)通道60發(fā)送之前提高串行化數(shù)據(jù)的數(shù)據(jù)速率。相似地，緩沖器58的收發(fā)器邏輯可以反串行化在設(shè)備側(cè)數(shù)據(jù)通道60上接收到的數(shù)據(jù)，并且在反串行化數(shù)據(jù)在連接56的主機側(cè)通道發(fā)送之前減少反串行化數(shù)據(jù)的數(shù)據(jù)速率。示出的方法可以因此使IO連接器54能夠動態(tài)適應(yīng)在主機平臺和外圍設(shè)備之間的數(shù)據(jù)速率不匹配，并實現(xiàn)提高的數(shù)據(jù)速率。
[0022]現(xiàn)在轉(zhuǎn)到圖5，示出了 IO連接器62，其具有并排放置在共享外殼內(nèi)的多個凹處64(64a-64d)。每個凹處64具有一組設(shè)備側(cè)數(shù)據(jù)線，如果外圍設(shè)備的對應(yīng)的連接器(例如連接器68)與正在討論的凹處64配對，那么所述數(shù)據(jù)線可以耦合到外圍設(shè)備(未顯示)。每個示出的凹處64還具有相關(guān)聯(lián)的緩沖器70 (70a-70b)，其能夠動態(tài)地配置對應(yīng)凹處64的發(fā)送帶寬和接收帶寬。替代的配置可以包括帶有共享緩沖器的單個半導(dǎo)體封裝/硅片，其配置所有凹處64的發(fā)送帶寬和接收帶寬。如將會討論的，多個外圍設(shè)備可以經(jīng)由IO連接器62連接到主機平臺。
[0023]IO連接器62可以例如合并USB技術(shù)、顯示端口(DP，例如，嵌入式顯示端口標(biāo)準(zhǔn)(eDP)版本1.3,2011年I月，視頻電子標(biāo)準(zhǔn)協(xié)會)技術(shù)、高清晰度多媒體接口(HDMI，例如，HDMI 規(guī)范，版本 1.3a, 2006 年 11 月 10 日，HDMI Licensing, LLC)技術(shù)、Thunderbolt (例如，ThunderboltTM 技術(shù):The Transformational PC I/O, 2011,英特爾公司)技術(shù)、外圍部件互聯(lián)高速(PC1-e，例如，PCI Express xl6圖形150W-ATX規(guī)范1.0, PCI特別興趣組)技術(shù)等等。
[0024]圖6顯示了主機平臺72包括帶有兩個激活的凹處的IO連接器74的場景。在示出的示例中，第一外圍設(shè)備76連接到第一緩沖器80的設(shè)備側(cè)數(shù)據(jù)通道78，第二外圍設(shè)備82耦合到第二緩沖器86的設(shè)備側(cè)數(shù)據(jù)通道84。第一緩沖器80可以與第二緩沖器86通信，以便在他們對應(yīng)的凹處和設(shè)備76、82之間直接路由數(shù)據(jù)。此外，可以完成在設(shè)備76、82之間直接路由數(shù)據(jù)而不涉及主機側(cè)數(shù)據(jù)通道92，或者主機平臺72的芯片組部件(例如處理器88或者 PCH90)。
[0025]例如，設(shè)備76、82可以是外部硬盤驅(qū)動器，其中大量數(shù)據(jù)將會在驅(qū)動器之間傳送。在這種情況下，數(shù)據(jù)可以以繞過全部主機設(shè)備的方式傳送，并且減少要求用于操作平臺72的能量的量。此外，由于在緩沖器80、86之間的短距離，在緩沖器80、86之間的鏈路81可以由單端信號實現(xiàn)。事實上，如果緩沖器80、86合并在單一的硅片上，那么鏈路81可以是虛擬的。
[0026]因此，在這里描述的技術(shù)利用獨特的硅緩沖器和IO布線的縮放潛力來支持實質(zhì)上的可擴展性改進。此外，在IO數(shù)據(jù)線上非對稱帶寬的使用可以向主機平臺-外圍設(shè)備配置提供實質(zhì)上更多的靈活性和功能，其從一個使用模型到另一個可以改變。此外，促進在外圍設(shè)備之間的直接通信可以釋放有價值的主機處理資源，并且可以防止到主機設(shè)備的鏈路飽和。此外，通過將設(shè)備側(cè)數(shù)據(jù)通道配置成突發(fā)-休眠-突發(fā)模式可以實現(xiàn)功率管理優(yōu)勢，在所述模式中所有通道臨時性地被轉(zhuǎn)換為發(fā)送通道。通過在空閑和/或低IO活動時期選擇性地停用主機側(cè)數(shù)據(jù)通道還以減少能量消耗。
[0027]本發(fā)明的實施例適用于與各種類型的半導(dǎo)體集成電路(“1C”)芯片一起使用。這些IC芯片的示例包括但不限于處理器、控制器、芯片組部件、可編程邏輯陣列(PLA)、存儲器芯片、網(wǎng)絡(luò)芯片、片上系統(tǒng)(SoC)、SSD/NAND控制器ASIC等。此外，在一些附圖中，信號導(dǎo)線由線表示。一些可以是不同的以指示更多成分信號路徑，具有數(shù)字標(biāo)簽以指示若干成分信號路徑，和/或在一端或多端具有箭頭以指示主要信息流方向。然而這不應(yīng)當(dāng)以限制方式進行解釋。相反，這樣的增加的細節(jié)可以結(jié)合一個或多個示例性實施例使用，以促進對電路更簡單的理解。任何所表示的信號線，無論是否具有額外的信息，都可以實際上包括可以沿多個方向行進一個或多個信號，并且可以以任何合適類型的信號機制實現(xiàn)，例如，以差分對實現(xiàn)的數(shù)字或模擬線、光纖線和/或單端線。
[0028]盡管給出了示例尺寸/模型/值/范圍，但本發(fā)明的實施例并不限于此。隨著制造技術(shù)(例如，光刻法)隨時間成熟，期望的是可以制造出更小尺寸的設(shè)備。此外，為了解釋和討論的簡單，并且為了不模糊本發(fā)明實施例的某些方面，在附圖中可以示出或不示出周知的到IC芯片和其他部件的電源/接地連接。進一步的，為了避免模糊本發(fā)明的實施例，可以以框圖形式顯示布置，并且考慮到關(guān)于這種框圖布置的實現(xiàn)方式的細節(jié)高度依靠實現(xiàn)實施例的平臺這一事實，即這樣的細節(jié)應(yīng)當(dāng)處在本領(lǐng)域的技術(shù)人員的見識之內(nèi)。當(dāng)陳述特定細節(jié)(例如，電路)是為了描述本發(fā)明實施例的示例時，對于本領(lǐng)域的技術(shù)人員來說明顯的是，可以不具有這些特定細節(jié)或者以這些特定細節(jié)的變化來實踐本發(fā)明的實施例。因此說明書被視為解釋性的而不是限制性的。
[0029]術(shù)語“耦合”在這里可以被用來指所討論部件之間的任何類型的直接的或者間接的關(guān)系，并且可以應(yīng)用于電的、機械的、流體的、光學(xué)的、電磁的、機電的或者其他連接。此夕卜，術(shù)語“第一”、“第二”等這里僅僅用于便于討論，除非另行指出否則不帶有特定的時間或者按時間順序的意義。
[0030]本領(lǐng)域的技術(shù)人員根據(jù)前面的描述將會理解，本發(fā)明的實施例的寬泛技術(shù)可以以各種形式實現(xiàn)。因此，盡管已經(jīng)結(jié)合其特定的示例描述了本發(fā)明的實施例，但本發(fā)明的實施例的真實范圍不應(yīng)被如此限制，這是因為通過研究附圖、說明書和以下權(quán)利要求，其他修改對于有經(jīng)驗的實踐者將會變得明顯。
【權(quán)利要求】
1.一種系統(tǒng)，包括: 主機設(shè)備，用于產(chǎn)生帶寬配置命令；和 輸入/輸出(IO)連接器，其包括一個或多個設(shè)備側(cè)數(shù)據(jù)通道和收發(fā)器邏輯，用于， 接收所述帶寬配置命令， 基于所述帶寬配置命令，配置所述一個或多個設(shè)備側(cè)數(shù)據(jù)通道的發(fā)送帶寬，以及 基于所述帶寬配置命令，配置所述一個或多個設(shè)備側(cè)數(shù)據(jù)通道的接收帶寬。
2.如權(quán)利要求1所述的系統(tǒng)，其中所述一個或多個設(shè)備側(cè)數(shù)據(jù)通道中的每個包括: 一個或多個IO觸頭； 耦合到所述一個或多個IO觸頭的發(fā)送器；以及 耦合到所述一個或多個IO觸頭的接收器。
3.如權(quán)利要求2所述的系統(tǒng)，其中所述收發(fā)器邏輯用于基于所述帶寬配置命令，選擇性地激活所述發(fā)送器和所述接收器中的至少一個。
4.如權(quán)利要求2所述的系統(tǒng)，其中所述收發(fā)器邏輯用于基于所述帶寬配置命令，選擇性地取消與所述發(fā)送器和所述接收器中的至少一個相關(guān)聯(lián)的一個或多個信號波。
5.如權(quán)利要求1所述的系統(tǒng)，進一步包括具有主機側(cè)數(shù)據(jù)速率的一個或多個主機側(cè)數(shù)據(jù)通道，其中所述收發(fā)器邏輯用于匹配所述一個或多個設(shè)備側(cè)數(shù)據(jù)通道的設(shè)備側(cè)數(shù)據(jù)速率與所述主機側(cè)數(shù)據(jù)速率。
6.如權(quán)利要求5所述的系統(tǒng)，其中所述收發(fā)器邏輯用于， 配置比主機側(cè)數(shù)據(jù)通道更少的設(shè)備側(cè)數(shù)據(jù)通道用于運行， 串行化在所述主機側(cè)數(shù)據(jù)通道上接收到的數(shù)據(jù)， 增加串行化數(shù)據(jù)的數(shù)據(jù)速率， 反串行化在所述設(shè)備側(cè)數(shù)據(jù)通道上接收到的數(shù)據(jù)，以及 減少反串行化數(shù)據(jù)的數(shù)據(jù)速率。
7.如權(quán)利要求6所述的系統(tǒng)，其中所述收發(fā)器邏輯用于配置單個設(shè)備側(cè)數(shù)據(jù)通道用于運行。
8.如權(quán)利要求1所述的系統(tǒng)，其中所述IO連接器進一步包括多個凹處，每個凹處包括一個或多個設(shè)備側(cè)數(shù)據(jù)通道，所述邏輯用于在兩個或者更多個所述多個凹處之間直接路由數(shù)據(jù)。
9.如權(quán)利要求1所述的系統(tǒng)，其中所述收發(fā)器邏輯用于將所述發(fā)送帶寬配置成大于所述接收帶寬。
10.如權(quán)利要求1所述的系統(tǒng)，其中所述收發(fā)器邏輯用于將所述接收帶寬配置成大于所述發(fā)送帶寬。
11.如權(quán)利要求1所述的系統(tǒng)，其中所述收發(fā)器邏輯用于將所述接收帶寬配置成等于所述發(fā)送帶寬。
12.如權(quán)利要求1所述的系統(tǒng)，其中所述主機設(shè)備用于識別用戶輸入，并且其中所述帶寬配置命令是基于所述用戶輸入產(chǎn)生的。
13.如權(quán)利要求1所述的系統(tǒng)，其中所述IO連接器進一步包括: 外殼; 半導(dǎo)體封裝，其中所述半導(dǎo)體封裝包括所述收發(fā)器邏輯；以及耦合到所述半導(dǎo)體封裝的基底，其中所述基底包括所述設(shè)備側(cè)數(shù)據(jù)通道，并且所述設(shè)備側(cè)數(shù)據(jù)通道放置在所述外殼內(nèi)。
14.如權(quán)利要求1所述的系統(tǒng)，其中所述主機設(shè)備用于發(fā)布通道寬度協(xié)商消息到所述IO連接器，所述IO連接器用于經(jīng)由至少一個所述設(shè)備側(cè)數(shù)據(jù)通道發(fā)送所述通道寬度協(xié)商消息。
15.—種輸入/輸出(10)連接器,包括: 一個或多個設(shè)備側(cè)數(shù)據(jù)通道；和 收發(fā)器邏輯，其用于， 接收帶寬配置命令， 基于所述帶寬配置命令，配置所述一個或多個設(shè)備側(cè)數(shù)據(jù)通道的發(fā)送帶寬，以及 基于所述帶寬配置命令，配置所述一個或多個設(shè)備側(cè)數(shù)據(jù)通道的接收帶寬。
16.如權(quán)利要求15所述的IO連接器，其中所述一個或多個設(shè)備側(cè)數(shù)據(jù)通道中的每個包括: 一個或多個IO觸頭； 耦合到所述一個或多個IO觸頭的發(fā)送器；以及 耦合到所述一個或多個IO觸頭的接收器。
17.如權(quán)利要求16所述的IO連接器，其中所述收發(fā)器邏輯用于基于所述帶寬配置命令，選擇性地激活所述發(fā)送器和所述接收器中的至少一個。`
18.如權(quán)利要求16所述的IO連接器，其中所述收發(fā)器邏輯用于基于所述帶寬配置命令，選擇性地取消與所述發(fā)送器和所述接收器中的至少一個相關(guān)聯(lián)的一個或多個信號波。
19.如權(quán)利要求15所述的IO連接器，進一步包括具有主機側(cè)數(shù)據(jù)速率的一個或多個主機側(cè)數(shù)據(jù)通道，其中所述收發(fā)器邏輯用于匹配所述一個或多個設(shè)備側(cè)數(shù)據(jù)通道的設(shè)備側(cè)數(shù)據(jù)速率與所述主機側(cè)數(shù)據(jù)速率。
20.如權(quán)利要求19所述的IO連接器，其中所述邏輯用于， 配置比主機側(cè)數(shù)據(jù)通道更少的設(shè)備側(cè)數(shù)據(jù)通道用于運行， 串行化在所述主機側(cè)數(shù)據(jù)通道上接收到的數(shù)據(jù)， 增加串行化數(shù)據(jù)的數(shù)據(jù)速率， 反串行化在所述設(shè)備側(cè)數(shù)據(jù)通道上接收到的數(shù)據(jù)，以及 減少反串行化數(shù)據(jù)的數(shù)據(jù)速率。
21.如權(quán)利要求20所述的IO連接器，其中所述收發(fā)器邏輯用于配置單個設(shè)備側(cè)數(shù)據(jù)通道用于運行。
22.如權(quán)利要求15所述的IO連接器，進一步包括多個凹處，每個凹處包括一個或多個設(shè)備側(cè)數(shù)據(jù)通道，所述邏輯用于在兩個或者更多個所述多個凹處之間直接路由數(shù)據(jù)。
23.如權(quán)利要求15所述的IO連接器，其中所述收發(fā)器邏輯用于將所述發(fā)送帶寬配置成大于所述接收帶寬。
24.如權(quán)利要求15所述的IO連接器，其中所述收發(fā)器邏輯用于將所述接收帶寬配置成大于所述發(fā)送帶寬。
25.如權(quán)利要求15所述的IO連接器，其中所述收發(fā)器邏輯用于將所述接收帶寬配置成等于所述發(fā)送帶寬。
26.如權(quán)利要求15所述的IO連接器，進一步包括: 外殼; 半導(dǎo)體封裝，其中所述半導(dǎo)體封裝包括所述收發(fā)器邏輯；以及耦合到所述半導(dǎo)體封裝的基底，其中所述基底包括所述設(shè)備側(cè)數(shù)據(jù)通道，并且所述設(shè)備側(cè)數(shù)據(jù)通道放置在所述外殼內(nèi)。
27.一種計算機實現(xiàn)方法，包括: 將帶寬配置命令發(fā)布到包括一個或多個設(shè)備側(cè)數(shù)據(jù)通道的輸入/輸出(IO)連接器； 基于所述帶寬配置命令，配置所述一個或多個設(shè)備側(cè)數(shù)據(jù)通道的發(fā)送帶寬；以及 基于所述帶寬配置命令，配置所述一個或多個設(shè)備側(cè)數(shù)據(jù)通道的接收帶寬。
28.如權(quán)利要求27所述的方法，進一步包括基于所述帶寬配置命令，選擇性地激活每個設(shè)備側(cè)數(shù)據(jù)通道的發(fā)送器和接收器中的至少一個。
29.如權(quán)利要求27所述的方法，進一步包括基于所述帶寬配置命令，選擇性地取消與每個設(shè)備側(cè)數(shù)據(jù)通道的發(fā)送器和接收器中的至少一個相關(guān)聯(lián)的一個或多個信號波。
30.如權(quán)利要求27所述的方法，進一步包括匹配一個或多個設(shè)備側(cè)數(shù)據(jù)通道的設(shè)備側(cè)數(shù)據(jù)速率與和IO連接器相關(guān)聯(lián)的一個或多個主機側(cè)數(shù)據(jù)通道的主機側(cè)數(shù)據(jù)速率。
31.如權(quán)利要求30所述的方法，進一步包括: 配置比主機側(cè)數(shù)據(jù)通道更少的設(shè)備側(cè)數(shù)據(jù)通道用于運行； 串行化在所述主機側(cè)數(shù)據(jù)通道上接收到的數(shù)據(jù)； 增加串行化數(shù)據(jù)的數(shù)據(jù)速率； 反串行化在所述設(shè)備側(cè)數(shù)據(jù)通道上接收到的數(shù)據(jù)；以及 減少反串行化數(shù)據(jù)的數(shù)據(jù)速率。
32.如權(quán)利要求31所述的方法，其中配置單個設(shè)備側(cè)數(shù)據(jù)通道用于運行。
33.如權(quán)利要求27所述的方法，其中所述IO連接器進一步包括多個凹處，每個凹處包括一個或多個設(shè)備側(cè)數(shù)據(jù)通道，所述方法進一步包括在兩個或者更多個所述多個凹處之間直接路由數(shù)據(jù)。
34.如權(quán)利要求27所述的方法，進一步包括將所述發(fā)送帶寬配置成大于所述接收帶寬。
35.如權(quán)利要求27所述的方法，進一步包括將所述接收帶寬配置成大于所述發(fā)送帶寬。
36.如權(quán)利要求27所述的方法，進一步包括將所述接收帶寬配置成等于所述發(fā)送帶寬。
37.如權(quán)利要求27所述的方法，進一步包括發(fā)布通道寬度協(xié)商消息到所述IO連接器。
【文檔編號】G06F13/14GK103827841SQ201180073790
【公開日】2014年5月28日 申請日期:2011年9月30日 優(yōu)先權(quán)日:2011年9月30日
【發(fā)明者】J·E·若斯, S·R·穆尼, B·K·卡斯珀, H·L·赫克 申請人:英特爾公司