專利名稱：一種基于fpga的自重構(gòu)d/tmr系統(tǒng)及其容錯設(shè)計方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種自重構(gòu)D/TMR系統(tǒng)及其容錯設(shè)計方法，屬于數(shù)字系統(tǒng)容錯的技術(shù)領(lǐng)域。
背景技術(shù)：
隨著科學(xué)技術(shù)的快速發(fā)展，人類探索開發(fā)太空的步伐不斷加快，各種空間飛行器的結(jié)構(gòu)和功能越來越復(fù)雜，且壽命與可靠性要求也越來越高。但是，由于航天器運行在空間惡劣的電磁干擾、極端溫度環(huán)境下，容易引起星載電子設(shè)備故障；另外，目前電子系統(tǒng)正朝著結(jié)構(gòu)復(fù)雜化、高度集成化的片上系統(tǒng)(Sysetm on Chip，簡稱S0C)方向發(fā)展，傳統(tǒng)的電子系統(tǒng)冗余備份(如系統(tǒng)級、模塊級、芯片級備份)容錯設(shè)計方法難以適應(yīng)高可靠、強生存、長壽命的要求，因此探索新的電子系統(tǒng)容錯機制至關(guān)重要。超大規(guī)?，F(xiàn)場可編程門陣列(Field Programmable Gate Array，簡稱FPGA)具有通用性好、集成度高、硬件可重構(gòu)等特點，因此在空間探測、航空航天、遙感遙測、工業(yè)控制、 醫(yī)療、通信等領(lǐng)域已廣泛應(yīng)用。但是在苛刻環(huán)境下工作的FPGA邏輯電路可能出現(xiàn)各種故障，例如因空間粒子輻射引起的單粒子翻轉(zhuǎn)(Single Event Upset，SEU)現(xiàn)象等瞬時故障和永久故障。近幾年研究人員已開始研究FPGA片內(nèi)冗余容錯技術(shù)，如FPGA片內(nèi)N模冗余、主備份冗余等，但是這些容錯設(shè)計方法大多還是采用傳統(tǒng)的器件備份式冗余方案，F(xiàn)PGA的資源利用率不高，系統(tǒng)容錯能力不強等缺點依然存在，如何利用FPGA的可重構(gòu)特性來構(gòu)建高可靠性容錯系統(tǒng)，及如何實現(xiàn)容錯系統(tǒng)中故障模塊的在線修復(fù)是當前需要研究探索的重要前沿課題。

發(fā)明內(nèi)容
本發(fā)明的目的，在于提供一種基于FPGA的自重構(gòu)D/TMR系統(tǒng)及其容錯設(shè)計方法， 其可克服現(xiàn)有容錯機制的不足，具有較高的資源利用率、較強的容錯能力和較高的可靠性。為了達成上述目的，本發(fā)明的解決方案是
一種基于FPGA的自重構(gòu)D/TMR系統(tǒng)，包括自重構(gòu)控制器、ICAP接口、配置區(qū)域模塊、 System ACE接口、UART接口和CF卡，其中，配置區(qū)域模塊通過ICAP接口連接自重構(gòu)控制器，外部CF卡通過System ACE接口連接自重構(gòu)控制器，所述自重構(gòu)控制器還通過UART接口與PC機上超級終端建立通信連接。一種基于FPGA的自重構(gòu)D/TMR系統(tǒng)的容錯設(shè)計方法，工作步驟是
(a)用DMR位流配置動態(tài)重構(gòu)區(qū)域；
(b)檢測電路監(jiān)測系統(tǒng)狀態(tài)，并判斷是否存在故障，若無故障，保持動態(tài)重構(gòu)區(qū)域為DMR 狀態(tài)，若出現(xiàn)故障，則讀取CF卡上的配置TMR位流，將動態(tài)重構(gòu)區(qū)域配置為TMR狀態(tài)。采用上述方案后，本發(fā)明融合了傳統(tǒng)DMR (二模冗余)和TMR (三模冗余)冗余容錯的優(yōu)點，在正常情況下系統(tǒng)工作于DMR狀態(tài)，具有較低的面積開銷和功耗；出現(xiàn)故障時，系統(tǒng)切換為TMR狀態(tài)。這種工作方式不需要額外故障檢測與定位電路，具有較高的資源利用率、較強的容錯能力和較高的可靠性，且由于采用自重構(gòu)和動態(tài)部分重構(gòu)技術(shù)，無需外部干預(yù)即可實現(xiàn)故障的快速自修復(fù)。


圖1是本發(fā)明的整體架構(gòu)圖； 圖2是本發(fā)明的工作原理圖3是在ISE軟件中對8線-3線三編碼器D/TMR系統(tǒng)的設(shè)計結(jié)果圖。
具體實施例方式以下將結(jié)合附圖，對本發(fā)明的技術(shù)方案進行詳細說明。如圖1所示，本發(fā)明提供一種基于FPGA的自重構(gòu)D/TMR系統(tǒng)，包括自重構(gòu)控制器(由 Micro Blaze 軟核實現(xiàn))、ICAP (Internet Content Adaptation)接口、配置區(qū)域模塊、System ACE (System Advanced Configuration Environment)接口、UART (Universal Asynchronous Receiver/Transmitter)接口禾口 CF (Compact Flash)卡，其中，自重構(gòu)控制器、配置區(qū)域模塊、System ACE接口及ICAP接口均在FPGA上實現(xiàn)，并設(shè)置UART接口用于實現(xiàn)與PC機上超級終端的通信，且ICAP接口、System ACE接口、UART接口和重構(gòu)區(qū)域模塊作為外設(shè)掛接于PLB總線上，外部CF卡則用于存放自重構(gòu)前后的位流。配合圖2所示，本發(fā)明還提供一種基于FPGA的自重構(gòu)D/TMR系統(tǒng)的容錯設(shè)計方法，工作步驟是
(a)用DMR位流配置動態(tài)重構(gòu)區(qū)域；
(b)檢測電路監(jiān)測DMR系統(tǒng)狀態(tài)，并判斷是否存在故障，若無故障，保持動態(tài)重構(gòu)區(qū)域為DMR狀態(tài)，若出現(xiàn)故障，則讀取CF卡上的配置TMR位流，將動態(tài)重構(gòu)區(qū)域配置為TMR狀態(tài)， 實現(xiàn)故障的自修復(fù)。結(jié)合圖1，自重構(gòu)控制器、ICAP接口和System ACE接口均作為靜態(tài)模塊，在系統(tǒng)工作過程中保持不變，而配置區(qū)域模塊作為動態(tài)模塊，在系統(tǒng)工作過程中，由自重構(gòu)控制器通過ICAP接口配置實現(xiàn)功能切換，具體為正常情況下，重構(gòu)區(qū)域模塊配置的是DMR的位流； 出現(xiàn)故障時，自重構(gòu)控制器通過System ACE接口讀取CF卡上的配置TMR位流，經(jīng)ICAP接口將重構(gòu)區(qū)域模塊配置為TMR狀態(tài)。在圖2中，實線所示是重構(gòu)前系統(tǒng)，為DMR結(jié)構(gòu)；實線加虛線一起表示重構(gòu)后系統(tǒng)，為TMR結(jié)構(gòu)。D/TMR系統(tǒng)的容錯原理為正常工作(無故障)時，系統(tǒng)工作于DMR狀態(tài)， 由檢測電路監(jiān)測系統(tǒng)狀態(tài)，二重表決模塊給出系統(tǒng)正確輸出；此時，電路使用了較少資源， 且功耗較低。當檢測電路檢測到兩個冗余模塊中有一個故障時，通知自重構(gòu)控制器啟動部分動態(tài)重構(gòu)，使系統(tǒng)工作于TMR狀態(tài)，這樣，即使故障模塊中有永久故障存在，也能通過三模表決輸出正確結(jié)果。下面以使用Xilinx公司的ML507開發(fā)板設(shè)計8線_3線編碼器自重構(gòu)D/TMR系統(tǒng)為例，說明本發(fā)明的具體設(shè)計步驟
(1)設(shè)計動態(tài)重構(gòu)區(qū)域重構(gòu)前后的D/TMR位流
8線-3線編碼器D/TMR系統(tǒng)在ISE軟件中原理圖如圖3所示，圖中bianmal和bianma2 分別是8線-3線編碼器的兩個冗余模塊，toupiaol是二模冗余的仲裁模塊，toupian2包含另一個冗余模塊及三模冗余的表決電路。其中bianmal和bianma2是靜態(tài)模塊， toupiaol是動態(tài)模塊，當toupianl仲裁判斷出現(xiàn)錯誤時，動態(tài)模塊toupiaol變?yōu)橹貥?gòu)模塊 toupiao2，實現(xiàn)了三重冗余；在靜態(tài)模塊和動態(tài)模塊中加入總線宏模塊即busmaCr0l_v2和 busmacro2_v2,實現(xiàn)數(shù)據(jù)的單方向傳輸。①頂層設(shè)計和仿真
使用Xilinx集成軟件環(huán)境ISE建立頂層文件首先打開ISE軟件新建一個工程，選擇設(shè)計所用的FPGA型號(本實施例中用的是XC5vfX70t-lffll36)；然后使用VHDL語言進行編程，分別為每個模塊設(shè)置頂層模塊。編寫測試文件后，經(jīng)過綜合并在Isim中仿真，驗證設(shè)計的正確性。②總線宏設(shè)計
打開FPGA Edit進行總線宏的設(shè)計。首先新建總線宏文件，選擇板子配置。接著添加 slice模塊，在slice上添加宏的輸入輸出引腳，并將其他需要連線的引腳設(shè)在網(wǎng)表文件的同一個節(jié)點，系統(tǒng)會自動布線，完成連接。然后進行slice內(nèi)部的連線，雙擊slice，選擇編輯模式下對slice編程，slice會自動布線連接。注總線宏在ISE中被認為是黑匣子，要調(diào)用總線宏模塊，需要在應(yīng)用屬性中明確總線宏的文件路徑，然后在VHDL中將其當作普通模塊調(diào)用即可。③添加約束文件并進行綜合和實現(xiàn)
在ISE中新建約束文件，進行引腳、區(qū)域和時鐘約束(也可以在PlanAhead軟件中直接設(shè)置)，然后進行綜合和實現(xiàn)。④位流文件生成和總體仿真
若綜合和實現(xiàn)均無誤，即可進行總體仿真。由于總線宏黑匣子的存在，系統(tǒng)不能在Isim 中仿真成功，因此需將生成的位流文件直接下載到開發(fā)板中仿真，步驟如下首先在ISE中雙擊Generate Programming File，生成比特流文件；接著打開iMPACT軟件，選擇JTAG邊界掃描模式，添加比特流文件下載，即可觀察仿真結(jié)果(輸出Y，Yl, Y2，Y3分別用LED0，LEDl, LED2，LED3表示)。仿真結(jié)束后，分別生成總的比特流文件和重構(gòu)比特流文件。(2)設(shè)計自重構(gòu)系統(tǒng)硬件平臺
打開XPS軟件，在BSB向?qū)椭律尚马椖浚贿x擇軟核處理器，工作頻率為100MHz ； 外設(shè)為ILMB、DMLB、System ACE, UART (設(shè)置波特率為115200)。工程設(shè)置完成后，在IP中添加ICAP，將其接到PLB總線上，并重新生成地址；點擊硬件生成比特流選項，生成比特流。
( 3 )對自重構(gòu)控制器進行軟件編程
在XPS軟件中打開SDK軟件(選擇添加.bit和.bmm文件)使用C/C++進行軟件編程。 編程內(nèi)容包括對CF卡中位流文件的讀取和ICAP對讀取內(nèi)容的配置。需要注意的是配置數(shù)據(jù)是以幀的形式存儲，每一幀包含41個字；而CF卡是以段的形式進行數(shù)據(jù)存儲，一段包含 512個字。因此將CF卡中數(shù)據(jù)讀出時需要進行字節(jié)合并為字的處理。另外，ICAP配置控制寄存器將數(shù)據(jù)寫入BRAM中。在設(shè)計過程中，首先需要添加庫文件，選擇開發(fā)平臺等，具體方法為打開Board Support Package Pro ject, OSstandalone : : Supported Libraries φ 選擇xilfatfs選項來實現(xiàn)對CF卡的讀寫。最后新建C/C++工程，選擇剛剛加載的數(shù)據(jù)包建立工程，新建C/C++文件編程。在編程過程中若出現(xiàn)錯誤，可根據(jù)下面的Console中提示進行修改。編程結(jié)束后，生成連接腳本文件。最后將硬件比特流文件和BMM文件及生成的軟件可執(zhí)行文件一起下載到開發(fā)板中，進行驗證。( 4 )將位流文件拷貝入CF卡
在DOS環(huán)境下，將CF卡插入PC機中；首先對CF卡格式化(CF卡每用一次都要進行格式化，而且需要格式化為FAT16形式；而且格式化在Windows XP環(huán)境下無法實現(xiàn)，需要用 MKDOSFS. exe在DOS下面格式化)；然后將步驟(1)生成的配置比特流和重構(gòu)比特流分別拷貝入CF卡。(5)系統(tǒng)聯(lián)調(diào)和驗證
將CF卡插入ML507開發(fā)板的CF卡插槽，同時接通FPGA的RS232和計算機的RS232 口， 打開超級終端，設(shè)置波特率為115200，通過超級終端進行調(diào)試；然后將FPGA開發(fā)板上電， 觀察終端顯示結(jié)果和板上LED等的輸出現(xiàn)象。上電后，自重構(gòu)處理器首先通過System ACE接口從CF卡讀取配置比特流，并通過 ICAP接口將配置區(qū)域配置為DMR狀態(tài)；出現(xiàn)故障(通過手動設(shè)置FPGA板卡上的開關(guān)注入故障)時，故障指示燈亮，自重構(gòu)處理器通過System ACE接口從CF卡讀取動態(tài)重構(gòu)位流，并通過ICAP接口將配置區(qū)域配置為TMR狀態(tài)，實現(xiàn)故障的自修復(fù)。以上實施例僅為說明本發(fā)明的技術(shù)思想，不能以此限定本發(fā)明的保護范圍，凡是按照本發(fā)明提出的技術(shù)思想，在技術(shù)方案基礎(chǔ)上所做的任何改動，均落入本發(fā)明保護范圍之內(nèi)。
權(quán)利要求
1 一種基于FPGA的自重構(gòu)D/TMR系統(tǒng)，其特征在于包括自重構(gòu)控制器、ICAP接口、配置區(qū)域模塊、System ACE接口、UART接口和CF卡，其中，配置區(qū)域模塊通過ICAP接口連接自重構(gòu)控制器，外部CF卡通過System ACE接口連接自重構(gòu)控制器，所述自重構(gòu)控制器還通過UART接口與PC機上超級終端建立通信連接。
2.一種基于FPGA的自重構(gòu)D/TMR系統(tǒng)的容錯設(shè)計方法，其特征在于步驟是(a)用DMR位流配置動態(tài)重構(gòu)區(qū)域；(b)檢測電路監(jiān)測DMR系統(tǒng)狀態(tài)，并判斷是否存在故障，若無故障，保持動態(tài)重構(gòu)區(qū)域為DMR狀態(tài)，若出現(xiàn)故障，則讀取CF卡上的配置TMR位流，將動態(tài)重構(gòu)區(qū)域配置為TMR狀態(tài)。
全文摘要
本發(fā)明公開一種基于FPGA的自重構(gòu)D/TMR系統(tǒng)的容錯設(shè)計方法，工作步驟是(a)用DMR位流配置動態(tài)重構(gòu)區(qū)域；(b)檢測電路監(jiān)測DMR系統(tǒng)狀態(tài)，并判斷是否存在故障，若無故障，保持動態(tài)重構(gòu)區(qū)域為DMR狀態(tài)，若出現(xiàn)故障，則讀取CF卡上的配置TMR位流，將動態(tài)重構(gòu)區(qū)域配置為TMR狀態(tài)。此種容錯方法可克服現(xiàn)有容錯機制的不足，具有較高的資源利用率、較強的容錯能力和較高的可靠性，且可實現(xiàn)故障的快速自主修復(fù)。本發(fā)明還公開一種基于FPGA的自重構(gòu)D/TMR系統(tǒng)。
文檔編號G06F11/16GK102541698SQ201110434538
公開日2012年7月4日 申請日期2011年12月22日 優(yōu)先權(quán)日2011年12月22日
發(fā)明者劉斐文, 姚睿, 王友仁, 鐘雪燕 申請人:南京航空航天大學(xué)