專利名稱：一種誤差平坦的浮點數對數運算裝置的制作方法
技術領域：
本發(fā)明涉及的是一種誤差平坦的浮點數對數運算裝置，屬于通用數字系統(tǒng)領域。
背景技術：
現代電子計算機中，絕大多數運算采用浮點數運算，浮點數的效率決定了電子計算機的性能，通用數字系統(tǒng)中，經常需要求對數運算。目前，常用的求對數運算裝置有兩種
一種求對數運算裝置是查表法裝置，該查表法裝置會受到通用數字系統(tǒng)資源的約束， 導致對數運算結果誤差較大。另一種求對數運算裝置是實時運算裝置，該實時運算裝置對輸入的每一個值，進行實時運算。但現有的實時運算裝置計算量大，復雜度高，且對數運算結果誤差不平坦。

發(fā)明內容
有鑒于此，本發(fā)明主要目的在于提供一種誤差平坦的浮點數對數運算裝置，該裝置用于實施浮點數的對數運算，其計算量小，復雜度低，對數運算結果精確度高，且誤差平坦。為達成上述目的，本發(fā)明所采用的技術方案是一種誤差平坦的浮點數對數運算裝置，用于實施浮點數以2為底的對數運算，該浮點數值表示為
(-l)s · 22_ 2Μ) · (1+i ),其中，S為浮點數的符號數，E為浮點數的指數，且E為L位比特數，
F為浮點數的尾數，OSi <1 ,且F為N位比特數，L與N為自然數，該浮點數對數運算裝置包括
一比較器1，用于判斷浮點數的尾數F所屬區(qū)間，并輸出浮點數的尾數F所屬區(qū)間值i ； 一存儲器2，與上述比較器1連接，用于接收比較器1輸出的浮點數的尾數F所屬區(qū)間值i，根據該值i輸出對應的系數值(P，q，r，b)；
一第一移位器31，與第一加法器41連接，用于接收浮點數的尾數F與存儲器2輸出對應的系數值(P，q，r，b)中的值P，根據該值ρ對F進行右移，輸出結果Sl ；
一第二移位器32，與第一加法器41連接，用于接收浮點數的尾數F與存儲器2輸出對應的系數值(P，q，r，b)中的值q，根據該值q對F進行右移，輸出結果S2;
一第三移位器33，與第二加法器42連接，用于接收浮點數的尾數F與存儲器2輸出對應的系數值(P，q，r，b)中的值r，根據該值r對F進行右移，輸出結果S3;
一第一加法器41，與第三加法器43連接，用于將第一移位器31的輸出結果Sl與第二移位器32的輸出結果S2相加，輸出相加結果Al ；
一第二加法器42，與第三加法器43連接，用于將第三移位器43的輸出結果S3與存儲器2輸出對應的系數值(ρ，q，r，b)中的值b相加，輸出相加結果A2 ；
一第三加法器43，與第四加法器43連接，用于將第一加法器41的輸出結果Al與第二加法器42的輸出A2相加，輸出相加結果A3 ；
一第四加法器44，與組合電路7連接，用于將第三加法器43的輸出結果A3與浮點數的尾數F相加，輸出相加結果A4;
一減法器5，與組合電路7連接，用于將浮點數的指數E與Y -1值相減，輸出相減結果
Zl ；
一反相器6，與組合電路7連接，用于接收浮點數的符號數S，將浮點數的符號數S取反，輸出反相值J ；
一組合電路7，用于接收減法器5輸出相減結果Z1、第四加法器44輸出結果A4和反相器6的輸出反相值J，并且將三者相加，輸出該浮點數對數運算結果Y。上述比較器(1)設置判斷門限，其判斷門限分別為
,[2"H-1,22/b-1]
…[？作—口叫)/ — ^…其具體如下將對數曲線7 = lOg2(l + i ),(0Si <1)沿 y軸方向平均劃分η區(qū)間，求取各區(qū)間F的取值范圍，設定比較器的判斷門限為
,…[2協(xié)—1,2_.'κ — 1]…[2(s-_ -1,1]。本發(fā)明的一種誤差平坦的浮點數對數運算裝置與現有技術相比具有以下的優(yōu)點 該裝置對浮點數的對數運算速度快，沒有乘法運算，計算量小，復雜度低，只需查表，判斷， 移位，加法等簡單操作，提高浮點數對數運算結果精確度，且平坦誤差值。


圖1表示本發(fā)明的浮點數的表示法的示意圖。圖2表示本發(fā)明線性線段分區(qū)間逼近對數曲線少=10￡2(1 + /^(0^ <1)的示意圖。圖3表示本發(fā)明的一種誤差平坦的浮點數對數運算裝置的架構示意圖。圖4表示對數曲線J= +撲(OSi7 <1)被劃分4區(qū)間，本發(fā)明的浮點數對數運算結果誤差曲線與"Low Cost Hardware Implementation of Logarithm Approximation”的浮點數對數運算結果誤差曲線進行比較圖。圖5表示對數曲線7 =<1)被劃分15區(qū)間，本發(fā)明中的浮點數對數運算結果誤差曲線與"Power and Area-Efficient Unified Computation of Vector and Elementary Functions for Handheld 3D Graphics Systems”的#^( )(寸
誤差曲線進行比較圖。
具體實施例方式下面結合附圖對本發(fā)明的實施例作詳細說明。如圖1所示，本發(fā)明中浮點數值表示為￠-1)3.+ 其中，S為浮點數的
符號位；E為浮點數的指數，且E為L位比特數；F為浮點數的尾數，OSF <1,且F為N位比特數；L與N為自然數；圖2表示本發(fā)明線性線段分區(qū)間逼近對數曲線y= log 2(1 +及)，(O Si <1)的示意圖。如圖所示，圖中橫軸表示浮點數的尾數F的取值，圖中縱軸表示Y的取值，圖中對數曲線表示J = :bg2(l+ia(0Si <l)。將對數曲線7=1明2(1+烈(0《廠<1)沿y 軸方向平均劃分η區(qū)間。A和B為第i區(qū)間的兩個端點，B和C為第i+Ι區(qū)間的兩個端點。A點坐標值為，B點坐標值為[2_"-1力+1)/ ]，C點坐標值為 [2ΙΜ2ν" — 1，( + 2) In]。線段 AB 表示為 Li (F) = Ch. P +b, , (2!7k-l)<i < (2_ —1)。利用線段AB逼近第i區(qū)間曲線7=10運2(1 +尹)《約.戶+為，(2i/H-l)<i <(2(i+1_-p。線段BC表示為(P) 二 +廠及+ !^, (2(i+_ —DSi <(2卿s-l)。利用線段BC逼近第i+Ι區(qū)間曲線戶 Iog3 (1+i ) ^ 巧+1 · F +b2+1, (2岡/s-Y)<F< (f -1)。Ei 為第 i 區(qū)間曲線與線段 AB 之間的誤差值 Si = Iog2Q+F) - Li (F) , -1)<F< — 1)。Ei+1 為第 i+1 區(qū)間曲線與線段BC之間的誤差值馬+1 =1明2(1 +杓-‘⑷,C2Ws-l)<F <(2(i+_ -1)。將對數曲線7 = log 2 (1 + (O《F < ！)沿y軸方向平均劃分n區(qū)間，得出各區(qū)間范圍值
, [2^-1,2^-1]…[滬-l，2_rt -1]…— 1,1],將這些范圍值作為比
較器判斷標準，并求取各個區(qū)間的系數值a和b，其中第i區(qū)間系數值％ 2(i+1J_2ifs , 第i區(qū)間線段AB表達式為
M』 一丄
Li(F) ^arF+bir(2i/s ~1)<F < (2i+1/a -1) (1)
從式(1)可以看出整個運算過程需要乘法，為了適合嵌入式設備的應用，本發(fā)明采用移位和加減法代替乘法功能。將系數值％分解成由系數值(Pi，Qi，組成
(Pi，qi，ri)為整數,十表示為加減運算。式(1)轉換為式(2) Li(F) κ Pi 十蘆 十i (2)
最后根據上述的方法，求取每個區(qū)間的系數值(ρ，q，r，b)并存儲于存儲器。如圖3所示，本發(fā)明的一種誤差平坦的浮點數對數運算裝置，用于獲得浮點數
if=(-l)s . 2^2￡-1J-(l + i )以2為底的對數運算結果Y
F = Iog2W
= log2(2 -(2M))+Iog2O+ i )(3)
二 (Ε - ￠2^-1))+ log2(l+ F) fa (5 — (2^ —1))+(α · J^ +i>) (5-(2Z —l)) + (i 十i p F q F r)+b
其中，S為浮點數的符號數，E為浮點數的指數，且E為L位比特數，F為浮點數的尾數，0么F <1 ,且F為N位比特數，L與N為自然數，該浮點數對數運算裝置包括
一比較器1，用于判斷浮點數的尾數F所屬區(qū)間，并輸出浮點數的尾數F所屬區(qū)間值i ； 一存儲器2，與上述比較器1連接，用于接收比較器1輸出的浮點數的尾數F所屬區(qū)間值i，根據該值i輸出對應的系數值(P，q，r，b)；
一第一移位器31，與第一加法器41連接，用于接收浮點數的尾數F與存儲器2輸出對應的系數值(P，q，r，b)中的值P，根據該值ρ對F進行右移，輸出結果Sl ；
一第二移位器32，與第一加法器41連接，用于接收浮點數的尾數F與存儲器2輸出對應的系數值(P，q，r，b)中的值q，根據該值q對F進行右移，輸出結果S2;
一第三移位器33，與第二加法器42連接，用于接收浮點數的尾數F與存儲器2輸出對應的系數值(P，q，r，b)中的值r，根據該值r對F進行右移，輸出結果S3;
一第一加法器41，與第三加法器43連接，用于將第一移位器31的輸出結果Sl與第二移位器32的輸出結果S2相加，輸出相加結果Al ；
一第二加法器42，與第三加法器43連接，用于將第三移位器43的輸出結果S3與存儲器2輸出對應的系數值(ρ，q，r，b)中的值b相加，輸出相加結果A2 ；
一第三加法器43，與第四加法器43連接，用于將第一加法器41的輸出結果Al與第二加法器42的輸出A2相加，輸出相加結果A3 ；
一第四加法器44，與組合電路7連接，用于將第三加法器43的輸出結果A3與浮點數的尾數F相加，輸出相加結果A4;
一減法器5，與組合電路7連接，用于將浮點數的指數E與21 -1值相減，輸出相減結果
Zl ；
一反相器6，與組合電路7連接，用于接收浮點數的符號數S，將浮點數的符號數S取反，輸出反相值J ；
一組合電路7，用于接收減法器5輸出相減結果Z1、第四加法器44輸出結果A4和反相器6的輸出反相值J，并且將三者相加，輸出該浮點數對數運算結果Y。上述比較器(1)設置判斷門限，其判斷門限分別為:
’[21/s——1]
…[2"s —口叫仰―幻…沖—1,1],其具體如下將對數曲線j = log2(l + i ),(0SF <1)沿
y軸方向平均劃分η區(qū)間，求取各區(qū)間F的取值范圍，設定比較器的判斷門限為
, [2J''R -1,22/s-1] ...[2 /Μ-1,2 +1)/κ-1] ...[2<κ-1)/η-1,1]。為了驗證使用本發(fā)明的一種誤差平坦的浮點數對數運算裝置的浮點數對數運算結果誤差效果，通過與"Low Cost Hardware Implementation of Logarithm Approximation”的浮點數對數運算結果誤差進行比較。如圖4所示，圖中實線與虛線各有4 個波峰，表示對數曲線7 = 1明2(1 +杓,(0《7<1)被劃分4區(qū)間。圖中橫軸表示浮點數的尾數
取值，縱軸表示誤差取值。圖中實線為采用本發(fā)明的一種誤差平坦的浮點數對數運算方法后的誤差曲線，圖中虛線為采用文獻“Low Cost Hardware Implementation of Logarithm Approximation”的對數運算方法后的誤差曲線。該文獻由Gutierrez，R.提出，于2011年發(fā)表于Systems, IEEE Transactions，12期19卷第23 頁至2330頁。從圖4中可以看出，本發(fā)明的浮點數對數運算結果誤差平坦，其4個區(qū)間的最大誤差值相等，優(yōu)于文獻“LowCost Hardware Implementation of Logarithm Approximation，，的對數運算結果誤差。為了驗證使用本發(fā)明的一種誤差平坦的浮點數對數運算裝置的浮點數對數運算結果誤差效果，通過與“Power and Area-Efficient Unified Computation of Vector and Elementary Functions for Handheld 3D Graphics Systems，，的浮點數對數運算結果誤差進行比較。如圖5所示，圖中實線與虛線各有15個波峰，表示對數曲線 .>- = 1οδ2(1 + η(0<^<1)被劃分15區(qū)間，圖中橫軸表示浮點數的尾數取值，縱軸表示誤差
取值。圖中實線為采用本發(fā)明的一種誤差平坦的浮點數對數運算方法后的誤差曲線，圖中虛線為米用文獻“Power and Area-Efficient Unified Computation of Vector and Elementary Functions for Handheld 3D Graphics Systems”的對數運算方法后的誤差曲線。該文獻由 Byeong-Gyu提出，于 2008年發(fā)表于 Computers, IEEE Transactions，57 期 59 卷第490頁至第504頁。從圖5中可以看出，本發(fā)明的浮點數對數運算結果誤差平坦，其15 個區(qū)間的最大誤差值相等，優(yōu)于文獻“Power and Area-Efficient Unified Computation of Vector and Elementary Functions for Handheld 3D Graphics Systems，，的對數運算結果誤差。以上揭露的僅為本發(fā)明的較佳實例實施而已，當然不能以此來限定本發(fā)明的權利范圍，因此依本發(fā)明權利要求所作的等同變化，均屬本發(fā)明所涵蓋的范圍。
權利要求
1.一種誤差平坦的浮點數對數運算裝置，用于實施浮點數以2為底的對數運算，該浮點數值表示為(-l)s · . (1 + i ),其中，S為浮點數的符號數，E為浮點數的指數，且E為L位比特數，F為浮點數的尾數，O SF <1 ,且F為N位比特數，L與N為自然數，該浮點數對數運算裝置包括一比較器⑴，用于判斷浮點數的尾數F所屬區(qū)間，并輸出浮點數的尾數F所屬區(qū)間值i ；一存儲器O)，與上述比較器(1)連接，用于接收比較器(1)輸出的浮點數的尾數F所屬區(qū)間值i，根據該值i輸出對應的系數值(P，q，r，b)；一第一移位器(31)，與第一加法器連接，用于接收浮點數的尾數F與存儲器(2) 輸出對應的系數值(P，q，r，b)中的值P，根據該值ρ對F進行右移，輸出結果Sl ；一第二移位器(32)，與第一加法器連接，用于接收浮點數的尾數F與存儲器(2) 輸出對應的系數值(P，q，r，b)中的值q，根據該值q對F進行右移，輸出結果S2;一第三移位器(33)，與第二加法器02)連接，用于接收浮點數的尾數F與存儲器(2) 輸出對應的系數值(P，q，r，b)中的值r，根據該值r對F進行右移，輸出結果S3;一第一加法器(41)，與第三加法器03)連接，用于將第一移位器(31)的輸出結果Sl 與第二移位器(32)的輸出結果S2相加，輸出相加結果Al ；一第二加法器(42)，與第三加法器連接，用于將第三移位器的輸出結果S3 與存儲器⑵輸出對應的系數值(P，q，r，b)中的值b相加，輸出相加結果A2 ；一第三加法器(43)，與第四加法器連接，用于將第一加法器Gl)的輸出結果Al 與第二加法器G2)的輸出A2相加，輸出相加結果A3 ；一第四加法器(44)，與組合電路(7)連接，用于將第三加法器G3)的輸出結果A3與浮點數的尾數F相加，輸出相加結果A4 ；一減法器(5)，與組合電路(7)連接，用于將浮點數的指數E與2Z-1值相減，輸出相減結果Zl ；一反相器(6)，與組合電路(7)連接，用于接收浮點數的符號數S，將浮點數的符號數S 取反，輸出反相值J ；一組合電路(7)，用于接收減法器(5)輸出相減結果Z1、第四加法器04)輸出結果A4 和反相器(6)的輸出反相值J，并且將三者相加，輸出該浮點數對數運算結果Y。
2.根據權利要求1所述的一種誤差平坦的浮點數對數運算裝置，其特征在于上述比較器⑴設置用于比較的判斷門限，其判斷門限分別為:
’[21/b-1’22' -1]…[2i/s^l2(i+li/^l]…其具體如下將對數曲線產 log2(l+i), <1)沿 y軸方向平均劃分η區(qū)間，求取各區(qū)間F的取值范圍，設定比較器的判斷門限為[O,Pb-I],
全文摘要
本發(fā)明公開了一種誤差平坦的浮點數對數運算裝置，浮點數以2為底的對數運算，該浮點數值為，其中，S為浮點數的符號數，E為浮點數的指數，且E為L位比特數，F為浮點數的尾數，，該裝置包括比較器1；存儲器2，與比較器連接；第一移位器31，與第一加法器41連接；第二移位器32，與第一加法器41連接；第三移位器33，與第二加法器42連接；第一加法器41，與第三加法器43連接；第二加法器42，與第三加法器43連接；第三加法器43，與第四加法器43連接；第四加法器44，與組合電路7連接；減法器5，與組合電路7連接；反相器6，與組合電路7連接；組合電路7。該裝置計算量小，復雜度低，對數運算結果精確度高，且誤差平坦。
文檔編號G06F7/483GK102566965SQ20111043375
公開日2012年7月11日 申請日期2011年12月22日 優(yōu)先權日2011年12月22日
發(fā)明者萬旺根, 朱夢堯, 李思, 肖健華 申請人:上海大學