專利名稱：非揮發(fā)性內(nèi)存模塊、內(nèi)存處理系統(tǒng)及其內(nèi)存管理方法
非揮發(fā)性內(nèi)存模塊、內(nèi)存處理系統(tǒng)及其內(nèi)存管理方法技術(shù)領(lǐng)域
本發(fā)明公開一種非揮發(fā)性內(nèi)存模塊、非揮發(fā)性內(nèi)存處理系統(tǒng)、與相關(guān)非揮發(fā)性內(nèi)存管理方法，尤指一種使原本以非揮發(fā)性內(nèi)存模塊處理的各種程序得以更有效率的被執(zhí)行的非揮發(fā)性內(nèi)存模塊、非揮發(fā)性內(nèi)存處理系統(tǒng)、與相關(guān)非揮發(fā)性內(nèi)存管理方法。
背景技術(shù)：
一般非揮發(fā)性內(nèi)存模塊在連接于一主機端，以使該主機端得以存取該非揮發(fā)性內(nèi)存模塊內(nèi)儲存的數(shù)據(jù)時，該非揮發(fā)性內(nèi)存模塊內(nèi)包含的一控制器會用來處理該非揮發(fā)性內(nèi)存模塊所需的硬件程序與韌體程序。該些硬件程序包含有一錯誤校正碼(Error correction code)產(chǎn)生程序及一數(shù)據(jù)攪和(Data scrambling)程序，而該些韌體程序包含有一數(shù)據(jù)修復(fù)程序、一由邏輯地址至實體地址的地址轉(zhuǎn)換程序、及一耗損平均(Wear leveling)程序。
然而，隨著非揮發(fā)性內(nèi)存模塊在功能上需求的增加，上述由非揮發(fā)性內(nèi)存模塊本身所包含的控制器所負責執(zhí)行的程序除了會越趨進步與復(fù)雜外，控制器所需的資源需求也會隨之增加，使得控制器在處理上述程序的能力與資源上也變得更捉襟見肘，反而會影響到非揮發(fā)性內(nèi)存模塊在維持其本身儲存數(shù)據(jù)的正確與否的能力。發(fā)明內(nèi)容
本發(fā)明公開一種非揮發(fā)性內(nèi)存處理系統(tǒng)。該非揮發(fā)性內(nèi)存處理系統(tǒng)包含一非揮發(fā)性內(nèi)存模塊及一處理器。該非揮發(fā)性內(nèi)存模塊包含一內(nèi)存及一控制器。該控制器耦接于該內(nèi)存，用以傳遞該內(nèi)存的數(shù)據(jù)。該處理器經(jīng)由一傳輸接口耦接于該控制器，用來對經(jīng)由該控制器存取該內(nèi)存的數(shù)據(jù)進行一錯誤校正碼產(chǎn)生程序、一數(shù)據(jù)攪和程序、一數(shù)據(jù)修復(fù)程序、一由邏輯地址至實體地址的地址轉(zhuǎn)換程序、及一耗損平均程序中至少其中之一程序。
本發(fā)明公開一種非揮發(fā)性內(nèi)存模塊。該非揮發(fā)性內(nèi)存模塊包含一內(nèi)存及一控制器。該控制器耦接于該內(nèi)存，用以傳遞該內(nèi)存的數(shù)據(jù)。一外部的處理器經(jīng)由一傳輸接口耦接于該控制器，且該外部的處理器用來對該內(nèi)存經(jīng)由該控制器傳來的數(shù)據(jù)進行一錯誤校正碼產(chǎn)生程序、一數(shù)據(jù)攪和程序、一數(shù)據(jù)修復(fù)程序、一由邏輯地址至實體地址的地址轉(zhuǎn)換程序、 及一耗損平均程序中至少其中之一程序。
本發(fā)明公開一種非揮發(fā)性內(nèi)存管理方法。該方法包含一外部的處理器對一非揮發(fā)性內(nèi)存模塊包含的一內(nèi)存經(jīng)由該非揮發(fā)性內(nèi)存模塊包含的一控制器傳來的數(shù)據(jù)進行一錯誤校正碼產(chǎn)生程序、一數(shù)據(jù)攪和程序、一數(shù)據(jù)修復(fù)程序、由邏輯地址至實體地址的一地址轉(zhuǎn)換程序、及一耗損平均程序中至少其中之一程序。
本發(fā)明公開一種非揮發(fā)性內(nèi)存管理方法。該方法包含一外部的處理器對一非揮發(fā)性內(nèi)存模塊包含的一內(nèi)存經(jīng)由該非揮發(fā)性內(nèi)存模塊包含的一控制器傳來的數(shù)據(jù)進行一錯誤校正碼產(chǎn)生程序。
藉由本發(fā)明公開的非揮發(fā)性內(nèi)存模塊、非揮發(fā)性內(nèi)存處理系統(tǒng)、與非揮發(fā)性內(nèi)存管理方法，上述一般非揮發(fā)性內(nèi)存模塊無法應(yīng)付更趨復(fù)雜的程序的問題將獲得解決。


圖1為本發(fā)明公開的一非揮發(fā)性內(nèi)存處理系統(tǒng)的示意圖2為根據(jù)本發(fā)明的一實施例與圖1的敘述所公開的非揮發(fā)性內(nèi)存管理方法的流程圖。
其中，附圖標記
100主機端
101夕卜殼
110處理器
200非揮發(fā)性內(nèi)存模塊
201 殼體
210控制器
220 內(nèi)存
300非揮發(fā)性內(nèi)存處理系統(tǒng)
302 步驟具體實施方式
請參閱圖1，其為本發(fā)明公開的一非揮發(fā)性內(nèi)存處理系統(tǒng)300的示意圖。如圖1所示，非揮發(fā)性內(nèi)存處理系統(tǒng)300包含一非揮發(fā)性內(nèi)存模塊200與一主機端100。主機端100 內(nèi)包含一處理器110，而非揮發(fā)性內(nèi)存模塊200包含一控制器210與一內(nèi)存220。
在非揮發(fā)性內(nèi)存模塊200中，控制器210耦接于內(nèi)存220，并用來傳遞內(nèi)存220的數(shù)據(jù)或是處理操作內(nèi)存220的指令，這些操作包含上述存取或?qū)懭霐?shù)據(jù)等數(shù)據(jù)存取操作。
處理器110經(jīng)由一傳輸接口耦接于控制器210，使得控制器210可根據(jù)處理器110 所使用的一操作系統(tǒng)，將內(nèi)存220中儲存的至少一個裝置驅(qū)動程序加載于處理器110，其中該傳輸接口可為一 USB接口、一 SATA接口或其它傳輸接口。如此一來，處理器110可安裝該至少一個裝置驅(qū)動程序，并以仿真一光盤只讀存儲器裝置(CD-ROM device)的方式來執(zhí)行被加載的該至少一個裝置驅(qū)動程序。該至少一個裝置驅(qū)動程序即為用來進行錯誤校正碼產(chǎn)生程序、數(shù)據(jù)攪和程序、數(shù)據(jù)修復(fù)程序、地址轉(zhuǎn)換程序、及耗損平均程序中至少其中之一程序的媒介。
該錯誤校正碼產(chǎn)生程序是用來在該主機端寫入數(shù)據(jù)于內(nèi)存220時，將錯誤校正碼加入于寫入的數(shù)據(jù)中，以使得日后讀取被寫入于內(nèi)存220的數(shù)據(jù)時，可以藉由被加入的錯誤校正碼來確認被讀取的數(shù)據(jù)中是否存在有錯誤，并藉由將被加入的錯誤校正碼濾除來還原原本被寫入的數(shù)據(jù)。
該數(shù)據(jù)攪和程序是用來將寫入于內(nèi)存220的數(shù)據(jù)進行一定程度的分散，以使得數(shù)據(jù)更易于儲存。
該數(shù)據(jù)修復(fù)程序包含將上述的錯誤校正碼濾除于原本被寫入于內(nèi)存220的數(shù)據(jù)以還原該些數(shù)據(jù)的程序，并包含當內(nèi)存220碰到斷電等易于影響數(shù)據(jù)正確性的突發(fā)狀況時，用來修復(fù)遇到該些突發(fā)狀況時正在被存取的數(shù)據(jù)的程序。
該地址轉(zhuǎn)換程序是用來在由該主機端寫入數(shù)據(jù)至內(nèi)存220時，將該主機端對該筆數(shù)據(jù)設(shè)定的邏輯地址轉(zhuǎn)換為內(nèi)存220中的實體地址，以使得日后欲存取內(nèi)存220時，可依循該邏輯位置與該實體地址之間的對應(yīng)關(guān)系，順利的存取到被寫入于內(nèi)存220的該筆數(shù)據(jù)。
該耗損平均程序主要是用來避免內(nèi)存220的存取過分集中于某些實體地址，以致于該些實體地址所在的內(nèi)存較其它位于較少被存取的實體地址的內(nèi)存提早毀損，并使內(nèi)存 220整體的生命周期(Life Cycle)縮短的現(xiàn)象。該耗損平均程序主要是藉由在上述的邏輯地址轉(zhuǎn)換為實體地址的過程中，平均分擔內(nèi)存220中各實體地址被邏輯地址參照到的頻率來實現(xiàn)避免特定實體地址的內(nèi)存提早毀損的效果。
藉由處理器110分擔原本由控制器210處理的至少一部分程序，控制器210可運用本身的資源更佳的處理這些變的進步與復(fù)雜的程序，而解決了先前技術(shù)中這些程序的進步給非揮發(fā)性內(nèi)存模塊帶來的問題。
在本發(fā)明的一實施例中，如圖1所示，非揮發(fā)性內(nèi)存模塊200可另包含一殼體201， 內(nèi)存220及控制器210安裝于殼體201內(nèi)；且非揮發(fā)性內(nèi)存處理系統(tǒng)300可另包含一外殼 101，并使處理器110安裝于外殼101內(nèi)。
在本發(fā)明的一實施例中，內(nèi)存220在儲存單一數(shù)據(jù)時，可先行將該數(shù)據(jù)拷貝出多個復(fù)制數(shù)據(jù)，并將該多個復(fù)制數(shù)據(jù)儲存于內(nèi)存220的多個最低有效位頁面(Least significant bit page, LSB page)；在稍后存取該筆數(shù)據(jù)時，處理器110可先行對該多個數(shù)據(jù)進行一錯誤校正碼修復(fù)程序，并根據(jù)該多個復(fù)制數(shù)據(jù)中不同數(shù)值的出現(xiàn)次數(shù)來決定該多個復(fù)制數(shù)據(jù)的正確性。該實施例的做法除了可藉由最低有效位頁面較佳的數(shù)據(jù)保持(Data Retention)特性來確保該些復(fù)制數(shù)據(jù)在稍后被存取時的數(shù)據(jù)正確性以外，在當該多個數(shù)據(jù)保存于內(nèi)存220的過程中發(fā)生非預(yù)期的數(shù)據(jù)錯誤時，藉由檢查該多個復(fù)制數(shù)據(jù)中不同數(shù)值的出現(xiàn)次數(shù)，可決定該多個復(fù)制數(shù)據(jù)的正確性。舉例來說，當內(nèi)存220所儲存的數(shù)據(jù)的數(shù)值為二進制0時，所復(fù)制的多個數(shù)據(jù)的數(shù)值應(yīng)亦為二進制0 ；當非預(yù)期的數(shù)據(jù)錯誤發(fā)生并改寫一部份復(fù)制數(shù)據(jù)的值為二進制1時，只要比對該多個數(shù)據(jù)的值，就可以發(fā)現(xiàn)數(shù)值為二進制0 的復(fù)制數(shù)據(jù)遠多于數(shù)值為二進制1的復(fù)制數(shù)據(jù)，并可據(jù)此判斷原始數(shù)據(jù)的值應(yīng)為二進制0， 因而確保該原始數(shù)據(jù)的值被讀取時的正確性。
請參閱圖2，其為根據(jù)本發(fā)明的一實施例與圖1的敘述所公開的非揮發(fā)性內(nèi)存管理方法的流程圖。該非揮發(fā)性內(nèi)存管理方法主要包含步驟如下
步驟302 處理器110對非揮發(fā)性內(nèi)存模塊200包含的內(nèi)存220經(jīng)由非揮發(fā)性內(nèi)存模塊200包含的控制器210傳來的數(shù)據(jù)進行一錯誤校正碼產(chǎn)生程序、一數(shù)據(jù)攪和程序、一數(shù)據(jù)修復(fù)程序、由邏輯地址至實體地址的一地址轉(zhuǎn)換程序、及一耗損平均程序中至少其中之一程序。
請注意，將圖2所示步驟加上本發(fā)明提及的各種限制條件所衍生的實施例，仍應(yīng)視為本發(fā)明的實施例。
本發(fā)明公開一種非揮發(fā)性內(nèi)存處理系統(tǒng)、應(yīng)用該非揮發(fā)性內(nèi)存處理系統(tǒng)的一非揮發(fā)性內(nèi)存模塊、以及該非揮發(fā)性內(nèi)存處理系統(tǒng)所應(yīng)用的一非揮發(fā)性內(nèi)存管理方法。藉由本發(fā)明所公開的技術(shù)特征，非揮發(fā)性內(nèi)存模塊所包含的控制器可運用本身的資源更佳的處理變的進步與復(fù)雜的錯誤校正碼產(chǎn)生程序、數(shù)據(jù)攪和程序、數(shù)據(jù)修復(fù)程序、地址轉(zhuǎn)換程序、或耗損平均程序，而解決了先前技術(shù)中這些程序的進步給非揮發(fā)性內(nèi)存模塊帶來的問題。
以上所述僅為本發(fā)明的較佳實施例，凡依本發(fā)明權(quán)利要求書專利保護范圍所做的均等變化與修改，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種非揮發(fā)性內(nèi)存處理系統(tǒng)，其特征在于，包含一非揮發(fā)性內(nèi)存模塊，包含一內(nèi)存；及一控制器，耦接于該內(nèi)存，用以傳遞該內(nèi)存的數(shù)據(jù)；及一處理器，經(jīng)由一傳輸接口耦接于該控制器，用來對經(jīng)由該控制器存取該內(nèi)存的數(shù)據(jù)進行一錯誤校正碼產(chǎn)生程序、一數(shù)據(jù)攪和程序、一數(shù)據(jù)修復(fù)程序、一由邏輯地址至實體地址的地址轉(zhuǎn)換程序、及一耗損平均程序中至少其中之一程序。
2.如權(quán)利要求1所述的非揮發(fā)性內(nèi)存處理系統(tǒng)，其特征在于，該控制器另用來處理操作該內(nèi)存的指令。
3.如權(quán)利要求1所述的非揮發(fā)性內(nèi)存處理系統(tǒng)，其特征在于，該控制器根據(jù)該處理器所使用的一操作系統(tǒng)，將該內(nèi)存中儲存的至少一個裝置驅(qū)動程序加載于該處理器，且該處理器安裝該至少一個裝置驅(qū)動程序，以執(zhí)行該錯誤校正碼產(chǎn)生程序、該數(shù)據(jù)攪和程序、該數(shù)據(jù)修復(fù)程序、該由邏輯地址至實體地址的地址轉(zhuǎn)換程序、及該耗損平均程序中至少其中之一程序。
4.如權(quán)利要求1所述的非揮發(fā)性內(nèi)存處理系統(tǒng)，其特征在于，該內(nèi)存儲存一數(shù)據(jù)的多個復(fù)制數(shù)據(jù)于該內(nèi)存的多個最低有效位頁面。
5.如權(quán)利要求4所述的非揮發(fā)性內(nèi)存處理系統(tǒng)，其特征在于，該控制器將該多個復(fù)制數(shù)據(jù)加載于該處理器；及其中該處理器對該多個復(fù)制數(shù)據(jù)進行一錯誤校正碼修復(fù)程序，并根據(jù)該多個復(fù)制數(shù)據(jù)中不同數(shù)值的出現(xiàn)次數(shù)來決定該多個復(fù)制數(shù)據(jù)的正確性。
6.如權(quán)利要求5所述的非揮發(fā)性內(nèi)存處理系統(tǒng)，其特征在于，該處理器將該多個復(fù)制數(shù)據(jù)中出現(xiàn)次數(shù)最多的數(shù)值當作該多個復(fù)制數(shù)據(jù)的正確數(shù)值。
7.一種非揮發(fā)性內(nèi)存模塊，其特征在于，包含一內(nèi)存；及一控制器，耦接于該內(nèi)存，用以傳遞該內(nèi)存的數(shù)據(jù)；其中一外部的處理器經(jīng)由一傳輸接口耦接于該控制器，且該外部的處理器用來對該內(nèi)存經(jīng)由該控制器傳來的數(shù)據(jù)進行一錯誤校正碼產(chǎn)生程序、一數(shù)據(jù)攪和程序、一數(shù)據(jù)修復(fù)程序、一由邏輯地址至實體地址的地址轉(zhuǎn)換程序、及一耗損平均程序中至少其中之一程序。
8.如權(quán)利要求7所述的非揮發(fā)性內(nèi)存模塊，其特征在于，該控制器另用來處理操作該內(nèi)存的指令。
9.如權(quán)利要求7所述的非揮發(fā)性內(nèi)存模塊，其特征在于，該控制器根據(jù)該外部的處理器所使用的一操作系統(tǒng)，將該內(nèi)存中儲存的至少一個裝置驅(qū)動程序加載于該外部的處理器，且該外部的處理器安裝該至少一個裝置驅(qū)動程序，以執(zhí)行該錯誤校正碼產(chǎn)生程序、該數(shù)據(jù)攪和程序、該數(shù)據(jù)修復(fù)程序、該由邏輯地址至實體地址的地址轉(zhuǎn)換程序、及該耗損平均程序中至少其中之一程序。
10.如權(quán)利要求7所述的非揮發(fā)性內(nèi)存模塊，其特征在于，該內(nèi)存儲存一數(shù)據(jù)的多個復(fù)制數(shù)據(jù)于該內(nèi)存的多個最低有效位頁面。
11.如權(quán)利要求10所述的非揮發(fā)性內(nèi)存模塊，其特征在于，該控制器將該多個復(fù)制數(shù)據(jù)加載于該外部的處理器；及其中該外部的處理器對該多個復(fù)制數(shù)據(jù)進行一錯誤校正碼修正程序，并根據(jù)該多個復(fù)制數(shù)據(jù)中不同數(shù)值的出現(xiàn)次數(shù)來決定該多個復(fù)制數(shù)據(jù)的正確性。
12.如權(quán)利要求11所述的非揮發(fā)性內(nèi)存模塊，其特征在于，該外部的處理器將該多個復(fù)制數(shù)據(jù)中出現(xiàn)次數(shù)最多的數(shù)值當作該多個復(fù)制數(shù)據(jù)的正確數(shù)值。
13.一種非揮發(fā)性內(nèi)存管理方法，其特征在于，包含一外部的處理器對一非揮發(fā)性內(nèi)存模塊包含的一內(nèi)存經(jīng)由該非揮發(fā)性內(nèi)存模塊包含的一控制器傳來的數(shù)據(jù)進行一錯誤校正碼產(chǎn)生程序、一數(shù)據(jù)攪和程序、一數(shù)據(jù)修復(fù)程序、由邏輯地址至實體地址的一地址轉(zhuǎn)換程序、及一耗損平均程序中至少其中之一程序。
14.如權(quán)利要求13所述的非揮發(fā)性內(nèi)存管理方法，其特征在于，另包含該控制器處理操作該內(nèi)存的指令。
15.如權(quán)利要求13所述的非揮發(fā)性內(nèi)存管理方法，其特征在于，另包含該控制器根據(jù)該外部的處理器所使用的一操作系統(tǒng)，將該內(nèi)存中儲存的至少一個裝置驅(qū)動程序加載于該外部的處理器；及該外部的處理器安裝該至少一個裝置驅(qū)動程序以執(zhí)行該錯誤校正碼產(chǎn)生程序、該數(shù)據(jù)攪和程序、該數(shù)據(jù)修復(fù)程序、該由邏輯地址至實體地址的地址轉(zhuǎn)換程序、及該耗損平均程序中至少其中之一程序。
16.如權(quán)利要求13所述的非揮發(fā)性內(nèi)存管理方法，其特征在于，另包含該內(nèi)存儲存一數(shù)據(jù)的多個復(fù)制數(shù)據(jù)于該內(nèi)存的多個最低有效位頁面。
17.如權(quán)利要求16所述的非揮發(fā)性內(nèi)存管理方法，其特征在于，另包含該控制器將該多個復(fù)制數(shù)據(jù)加載于該外部的處理器；該外部的處理器對該多個復(fù)制數(shù)據(jù)進行一錯誤校正碼修復(fù)程序；及該外部的處理器根據(jù)該多個復(fù)制數(shù)據(jù)中不同數(shù)值的出現(xiàn)次數(shù)來決定該多個復(fù)制數(shù)據(jù)的正確性。
18.如權(quán)利要求17所述的非揮發(fā)性內(nèi)存管理方法，其特征在于，該外部的處理器根據(jù)該多個復(fù)制數(shù)據(jù)中不同數(shù)值的出現(xiàn)次數(shù)來決定該多個復(fù)制數(shù)據(jù)的正確性包含該外部的處理器將該多個復(fù)制數(shù)據(jù)中出現(xiàn)次數(shù)最多的數(shù)值當作該多個復(fù)制數(shù)據(jù)的正確數(shù)值。
19.一種非揮發(fā)性內(nèi)存管理方法，其特征在于，包含一外部的處理器對一非揮發(fā)性內(nèi)存模塊包含的一內(nèi)存經(jīng)由該非揮發(fā)性內(nèi)存模塊包含的一控制器傳來的數(shù)據(jù)進行一錯誤校正碼產(chǎn)生程序。
20.如權(quán)利要求19所述的非揮發(fā)性內(nèi)存管理方法，其特征在于，另包含該外部的處理器對該數(shù)據(jù)進行一數(shù)據(jù)攪和程序、一數(shù)據(jù)修復(fù)程序、由邏輯地址至實體地址的一地址轉(zhuǎn)換程序、及一耗損平均程序中至少其中之一程序。
全文摘要
本發(fā)明公開了一種非揮發(fā)性內(nèi)存模塊、內(nèi)存處理系統(tǒng)及其內(nèi)存管理方法。該非揮發(fā)性內(nèi)存處理系統(tǒng)包含一非揮發(fā)性內(nèi)存模塊，包含一內(nèi)存；及一控制器，耦接于該內(nèi)存，用以傳遞該內(nèi)存的數(shù)據(jù)；及一處理器，經(jīng)由一傳輸接口耦接于該控制器，用來對經(jīng)由該控制器存取該內(nèi)存的數(shù)據(jù)進行一錯誤校正碼產(chǎn)生程序、一數(shù)據(jù)攪和程序、一數(shù)據(jù)修復(fù)程序、一由邏輯地址至實體地址的地址轉(zhuǎn)換程序、及一耗損平均程序中至少其中之一程序。本發(fā)明藉由主機端包含的處理器分擔處理原本由非揮發(fā)性內(nèi)存模塊包含的控制器處理的一部分程序，可使控制器得以處理更加復(fù)雜的程序。
文檔編號G06F11/10GK102508730SQ20111029757
公開日2012年6月20日 申請日期2011年9月27日 優(yōu)先權(quán)日2011年2月21日
發(fā)明者董乃琦 申請人:鈺創(chuàng)科技股份有限公司